JPH03105769A - 情報再生装置 - Google Patents
情報再生装置Info
- Publication number
- JPH03105769A JPH03105769A JP1243783A JP24378389A JPH03105769A JP H03105769 A JPH03105769 A JP H03105769A JP 1243783 A JP1243783 A JP 1243783A JP 24378389 A JP24378389 A JP 24378389A JP H03105769 A JPH03105769 A JP H03105769A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- circuit
- correction
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 62
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000287828 Gallus gallus Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は光ディスク再生装置等のコンピュータの外部記
憶装置に関連し 特に エラーポインタを用いて消失訂
正を行ないデータを再生する情報再生装置に関するもの
であも 従来の技術 磁気ディスク装置 あるいは光ディスク装置等のコン
ピュータの外部記憶装置で(友 記録されたデータは必
ず再生できなければならなL1 すなわ板 データ再
生の信頼性に対しては十分に高いものが要求されも こ
のた鳳 リードソロモン(Reed −So lotn
on )符号等の誤り検出訂正符号化してデータを記録
し 再生の際に 誤り検出訂正符号の復号を行1,%
媒体の欠陥等に起因する種々のエラーからデータを保
護することが一般的となっていもさらに 誤り検出訂正
符号の誤り検出および訂正能力をより向上させる手法と
して、データの再生復調時に得られるエラーポインタを
用いて、消失訂正を行うことが従来提案されていも 第
5図は従来の情報再生装置のブロック図を示す。第5図
においてlはセクタ構造を有し 各セクタには情報が記
録されている光ディス久 2は半導体レーザー等で構威
された光ヘッド、 3は再生信号を増幅するプリアンプ
、 4は波形等化のためのイコライザ、 5は基準値に
従って再生信号を2値化するコンパレー久 6は各セク
タの先頭に記録されたアドレスを検出するアドレス再生
回区 7は情報再生装置全体の制御を行なう制御CPU
、 8は増幅された再生信号のエンベロープが所定のレ
ベル以下に低下したことを検出してエラーポインタを生
成するエンベローブ検出回j!&9はデータと共に一定
間隔で光ディスク1に記録されている再同期信号の検出
を行なうRS検出回a 10はデータの先頭を示す同
期信号の検出を行なうDM検出回息1】は再生信号から
復調のためのクロック抽出を行なうPLL回i 12
はデータの復調を行なう復調回鍬l3は復調のタイミン
グ制御を行なうタイミングゲート生戒回m 14は誤
り検出訂正のための誤り検出訂正符号の復号を行なう誤
り検出訂正回m 15は誤り検出訂正回路の作業用お
よびデータバッファとして用いられるRAM 16は
2値化された再生データから変調規則違反を検出してエ
ラーポインタを生戒する変調規則違反検出回路であも
また 波線18で囲まれたブロックは通象復調ブロック
として単一の回路ブロックとして実現されも 以上のよ
うに構成された従来の情報再生装置では光ディスク1か
ら得られた再生信号からアドレス再生回路6によってア
ドレス17が再生され 再生すべきセクタのアドレスが
検出されると、制#CPU7は復調ブロックl& およ
び誤り検出訂正回路14にデータの再生を指令すん こ
こでは制御CPU7からの制御信号は省略していも光デ
ィスクlの各セクタにはデータと共にデータの先頭を示
す同期信号 およびビットスリップに対処するためにデ
ータ中に一定の間隔で再同期信号が記録されており、こ
れらをDM検出回路10,およびRS検出回路9で検出
し これを基準にタイミングゲート生成回路l3は復調
回路l& および誤り検出訂正回路l4にそれぞれ復調
ゲート1代 復調データゲート20を送出すも 復調回
路l2は(2,7)R L L C (Run Len
gth Limited Code)等の変調方式で記
録されている再生データ21をデジタル復調し 誤り検
出訂正回路l4に復調データ22を送出すも また エ
ンベロープ検出回路8ζ上 増幅された再生信号のエン
ベロープが所定のレベル以下に低下したことを検出した
場念 ドロップアウトポインタ23を誤り検出訂正回路
l4に送出すも また変調規則違反検出回路16(;L
再生データ21から変調規則違反を検出した場合に
&よ 復調エラーポインタ24を誤り検出訂正回路l4
に送出すも 誤り検出訂正回路14は作業用のバッファ
としてRAM15を用いて、復調データ22に対して、
ドロップアウトポインタ23と復調エラーポインタ2
4をエラーポインタとして消失訂正を含む誤り検出訂正
処理を行なう。以上のように従来の情報再生装置におい
て1よ 変調規則違凰 あるいはエンベロープの低下を
検出し これらをエラーポインタとして消失訂正を含む
誤り検出訂正処理を行なうことにより、信頼性の高いデ
ータの再生を実現していも発明が解決しようとする課題 しかしながら前記したようにエラーポインタを復調デー
タと異なる信号線で誤り検出訂正のための復号回路に送
出した場合 エラーポインタの種類が多くなった場合な
ど、信号線の増加により、プリント基板の実装面積が増
大するという問題点かあッt< まt. E S
D I (Enhanced Small Devic
e Interface)インターフェースのように
データの復調回路と誤り検出訂正の復号回路をドライブ
とコントローラのそれぞれに分離して配置する場合に(
上 インターフェースにおけるコネクタのピン数の増加
につながり、その結凰 コストが高くなるという問題点
かあっt4 本発明はかかる点に鑑ム エラーポイン
タを復調回路から復号回路に信号線の数を増加すること
なく送出することかできる情報再生装置を提供すること
を目的とすも課題を解決するための手段 本発明&上 復調データを誤り検出訂正符号の符号要素
であるシンボルに分割し 前記各シンボルにエラーポイ
ンタをそれぞれ付加してビットシリアルで復号回路に送
出する復調データ/エラーポインタ伝送手段を有するこ
とを特徴とする情報再生装置であも 作用 本発明は前記した構戒により、復調データとエラーポイ
ンタを同一信号線でシリアルに復号回路に送出すること
かでよ プリント基盤の実装面魂あるいはコネクタのビ
ン数を増加することなく種々のエラーポインタを用いる
ことができ、信頼性の高い情報再生装置を実現すること
ができも実施例 以下、図面を参照して本発明の一実施例について詳細に
説明すも 第1図は本発明の実施例の情報再生装置の構
成を示すブロック図であも 第1図において、25はセ
クタ構造を有し 各セクタには情報が記録されている光
デイス久 26は半導体レーザー等で構或された光ヘッ
ド、27は再生信号を増幅するブリアンプ、28は波形
等化のためのイコライザ、29は基準値に従って再生信
号2値化するコンバレー久 30は各セクタの先頭に記
録されたアドレスを検出するアドレス再生回肱3lは情
報再生装置全体の制御を行なう制mcpu、32は増幅
された再生信号のエンベロープが所定のレベル以下に低
下したことを検出してエラーポインタを生成するエンベ
ロープ検出回取33はデータと共に一定間隔で光ディス
ク25に記録されている再同期信号の検出を行なうRS
検出回息34はデータの先頭を示す同期信号の検出を行
なうDM検出回息35は再生信号から復調のためのクロ
ック抽出を行なうPLL回区36はデータの復調を行な
う復調回息37は復調のタイミング制御を行なうタイミ
ングゲート生成回区38は誤り検出訂正のための誤り検
出訂正符号の復号を行なう誤り検出訂正回路78は誤り
検出訂正回路38の一部であり、シリアルデータをパラ
レルに変換するSP変換回慝39は誤り検出訂正回路の
作業凰 およびデータバッファとして用いられるRAK
40は再生データから変調規則違反を検出してエラーポ
インタを生成する変調規則違反検出回K 41は復調
回路36で復調され復調データ42と、エンベローブ検
出回路32で検出されたドロップアウトポインタ43と
、変調規則違反検出回路で検出された復調エラーポイン
タを遺択的に誤り検出訂正回路に送出するためのセレク
タ回路であん まな 波線45で囲まれたブロック(友
通象 復調ブロックとして単一の回路ブロックとし実
現されも 以上のように構威された本発明の実施例の情
報再生装置では光ディスク25から得られた再生信号か
らアドレス再生回路30によってアドレス46が再生さ
れ 再生すべきセクタのアドレスが検出されると、制i
cPU31は復調ブロック45.および誤り検出訂正回
路38にデータの再生を指令すん 光ディスク25の各
セクタにはデータと共にデータの先頭を示す同期信号お
よびビットスリップに対処するためにデータ中に一定の
間隔で再同期信号が記録されており、これらをDM検出
回路34.およびRS検出回路33で検出し これを基
準にタイミングゲート生成回路37は復調回路3a.お
よび誤り検出訂正回路38にそれぞれ復調ゲート47,
復調データゲート48を送出し 復調回路36, お
よび誤り検出訂正回路38のタイミング制御を行なう。
憶装置に関連し 特に エラーポインタを用いて消失訂
正を行ないデータを再生する情報再生装置に関するもの
であも 従来の技術 磁気ディスク装置 あるいは光ディスク装置等のコン
ピュータの外部記憶装置で(友 記録されたデータは必
ず再生できなければならなL1 すなわ板 データ再
生の信頼性に対しては十分に高いものが要求されも こ
のた鳳 リードソロモン(Reed −So lotn
on )符号等の誤り検出訂正符号化してデータを記録
し 再生の際に 誤り検出訂正符号の復号を行1,%
媒体の欠陥等に起因する種々のエラーからデータを保
護することが一般的となっていもさらに 誤り検出訂正
符号の誤り検出および訂正能力をより向上させる手法と
して、データの再生復調時に得られるエラーポインタを
用いて、消失訂正を行うことが従来提案されていも 第
5図は従来の情報再生装置のブロック図を示す。第5図
においてlはセクタ構造を有し 各セクタには情報が記
録されている光ディス久 2は半導体レーザー等で構威
された光ヘッド、 3は再生信号を増幅するプリアンプ
、 4は波形等化のためのイコライザ、 5は基準値に
従って再生信号を2値化するコンパレー久 6は各セク
タの先頭に記録されたアドレスを検出するアドレス再生
回区 7は情報再生装置全体の制御を行なう制御CPU
、 8は増幅された再生信号のエンベロープが所定のレ
ベル以下に低下したことを検出してエラーポインタを生
成するエンベローブ検出回j!&9はデータと共に一定
間隔で光ディスク1に記録されている再同期信号の検出
を行なうRS検出回a 10はデータの先頭を示す同
期信号の検出を行なうDM検出回息1】は再生信号から
復調のためのクロック抽出を行なうPLL回i 12
はデータの復調を行なう復調回鍬l3は復調のタイミン
グ制御を行なうタイミングゲート生戒回m 14は誤
り検出訂正のための誤り検出訂正符号の復号を行なう誤
り検出訂正回m 15は誤り検出訂正回路の作業用お
よびデータバッファとして用いられるRAM 16は
2値化された再生データから変調規則違反を検出してエ
ラーポインタを生戒する変調規則違反検出回路であも
また 波線18で囲まれたブロックは通象復調ブロック
として単一の回路ブロックとして実現されも 以上のよ
うに構成された従来の情報再生装置では光ディスク1か
ら得られた再生信号からアドレス再生回路6によってア
ドレス17が再生され 再生すべきセクタのアドレスが
検出されると、制#CPU7は復調ブロックl& およ
び誤り検出訂正回路14にデータの再生を指令すん こ
こでは制御CPU7からの制御信号は省略していも光デ
ィスクlの各セクタにはデータと共にデータの先頭を示
す同期信号 およびビットスリップに対処するためにデ
ータ中に一定の間隔で再同期信号が記録されており、こ
れらをDM検出回路10,およびRS検出回路9で検出
し これを基準にタイミングゲート生成回路l3は復調
回路l& および誤り検出訂正回路l4にそれぞれ復調
ゲート1代 復調データゲート20を送出すも 復調回
路l2は(2,7)R L L C (Run Len
gth Limited Code)等の変調方式で記
録されている再生データ21をデジタル復調し 誤り検
出訂正回路l4に復調データ22を送出すも また エ
ンベロープ検出回路8ζ上 増幅された再生信号のエン
ベロープが所定のレベル以下に低下したことを検出した
場念 ドロップアウトポインタ23を誤り検出訂正回路
l4に送出すも また変調規則違反検出回路16(;L
再生データ21から変調規則違反を検出した場合に
&よ 復調エラーポインタ24を誤り検出訂正回路l4
に送出すも 誤り検出訂正回路14は作業用のバッファ
としてRAM15を用いて、復調データ22に対して、
ドロップアウトポインタ23と復調エラーポインタ2
4をエラーポインタとして消失訂正を含む誤り検出訂正
処理を行なう。以上のように従来の情報再生装置におい
て1よ 変調規則違凰 あるいはエンベロープの低下を
検出し これらをエラーポインタとして消失訂正を含む
誤り検出訂正処理を行なうことにより、信頼性の高いデ
ータの再生を実現していも発明が解決しようとする課題 しかしながら前記したようにエラーポインタを復調デー
タと異なる信号線で誤り検出訂正のための復号回路に送
出した場合 エラーポインタの種類が多くなった場合な
ど、信号線の増加により、プリント基板の実装面積が増
大するという問題点かあッt< まt. E S
D I (Enhanced Small Devic
e Interface)インターフェースのように
データの復調回路と誤り検出訂正の復号回路をドライブ
とコントローラのそれぞれに分離して配置する場合に(
上 インターフェースにおけるコネクタのピン数の増加
につながり、その結凰 コストが高くなるという問題点
かあっt4 本発明はかかる点に鑑ム エラーポイン
タを復調回路から復号回路に信号線の数を増加すること
なく送出することかできる情報再生装置を提供すること
を目的とすも課題を解決するための手段 本発明&上 復調データを誤り検出訂正符号の符号要素
であるシンボルに分割し 前記各シンボルにエラーポイ
ンタをそれぞれ付加してビットシリアルで復号回路に送
出する復調データ/エラーポインタ伝送手段を有するこ
とを特徴とする情報再生装置であも 作用 本発明は前記した構戒により、復調データとエラーポイ
ンタを同一信号線でシリアルに復号回路に送出すること
かでよ プリント基盤の実装面魂あるいはコネクタのビ
ン数を増加することなく種々のエラーポインタを用いる
ことができ、信頼性の高い情報再生装置を実現すること
ができも実施例 以下、図面を参照して本発明の一実施例について詳細に
説明すも 第1図は本発明の実施例の情報再生装置の構
成を示すブロック図であも 第1図において、25はセ
クタ構造を有し 各セクタには情報が記録されている光
デイス久 26は半導体レーザー等で構或された光ヘッ
ド、27は再生信号を増幅するブリアンプ、28は波形
等化のためのイコライザ、29は基準値に従って再生信
号2値化するコンバレー久 30は各セクタの先頭に記
録されたアドレスを検出するアドレス再生回肱3lは情
報再生装置全体の制御を行なう制mcpu、32は増幅
された再生信号のエンベロープが所定のレベル以下に低
下したことを検出してエラーポインタを生成するエンベ
ロープ検出回取33はデータと共に一定間隔で光ディス
ク25に記録されている再同期信号の検出を行なうRS
検出回息34はデータの先頭を示す同期信号の検出を行
なうDM検出回息35は再生信号から復調のためのクロ
ック抽出を行なうPLL回区36はデータの復調を行な
う復調回息37は復調のタイミング制御を行なうタイミ
ングゲート生成回区38は誤り検出訂正のための誤り検
出訂正符号の復号を行なう誤り検出訂正回路78は誤り
検出訂正回路38の一部であり、シリアルデータをパラ
レルに変換するSP変換回慝39は誤り検出訂正回路の
作業凰 およびデータバッファとして用いられるRAK
40は再生データから変調規則違反を検出してエラーポ
インタを生成する変調規則違反検出回K 41は復調
回路36で復調され復調データ42と、エンベローブ検
出回路32で検出されたドロップアウトポインタ43と
、変調規則違反検出回路で検出された復調エラーポイン
タを遺択的に誤り検出訂正回路に送出するためのセレク
タ回路であん まな 波線45で囲まれたブロック(友
通象 復調ブロックとして単一の回路ブロックとし実
現されも 以上のように構威された本発明の実施例の情
報再生装置では光ディスク25から得られた再生信号か
らアドレス再生回路30によってアドレス46が再生さ
れ 再生すべきセクタのアドレスが検出されると、制i
cPU31は復調ブロック45.および誤り検出訂正回
路38にデータの再生を指令すん 光ディスク25の各
セクタにはデータと共にデータの先頭を示す同期信号お
よびビットスリップに対処するためにデータ中に一定の
間隔で再同期信号が記録されており、これらをDM検出
回路34.およびRS検出回路33で検出し これを基
準にタイミングゲート生成回路37は復調回路3a.お
よび誤り検出訂正回路38にそれぞれ復調ゲート47,
復調データゲート48を送出し 復調回路36, お
よび誤り検出訂正回路38のタイミング制御を行なう。
また タイミングゲート生戒回路37はセレクタ回路4
1にセレクト信号49を送出すも 復調回路36は復調
ゲート47に従って、(2..7)R L L C (
Run Length Limited Code)等
の変調方式で記録されている再生データ50をデジタル
復調し セレクタ回路4lに復調データ42を送出すん
また エンベロープ検出回路32(友 増幅された
再生信号のエンベローブが所定のレベル以下に低下した
ことを検出した場合に(友 ドロップアウトボインタ4
3をセレクタ回路41に送出すも また変調規則違反検
出回路40i上 再生データ50から変調規則違反を
検出した場合に(よ 復調エラーポインタ44をセレク
タ回路4lに送出すも セレクタ回路4lはセレクタ信
号49に従って、復調データ4&ドロップアウトポイン
タ43,復調エラーポインタ44を選択し 転送クロッ
ク5lに同期してデータライン53を通してビットシリ
アルに誤り検出訂正回路38に送出すも 誤り検出訂正
回路38は各エラーポインタを用いた消失訂正を含む誤
り検出訂正処理を行なった後にデータ52をSCSI等
のホストインターフェースを介してホストに送出すも
光ディスク等の情報再生装置では 一般に誤り検出訂正
符号にはリードソロモン符号等の多重誤り訂正符号が用
いられ ビット単位で誤り検出訂正を行なうのでなく、
数ビットから構威されるシンボルを単位に符号化および
、複号が行なわれも 例えばGF(2’)のリードソロ
モン符号では1シンボルは4ビットで構或されも 第2
図は第1図におけるセレクタ回路41の詳細なブロック
図であも第2図において、59, 6Q. 61、
62はDフリップフロッス 63はパラレル信号をシリ
アル信号に変換するPS変挽回路であも 第2図に示す
セレクタ回路4IでC表誤り検出訂正の単位である1シ
ンボルが4ビットで構威されるときの例であり、 4ビ
ットの復調デー久 およびドロップアウトポインタ43
,復調エラーポインタ44を1ビットのデータライン5
3からビットシリアルに転送するためのものであも 第
3図は第2図に示すセレクタ回路4lの動作を説明する
タイミング図であり、54は復調回路36によって復調
された復調データ42に同期した復調クロッ久 55か
ら58は各フリップフロップ59, 6Q, 61
, 62の出fi 49は1シンボルの復調データ
に同期したセレクト信号51はセレクタ回路4lと誤り
検出訂正回路38の間のデータ転送の基準クロックであ
る転送クロッ久 53はセレクタ回路41と誤り検出訂
正回路38の間のデータラインであも 復調データ42
が各フリップフロップ59から62によって1シンボ/
k すなわち各ビットがbo,bl,b2, b3で
示されている4ビット分保持された除 セレクト信号4
9により各エラーポインタ4a, 44と共にPS変
換回路63にロードされ,L PS変換回路63はパ
ラレルにロードされた4ビットの復調デー久 および各
エラーポインタをシリアル変換すもここで、各エラーポ
インタ43, 44がEF2, EFIであったと
すると、データライン53にC戴 転送クロック5l
にしたがってシリアルにbO, bl, b2, b3
, EFI, EF2の順に誤り検出訂正回路38に送
出され 1ビットのデータライン53℃ データと2種
類のエラーポインタをビットシリアルに送出することか
できも転送クロック5lは復調クロツク54に対して、
復調データに加えて各エラーポインタを送出するために
より高い周波数を有していも 第4図は第l図におけ
るSP変換回路78のより詳細なブロック図であり、デ
ータライン53から送出されるシリアルの復調デー久
およびエラーポインタをパラレルに変換するものであム
第4図において、64から75はDフリップフロップ
であも 以上のように構威されたSP変換回路78では
データライン53から送出されるシリアルの復調デー
久 およびエラーポインタを転送クロック5lでフリッ
プフロップ64%65, 6eK67、6&69!,
:シ7トシテイき、復調データゲート48でフリップフ
ロップ7Q, 71、7&73, 74, 75
にロードすることにより、エラーポインタ76と復調デ
ータシンボル77をパラレルに分離することができも
誤り検出訂正回路38は作業用のRAM39にエラーポ
インタ76および復調データシンボル77を格納し 消
失訂正を含む誤り検出訂正処理を行なう。また 第1図
におけるエンベローブ検出訂正回路32は再生信号の包
路線検波を行へ 所定のレベルと比較することで容易に
実現することができも また 変調規則違反検出回路4
0GEL 例えば 変調方式が(2,7)RLLCで
ある場合にi& 1と1の間の0の個数が2から7以
外であることを検出することで容易に実現できa 以上
説明したように 本発明の実施例における情報再生装置
で{よ セレクタ回路で復調データとエラーポインタを
選択ヒ シリアルに転送することにより、信号線の数を
増やさずにエラーポインタを復調回路から複号回路に送
出することができヘな紅 本実施例において誤り検出訂
正の単位である1シンボルを4ビットとしてセレクタ回
路41およびSP変換回路78の説明をした戟 誤り検
出訂正符号に合わせて任意のビット数であってもかまわ
ないことは言うまでもな鶏 発明の効果 以上説明したように 本発明によれば 信号線の数を増
やさずに複数のエラーポインタを復調回路から複号回路
に送出することかでき、コストを上昇することなし龍
信頼性の高いデータの再生を実現することができ、その
実用的効果は太き(t
1にセレクト信号49を送出すも 復調回路36は復調
ゲート47に従って、(2..7)R L L C (
Run Length Limited Code)等
の変調方式で記録されている再生データ50をデジタル
復調し セレクタ回路4lに復調データ42を送出すん
また エンベロープ検出回路32(友 増幅された
再生信号のエンベローブが所定のレベル以下に低下した
ことを検出した場合に(友 ドロップアウトボインタ4
3をセレクタ回路41に送出すも また変調規則違反検
出回路40i上 再生データ50から変調規則違反を
検出した場合に(よ 復調エラーポインタ44をセレク
タ回路4lに送出すも セレクタ回路4lはセレクタ信
号49に従って、復調データ4&ドロップアウトポイン
タ43,復調エラーポインタ44を選択し 転送クロッ
ク5lに同期してデータライン53を通してビットシリ
アルに誤り検出訂正回路38に送出すも 誤り検出訂正
回路38は各エラーポインタを用いた消失訂正を含む誤
り検出訂正処理を行なった後にデータ52をSCSI等
のホストインターフェースを介してホストに送出すも
光ディスク等の情報再生装置では 一般に誤り検出訂正
符号にはリードソロモン符号等の多重誤り訂正符号が用
いられ ビット単位で誤り検出訂正を行なうのでなく、
数ビットから構威されるシンボルを単位に符号化および
、複号が行なわれも 例えばGF(2’)のリードソロ
モン符号では1シンボルは4ビットで構或されも 第2
図は第1図におけるセレクタ回路41の詳細なブロック
図であも第2図において、59, 6Q. 61、
62はDフリップフロッス 63はパラレル信号をシリ
アル信号に変換するPS変挽回路であも 第2図に示す
セレクタ回路4IでC表誤り検出訂正の単位である1シ
ンボルが4ビットで構威されるときの例であり、 4ビ
ットの復調デー久 およびドロップアウトポインタ43
,復調エラーポインタ44を1ビットのデータライン5
3からビットシリアルに転送するためのものであも 第
3図は第2図に示すセレクタ回路4lの動作を説明する
タイミング図であり、54は復調回路36によって復調
された復調データ42に同期した復調クロッ久 55か
ら58は各フリップフロップ59, 6Q, 61
, 62の出fi 49は1シンボルの復調データ
に同期したセレクト信号51はセレクタ回路4lと誤り
検出訂正回路38の間のデータ転送の基準クロックであ
る転送クロッ久 53はセレクタ回路41と誤り検出訂
正回路38の間のデータラインであも 復調データ42
が各フリップフロップ59から62によって1シンボ/
k すなわち各ビットがbo,bl,b2, b3で
示されている4ビット分保持された除 セレクト信号4
9により各エラーポインタ4a, 44と共にPS変
換回路63にロードされ,L PS変換回路63はパ
ラレルにロードされた4ビットの復調デー久 および各
エラーポインタをシリアル変換すもここで、各エラーポ
インタ43, 44がEF2, EFIであったと
すると、データライン53にC戴 転送クロック5l
にしたがってシリアルにbO, bl, b2, b3
, EFI, EF2の順に誤り検出訂正回路38に送
出され 1ビットのデータライン53℃ データと2種
類のエラーポインタをビットシリアルに送出することか
できも転送クロック5lは復調クロツク54に対して、
復調データに加えて各エラーポインタを送出するために
より高い周波数を有していも 第4図は第l図におけ
るSP変換回路78のより詳細なブロック図であり、デ
ータライン53から送出されるシリアルの復調デー久
およびエラーポインタをパラレルに変換するものであム
第4図において、64から75はDフリップフロップ
であも 以上のように構威されたSP変換回路78では
データライン53から送出されるシリアルの復調デー
久 およびエラーポインタを転送クロック5lでフリッ
プフロップ64%65, 6eK67、6&69!,
:シ7トシテイき、復調データゲート48でフリップフ
ロップ7Q, 71、7&73, 74, 75
にロードすることにより、エラーポインタ76と復調デ
ータシンボル77をパラレルに分離することができも
誤り検出訂正回路38は作業用のRAM39にエラーポ
インタ76および復調データシンボル77を格納し 消
失訂正を含む誤り検出訂正処理を行なう。また 第1図
におけるエンベローブ検出訂正回路32は再生信号の包
路線検波を行へ 所定のレベルと比較することで容易に
実現することができも また 変調規則違反検出回路4
0GEL 例えば 変調方式が(2,7)RLLCで
ある場合にi& 1と1の間の0の個数が2から7以
外であることを検出することで容易に実現できa 以上
説明したように 本発明の実施例における情報再生装置
で{よ セレクタ回路で復調データとエラーポインタを
選択ヒ シリアルに転送することにより、信号線の数を
増やさずにエラーポインタを復調回路から複号回路に送
出することができヘな紅 本実施例において誤り検出訂
正の単位である1シンボルを4ビットとしてセレクタ回
路41およびSP変換回路78の説明をした戟 誤り検
出訂正符号に合わせて任意のビット数であってもかまわ
ないことは言うまでもな鶏 発明の効果 以上説明したように 本発明によれば 信号線の数を増
やさずに複数のエラーポインタを復調回路から複号回路
に送出することかでき、コストを上昇することなし龍
信頼性の高いデータの再生を実現することができ、その
実用的効果は太き(t
第1図は本発明の実施例における情報再生装置の構或を
示すブロックは 第2図は同実施例のセレクタ回路の詳
細なブロック& 第3図はセレクタ回路の動作を説明す
るタイミングチャート、第4図はSP変換回路の詳細な
ブロックは 第5図は従来の情報再生装置の構或を示す
ブロック図であも 32・・・・エンベロープ検出回跋36・・・・復調回
跋38・・・・誤り検出訂正回阪40・・・・変調規則
違反検出回m 41−−−−セレクタ回舷
示すブロックは 第2図は同実施例のセレクタ回路の詳
細なブロック& 第3図はセレクタ回路の動作を説明す
るタイミングチャート、第4図はSP変換回路の詳細な
ブロックは 第5図は従来の情報再生装置の構或を示す
ブロック図であも 32・・・・エンベロープ検出回跋36・・・・復調回
跋38・・・・誤り検出訂正回阪40・・・・変調規則
違反検出回m 41−−−−セレクタ回舷
Claims (2)
- (1)情報が記録されている情報媒体から再生信号を検
出し、前記再生信号を2値化して再生データを生成する
データ再生手段と、前記再生データを復調して復調デー
タを生成する復調手段と、誤り検出訂正のための誤り検
出訂正符号の復号手段を有し、データの再生、あるいは
復調時に得られたエラーポインタを用いて、前記復号手
段によって消失訂正を行なう情報再生装置であって、前
記復調データを前記誤り検出訂正符号の符号要素である
シンボルに分割し、前記各シンボルに前記エラーポイン
タをそれぞれ付加してビットシリアルで前記復号手段に
送出する復調データ/エラーポインタ伝送手段を有する
ことを特徴とする情報再生装置 - (2)復調データ/エラーポインタ伝送手段は、前記復
調手段で生成される復調データのデータ速度よりも速い
速度で前記復調データおよびエラーポインタを送出する
ことを特徴とする請求項1記載の情報再生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1243783A JPH03105769A (ja) | 1989-09-20 | 1989-09-20 | 情報再生装置 |
US07/585,409 US5216677A (en) | 1989-09-20 | 1990-09-20 | Data reproducing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1243783A JPH03105769A (ja) | 1989-09-20 | 1989-09-20 | 情報再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03105769A true JPH03105769A (ja) | 1991-05-02 |
Family
ID=17108903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1243783A Pending JPH03105769A (ja) | 1989-09-20 | 1989-09-20 | 情報再生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5216677A (ja) |
JP (1) | JPH03105769A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004125176A (ja) * | 2002-10-04 | 2004-04-22 | Ina Schaeffler Kg | 軸用リップパッキン |
KR20150022783A (ko) | 2012-04-26 | 2015-03-04 | 리가가쿠 겐큐쇼 | 신규 카르바메이트 당지질 및 그 용도 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623507A (en) * | 1991-09-13 | 1997-04-22 | Storage Technology Corporation | Error pointers for enhanced error correction |
JPH05265939A (ja) * | 1992-03-23 | 1993-10-15 | Toshiba Corp | データ転送装置 |
JP3259323B2 (ja) * | 1992-04-13 | 2002-02-25 | ソニー株式会社 | デ・インターリーブ回路 |
US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
US5602857A (en) * | 1993-09-21 | 1997-02-11 | Cirrus Logic, Inc. | Error correction method and apparatus |
JPH09265736A (ja) * | 1996-03-25 | 1997-10-07 | Toshiba Corp | 情報処理装置 |
US5875199A (en) * | 1996-08-22 | 1999-02-23 | Lsi Logic Corporation | Video device with reed-solomon erasure decoder and method thereof |
US5986592A (en) * | 1996-10-01 | 1999-11-16 | Sony Corporation | Encoder decoder device not using an A/D converter and method thereof |
US5953636A (en) * | 1996-10-30 | 1999-09-14 | Lsi Logic Corporation | Single-chip DBS receiver |
KR100223634B1 (ko) * | 1997-01-15 | 1999-10-15 | 윤종용 | 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법 |
US6275966B1 (en) * | 1998-06-03 | 2001-08-14 | Ericsson, Inc. | Error detection for radio transmission including logically combined pseudo-random numbers and related transmitters, receivers, and methods |
JP3941305B2 (ja) * | 1999-11-22 | 2007-07-04 | ソニー株式会社 | 光ディスク装置及びデータ再生方法 |
US6732320B1 (en) * | 2000-04-28 | 2004-05-04 | Promos Technologies Inc. | Method and system for improved error correction in optical media data processing |
US6687871B2 (en) * | 2000-06-16 | 2004-02-03 | Samsung Electronics Co., Ltd. | Digital signal processing apparatus for reproducing optical disc data and optical disc player having the same |
US7289669B2 (en) * | 2000-06-23 | 2007-10-30 | Matsushita Electric Industrial Co., Ltd. | Data managing method and apparatus for providing divisional data |
EP1484761A1 (en) * | 2003-06-05 | 2004-12-08 | Deutsche Thomson-Brandt Gmbh | Recovery of RLL encoded bit stream from an asymmetric data channel |
US6888480B1 (en) * | 2003-08-28 | 2005-05-03 | Altera Corporation | Run-length violation detection circuitry and methods for using the same |
CN112052115B (zh) * | 2020-09-28 | 2022-07-08 | 山东云海国创云计算装备产业创新中心有限公司 | 数据存储纠删方法、装置、设备及计算机可读存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4146099A (en) * | 1976-08-17 | 1979-03-27 | Christopher Scientific Company | Signal recording method and apparatus |
US4299154A (en) * | 1979-08-27 | 1981-11-10 | Kimball International, Inc. | Electronic rhythm generator |
US4300232A (en) * | 1979-11-09 | 1981-11-10 | Ford Aerospace & Communications Corporation | Self synchronized multiplexer/demultiplexer |
US4421001A (en) * | 1981-02-12 | 1983-12-20 | Kimball International, Inc. | Full note generator system for an electronic organ |
DE3583819D1 (de) * | 1984-05-21 | 1991-09-26 | Matsushita Electric Ind Co Ltd | Verfahren und vorrichtung zur erzeugung eines lauflaengenbegrenzten kodes. |
US4684921A (en) * | 1985-06-13 | 1987-08-04 | International Business Machines Corporation | RLL (1,7) encoder with single state bit |
NL8501737A (nl) * | 1985-06-17 | 1987-01-16 | At & T & Philips Telecomm | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. |
US4855999A (en) * | 1987-11-10 | 1989-08-08 | Bell Communications Research, Inc. | DTDM multiplexer with cross-point switch |
JPH0210574A (ja) * | 1988-06-28 | 1990-01-16 | Matsushita Electric Ind Co Ltd | 復調回路 |
-
1989
- 1989-09-20 JP JP1243783A patent/JPH03105769A/ja active Pending
-
1990
- 1990-09-20 US US07/585,409 patent/US5216677A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004125176A (ja) * | 2002-10-04 | 2004-04-22 | Ina Schaeffler Kg | 軸用リップパッキン |
KR20150022783A (ko) | 2012-04-26 | 2015-03-04 | 리가가쿠 겐큐쇼 | 신규 카르바메이트 당지질 및 그 용도 |
Also Published As
Publication number | Publication date |
---|---|
US5216677A (en) | 1993-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03105769A (ja) | 情報再生装置 | |
JP2928177B2 (ja) | 磁気テープにおいてデジタル・データをフォーマット及び記録/再生するための装置と方法 | |
JP4268619B2 (ja) | 記録媒体、再生装置および記録装置 | |
EP0241081B1 (en) | Compact disc drive apparatus specifically designed for storage of digital data and/or mixture of audio information and digital data | |
JPH11185210A (ja) | 磁気ディスク装置及び磁気ディスク装置のエラー訂正方法 | |
JPH03157872A (ja) | Datテープのデータ・グループを組み立てるための方法 | |
JP2920065B2 (ja) | データ記録方法、記録装置、再生装置及び再生方法 | |
US5737632A (en) | Magnetic disc control apparatus with parallel data transfer between disc control unit and encoder/decoder circuit | |
JP2007528566A (ja) | エラー訂正符号化方法及びその装置、並びにエラー訂正復号化方法及びその装置 | |
US4989211A (en) | Sector mis-synchronization detection method | |
JP3160448B2 (ja) | データ訂正装置 | |
US5768286A (en) | Method and apparatus for testing the reading reliability of CD-ROM player | |
EP1134663B1 (en) | Write cache circuit, recording apparatus with write cache circuit, and write cache method | |
JP2823615B2 (ja) | ディスク記憶装置 | |
JP3714301B2 (ja) | 記録装置、記録方法、再生装置、再生方法、及び記録媒体 | |
JP3176885B2 (ja) | 情報再生装置 | |
JP2989152B2 (ja) | ディスク記憶装置およびディスク制御用lsi | |
JP2001144628A (ja) | データ転送装置 | |
JP2001093234A (ja) | ディスク媒体並びにその記録方法、記録装置及び再生装置 | |
JP2001266492A (ja) | データ転送回路、データ転送回路を備えた記録再生装置およびデータ転送方法 | |
JPS6224716A (ja) | 誤り訂正方法 | |
JPS62171326A (ja) | デ−タ記録再生装置 | |
JPH04243060A (ja) | 磁気ディスク装置 | |
JPS62275356A (ja) | 識別信号形成方法 | |
JP2000348446A (ja) | データ再生装置 |