JPH03104315A - Ｃｍｏｓ半導体装置の入力端子電位固定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＣＭＯＳ半導体装置の入力端子が開放状態で
あることを検出するフローティング検出部とＰ型及びＮ
型トランジスタを駆動するトランジスタ駆動部から或る
電位固定回路と前記Ｐ型トランジスタによるプルアップ
抵抗と前記Ｎ型トランジスタによるプルダウン抵抗を有
し、入力端子が開放状態の時、入力端子の電位を前記プ
ルアップ抵抗またはプルダウン抵抗にて固定できる機能
を有する入力端子電位固定回路に関する。

（従来の技術） ＣＭＯＳ半導体装置の入力端子が開放状態であると、半
導体装置内部の消費電流が増加したり、ラッチアップ等
の不具合を引き起こす場合があるため、通常は未使用の
端子等は半導体装置の外部より電源電位または接地電位
が与えられた状態で使用されている。また、入力端子が
他の半導体装置等の電子部品に接続される場合でも必要
に応じてハイインピーダンス状態に制御される。例えば
、マイクロコンピュータ等では入力信号線をバスライン
として使用し、他のメモリ装置等と接続して使用される
。この場合、入力端子は必要なデータが出力された時の
みハイレベルまたはローレベルになり他の場合はフロー
ティング状態になるように制御され、一般には外部でプ
ルアップ抵抗を接続して使用される。

第２図は従来の入力端子における使用例を示しており、
第２図（ａ）は電源電位に、第２図（ｂ）は接地電位に
固定された例である。第２図において、入力端子６はプ
ルアップ抵抗７によって電源電位に固定され、入力端子
８はプルダウン抵抗９によって接地電位に固定されてい
る。

（発明が解決しようとする課題） しかしながら，上記従来の構或では、半導体装置の外部
に電源電位または接地電位に接続するための外部部品が
必要となり部品点数が増加するという問題があった。

本発明は上記従来の問題点を解決するもので、外部部品
を必要としない入力端子電位固定回路を提供することを
目的とするものである。

（課題を解決するための手段） 本発明は上記目的を達或するために、入方端子電位固定
回路では、入力端子が開放状態であることを認識するフ
ローティング検出部とＰ型及びＮ型トランジスタを駆動
するトランジスタ駆動部がら或る電位固定回路と、前記
Ｐ型トランジスタとＮ型トランジスタにより構成されて
いるものである。

（作　用） したがって、上記の構或により、フローティング検出部
によって入力端子が開放状態であると認識された時、ト
ランジスタ駆動部はプルアップ抵抗として用いられるＰ
型トランジスタまたはプルダウン抵抗として用いられる
Ｎ型トランジスタのどちらかを駆動し、入カ端子の電位
を半導体装置内部にて固定することができ、外部部品を
なくてすませることができる。

（実施例） 第ｌ図は本発明の一実施例における入方端子電位固定回
路を示すものである。第１図において、ｌはＰ型トラン
ジスタを用いたプルアップ抵抗、２はＮ型トランジスタ
を用いたプルダウン抵抗、３は入力端子、４は入カバッ
ファ、５は電位固定回路であって、５−１はフローティ
ング検出部、５−２はトランジスタ駆動部である。

次に、上記実施例の動作について説明する。上記実施例
において、まず電位固定回路５のトランジスタ駆動部５
−２がＰ型トランジスタを用いたプルアップ抵抗１をＯ
Ｎ状態にする信号゛を出す。このときフローティング検
出部５−１は入カバッファ４の出力を確認し、接地電位
であれば入方端子３は外部により接地電位に固定されて
いるので、トランジスタ駆動部５−２がＰ型トランジス
タを用いたプルアップ抵抗ｌのＰ型トランジスタをＯＦ
Ｆする信号を出して処理を終了する．入カバッファ４の
出力が電源電位である場合、トランジスタ駆動部５−２
はＰ型トランジスタを用いたプルアップ抵抗１のＰ型ト
ランジスタをＯＦＦＬ，て、Ｎ型トランジスタを用いた
プルダウン抵抗２のＮ型トランジスタをＯＮする信号を
出す。次にフローティング検出部５−１は入カバッファ
４の出力を確認し、電源電位であれば入力端子３は外部
により電源電位に固定されているので、トランジスタ駆
動部５−２はＮ型トランジスタを用いたプルダウン抵抗
２のＮ型トランジスタをＯＦＦする信号を出して処理を
終了する．また、上記人カパッファ４の出力を確認した
とき、入カバッファ４の出方が接地電位であれば、入力
端子３は開放状態であるので、そのままＮ型トランジス
タを用いたプルダウン抵抗２のＮ型トランジスタによる
プルダウン抵抗により入力端子を接地電位に固定したま
ま処理を終了する．またこの時、Ｐ型トランジスタを用
いたプルアップ抵抗ｌのＰ型トランジスタをＯＮ状態と
し、Ｎ型トランジスタを用いたプルダウン抵抗２のＮ型
トランジスタをＯＦＦ状態にすると入方端子３は電源電
位に固定できる。

上記にのべたように，本実施例によれば半導体装置内部
にて入力端子の電位が固定されるため、半導体装置の外
部の入力端子電位固定用の部品をなくすることができる
。

（発明の効果） 本発明は上記実施例から明らかなように、半導体装置内
部にて入力端子が開放状態になっている場合に入力端子
の電位を接地電位あるいは電源電位に固定でき，半導体
装置外部の入力端子固定用部品を削除できる。また，本
発明の入力端子電位固定回路を備えた半導体装置を使用
することにより、他の半導体装置との接地時にも入力端
子の電位の固定について考慮する必要がなく、自由度の
ある接続が可能である等の効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例における入力端子電位固定回
路の概略回路図、第２図は従来の入力端子電位固定回路
の回路図である。 工　・・・　Ｐ型トランジスタを用いたプルアップ抵抗
、　２　・・・Ｎ型トランジスタを用いたプルダウン抵
抗、　３人力端子、　４・・・入カパソファ、　５・・
・電位固定回路、５−１・・・　ブローティング検出部
、５−２・・・トランジスタ駆動部、　６，８　・・・
入カ端子、　７・・・プルアップ抵抗、　９　・・・プ
ルダウン抵抗。

Claims (1)

【特許請求の範囲】
1. ＣＭＯＳ半導体装置の入力端子において、プルアップ抵
   抗として動作するＰ型トランジスタと、プルダウン抵抗
   として動作するＮ型トランジスタとを備え、前記ＣＭＯ
   Ｓ半導体装置のリセット動作時に順次Ｐ型またはＮ型ト
   ランジスタを能動状態とし、Ｐ型トランジスタが能動状
   態の時に端子電位が電源電位であることを検知し、Ｎ型
   トランジスタが能動状態の時に端子電位が接地電位であ
   ることを検知した場合に、前記入力端子が電気的に固定
   されたていない状態（開放状態）であると認識し、前記
   Ｐ型トランジスタまたはＮ型トランジスタの一方を能動
   状態として入力端子を電源電位または接地電位に固定す
   る手段を備えたことを特徴とするＣＭＯＳ半導体装置の
   入力端子電位固定回路。