JPH0310380A - 画像変換回路 - Google Patents
画像変換回路Info
- Publication number
- JPH0310380A JPH0310380A JP1145998A JP14599889A JPH0310380A JP H0310380 A JPH0310380 A JP H0310380A JP 1145998 A JP1145998 A JP 1145998A JP 14599889 A JP14599889 A JP 14599889A JP H0310380 A JPH0310380 A JP H0310380A
- Authority
- JP
- Japan
- Prior art keywords
- address
- image memory
- conversion
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 66
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 230000009466 transformation Effects 0.000 claims abstract description 45
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 claims abstract description 37
- 238000004364 calculation method Methods 0.000 claims description 22
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000844 transformation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000013501 data transformation Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、画像の平行移動、回転、拡大、縮小等のアフ
ィン変換機能に加えて、非線形な幾何学的(座標)変換
機能を有する画像変換回路に関する。
ィン変換機能に加えて、非線形な幾何学的(座標)変換
機能を有する画像変換回路に関する。
〈従来の技術〉
画像の平行移動、回転、拡大、縮小等の線形な幾何学的
変換は、一般にアフィン変換と呼ばれ、画像処理装置の
重要な機能の一つである。
変換は、一般にアフィン変換と呼ばれ、画像処理装置の
重要な機能の一つである。
画像処理装置上でアフィン変換を行う場合、般に、アフ
ィン変換処理後の画像データを蓄積するための出力(書
き込み)画像メモリに対してラスク走査を行い、出力画
像メモリのアドレスに対応する入力(読み出し)画像メ
モリのアドレスを求め、入力画像メモリから読み出した
画像データを出力画像メモリに書き込む。ここで、入力
画像メモリに対してでなく、出力画像メモリに対してラ
スク走査を行うのは、アフィン変換にともなう出力画像
メモリ上での画素の抜けを防ぐためである。
ィン変換処理後の画像データを蓄積するための出力(書
き込み)画像メモリに対してラスク走査を行い、出力画
像メモリのアドレスに対応する入力(読み出し)画像メ
モリのアドレスを求め、入力画像メモリから読み出した
画像データを出力画像メモリに書き込む。ここで、入力
画像メモリに対してでなく、出力画像メモリに対してラ
スク走査を行うのは、アフィン変換にともなう出力画像
メモリ上での画素の抜けを防ぐためである。
画像メモリのアドレスは、2次元座標」二の格子されな
いことを示す特殊な値(例えば0)を出力画像メモリに
書き込むのが一般的である。
いことを示す特殊な値(例えば0)を出力画像メモリに
書き込むのが一般的である。
さて、上記のアフィン変換アドレス計算を高速に行うた
めの回路として、例えば、特公昭586977号公報に
示されるアドレス指定回路等が知られている。
めの回路として、例えば、特公昭586977号公報に
示されるアドレス指定回路等が知られている。
〈発明が解決しようとする課題〉
しかし、従来技術のアフィン変換アドレス演算回路では
(1)式に示される線形なアドレス計算しか考慮されて
いないため、画像の非線形な幾何学的変換を行うことは
不可能であった。
(1)式に示される線形なアドレス計算しか考慮されて
いないため、画像の非線形な幾何学的変換を行うことは
不可能であった。
一方、アフィン変換と画像の非線形な幾何学的変換を行
うアドレス演算回路をルックアップテーブル回路だけで
構成しようとすると、非常に膨大な容量のルックアップ
テーブル用メモリが必要となり、実現が困難であった。
うアドレス演算回路をルックアップテーブル回路だけで
構成しようとすると、非常に膨大な容量のルックアップ
テーブル用メモリが必要となり、実現が困難であった。
(例えば、画像ザイズカ月024 x 1024画素の
画像を対象とする場合、20Mビットのメモリ容量が必
要となる。)そこで、本発明の目的は、僅かな容量のメ
モリを用いて、アフィン変換に加わえて、非線形の幾点
として2つの整数の組で表すことができる。出力画像メ
モリのアドレスを(x、y)とすると、入力画像メモリ
のアドレス(u、v)は次式により計算される。
画像を対象とする場合、20Mビットのメモリ容量が必
要となる。)そこで、本発明の目的は、僅かな容量のメ
モリを用いて、アフィン変換に加わえて、非線形の幾点
として2つの整数の組で表すことができる。出力画像メ
モリのアドレスを(x、y)とすると、入力画像メモリ
のアドレス(u、v)は次式により計算される。
ここで、a、 b、 cSd、 e、 fは定数である
。
。
(1)式において、uSvは必ずしも整数とはならない
ため、実際の処理では、出力画像メモリへ書き込むデー
タとして、入力画像メモリにおける(UV)の最近傍点
の値(画像データ)や、複数の近傍点から内挿によって
求めた値(画像データ)が用いられる。また、処理の対
象となる人力画像メモリのアドレス値には上限および下
限が存在し、それぞれを’:umax 、VmaX )
および(Umin 、Vmin )とすると次式を満足
する必要がある。
ため、実際の処理では、出力画像メモリへ書き込むデー
タとして、入力画像メモリにおける(UV)の最近傍点
の値(画像データ)や、複数の近傍点から内挿によって
求めた値(画像データ)が用いられる。また、処理の対
象となる人力画像メモリのアドレス値には上限および下
限が存在し、それぞれを’:umax 、VmaX )
および(Umin 、Vmin )とすると次式を満足
する必要がある。
(2)式の条件が成り立たない場合、入力画像メモリの
画像データが定義されないので、値が定義何字的変換が
できる画像変換回路を提供することにある。
画像データが定義されないので、値が定義何字的変換が
できる画像変換回路を提供することにある。
〈課題を解決するだめの手段〉
上記目的を達成するため、本発明の画像変換回路は、処
理対象となる原画像データを蓄積する入力画像メモリと
、変換処理後の画像データを蓄積する出力画像メモリと
、前記出力画像メモリのラスタアドレスにアフィン変換
を施して前記入力画像メモリのアドレスを演算するアフ
ィン変換アドレス演算回路と、前記アフィン変換アドレ
ス演算回路から出力されるアドレスを表わす組をなす2
つの整数の各々がそれぞれ入力され、あらかじめ設定さ
れた変換特性にしたがってデータ変換を行う2つのルッ
クアップテーブル回路を備えて、前記2つのルックアッ
プテーブル回路からの出力をアトLノスとして、前記入
力画像メモリのデータを読みだし、この読み出したデー
タあるいは読み出したデータに対して処理を施した結果
を前記出力画像メモリに書き込むようにしたことを特徴
としている。
理対象となる原画像データを蓄積する入力画像メモリと
、変換処理後の画像データを蓄積する出力画像メモリと
、前記出力画像メモリのラスタアドレスにアフィン変換
を施して前記入力画像メモリのアドレスを演算するアフ
ィン変換アドレス演算回路と、前記アフィン変換アドレ
ス演算回路から出力されるアドレスを表わす組をなす2
つの整数の各々がそれぞれ入力され、あらかじめ設定さ
れた変換特性にしたがってデータ変換を行う2つのルッ
クアップテーブル回路を備えて、前記2つのルックアッ
プテーブル回路からの出力をアトLノスとして、前記入
力画像メモリのデータを読みだし、この読み出したデー
タあるいは読み出したデータに対して処理を施した結果
を前記出力画像メモリに書き込むようにしたことを特徴
としている。
また、本発明の画像変換回路は、処理対象上なる原画像
データを蓄積する入力画像メモリと、変換処理後の画像
データを蓄積する出力画像メモリと、前記出力画像メモ
リのラスタアドレスを表わす組をなす2つの整数の各々
がそれぞれ入力され、あらかじめ設定された変換特性に
したがってデータ変換を行う2つのルックアップテーブ
ル回路と、前記2つのルックアップテーブル回路からの
出力にアフィン変換を施して、前記入力画像メモリのア
ドレスを演算するアフィン変換アドレス演算回路を備え
て、前記アフィン変換アドレス演算回路からの出力をア
ドレスとして、前記入力画像メモリのデータを読みだし
、この読み出したデータあるいは読み出したデータに対
する処理を施した結果を前記出力画像メモリに書き込む
にうにしたことを特徴としている。
データを蓄積する入力画像メモリと、変換処理後の画像
データを蓄積する出力画像メモリと、前記出力画像メモ
リのラスタアドレスを表わす組をなす2つの整数の各々
がそれぞれ入力され、あらかじめ設定された変換特性に
したがってデータ変換を行う2つのルックアップテーブ
ル回路と、前記2つのルックアップテーブル回路からの
出力にアフィン変換を施して、前記入力画像メモリのア
ドレスを演算するアフィン変換アドレス演算回路を備え
て、前記アフィン変換アドレス演算回路からの出力をア
ドレスとして、前記入力画像メモリのデータを読みだし
、この読み出したデータあるいは読み出したデータに対
する処理を施した結果を前記出力画像メモリに書き込む
にうにしたことを特徴としている。
〈作用〉
アフィン変換アドレス演算回路に縦続される2つのルッ
クアップテーブル回路では、あらかじめ設定された任意
の変換特性にしたがってデータ変レス(2次元座標上の
格子点として2つの整数の組で表示されるアドレス)を
発生ずるラスタアドレス発生回路、2はラスタアドレス
発生回路1から出力される2つの整数の組(x、y)を
入力とし、その入力(x 、 y)にアフィン変換を施
したアドレスの計算を行うアフィン変換アドレス演算回
路、3および4はアフィン変換アドレス演算回路2から
出力されるアドレスを表わす組をなす2つの整数u、v
の各々をそれぞれ入力としてあらかじめ設定された変換
特性にしたがってアドレス変換を行うルックアップテー
ブル回路である。前記ルックアップテーブル回路3およ
び4から出力される2つの整数の組(i 、 j)は、
入力画像メモリ10をアクセスするために用いられるが
、ルックアップテーブルとして設定された変換特性によ
り、局所的な画像の拡大、縮小など、非線形な幾何学的
変換が可能となる。なお、前記ルックアップテーブル回
路3.4には、必要に応じて、ホストコンピュータ(図
示しない)から変換特性を設定するためのインタフェー
スとして、スリーステートバッファ9が換が行われるの
で、非線形な変換特性が設定されていれば非線形なアド
レス変換が可能となる。これにより、本発明の画像変換
回路では、アフィン変換だけでなく画像の非線形な幾何
学的変換が行える。また、ルックアップテーブル回路は
2つに分割されているので、単一のルックアップテーブ
ル回路を用いる場合に比べて、必要なルックアップテー
ブル用メモリ容量は大幅に軽減される。このように、ル
ックアップテーブル回路をたとえばX軸アドレス用、Y
軸アドレス用の二つに分けて、変換データ量を少なくし
ても、前段または後段のアフィン変換アドレス演算回路
で、回転、拡大、縮小等のアフィン変換が施せるので、
同等問題はない。
クアップテーブル回路では、あらかじめ設定された任意
の変換特性にしたがってデータ変レス(2次元座標上の
格子点として2つの整数の組で表示されるアドレス)を
発生ずるラスタアドレス発生回路、2はラスタアドレス
発生回路1から出力される2つの整数の組(x、y)を
入力とし、その入力(x 、 y)にアフィン変換を施
したアドレスの計算を行うアフィン変換アドレス演算回
路、3および4はアフィン変換アドレス演算回路2から
出力されるアドレスを表わす組をなす2つの整数u、v
の各々をそれぞれ入力としてあらかじめ設定された変換
特性にしたがってアドレス変換を行うルックアップテー
ブル回路である。前記ルックアップテーブル回路3およ
び4から出力される2つの整数の組(i 、 j)は、
入力画像メモリ10をアクセスするために用いられるが
、ルックアップテーブルとして設定された変換特性によ
り、局所的な画像の拡大、縮小など、非線形な幾何学的
変換が可能となる。なお、前記ルックアップテーブル回
路3.4には、必要に応じて、ホストコンピュータ(図
示しない)から変換特性を設定するためのインタフェー
スとして、スリーステートバッファ9が換が行われるの
で、非線形な変換特性が設定されていれば非線形なアド
レス変換が可能となる。これにより、本発明の画像変換
回路では、アフィン変換だけでなく画像の非線形な幾何
学的変換が行える。また、ルックアップテーブル回路は
2つに分割されているので、単一のルックアップテーブ
ル回路を用いる場合に比べて、必要なルックアップテー
ブル用メモリ容量は大幅に軽減される。このように、ル
ックアップテーブル回路をたとえばX軸アドレス用、Y
軸アドレス用の二つに分けて、変換データ量を少なくし
ても、前段または後段のアフィン変換アドレス演算回路
で、回転、拡大、縮小等のアフィン変換が施せるので、
同等問題はない。
〈実施例〉
以下、本発明の実施例について図面を用いて説明する。
第1図は本発明の一実施例に係る画像変換回路のブロッ
ク図である。第1図において、1は出力画像メモリ11
をアクセスするだめの2次元アト接続されている。
ク図である。第1図において、1は出力画像メモリ11
をアクセスするだめの2次元アト接続されている。
前記マルチプレクサ5は、ラスタアドレス発生回路lお
よびルックアップテーブル回路3.4からそれぞれ出力
される2次元アドレスを入力し、そのうちの一方を選択
して出力するためのものである。入力画像メモリ10が
アクセスされる場合はルックアップテーブル回路3.4
の出力が、出力画像メモリ1】がアクセスされる場合は
ラスタアドレス発生回路1の出力が選択される。アドレ
ス変換回路6は、マルチプレクサ5からの2次元アドレ
スに適当なオフセットアドレスを加えて1次元アドレス
に変換し、バス12を介して1次元的なアドレスで配置
される入力画像メモリ10および出力画像メモリ11を
アクセスできるようにするものである。タイミング制御
回路7は、ラスタアドレス発生回路1へのタイミング信
号、マルチプレクサ5への選択信号(SEL)、アドレ
ス変換回路6への選択信号(SW)、入力画像メモリ1
0および出力画像メモリIfへのリード/ライト信号(
RD/WR)などの制御を行う。第2図に夕ィミング制
御回路7から出力される制御信号の例を示している。タ
イミング制御回路7の制御により、出力画像メモリ11
のアドレスに対応する人力画像メモリ10のメモリの内
容がデータバス上に読み出されてラッチ8に取り込まれ
、続いてラッチ8の内容がデータバス上に出力されて出
力画像メモリ11に書き込まれる。なお、ラッチ8の内
容をそのままデータバス上に出力するのではなく、何ら
かの変換処理をくわえて出力することも可能である。
よびルックアップテーブル回路3.4からそれぞれ出力
される2次元アドレスを入力し、そのうちの一方を選択
して出力するためのものである。入力画像メモリ10が
アクセスされる場合はルックアップテーブル回路3.4
の出力が、出力画像メモリ1】がアクセスされる場合は
ラスタアドレス発生回路1の出力が選択される。アドレ
ス変換回路6は、マルチプレクサ5からの2次元アドレ
スに適当なオフセットアドレスを加えて1次元アドレス
に変換し、バス12を介して1次元的なアドレスで配置
される入力画像メモリ10および出力画像メモリ11を
アクセスできるようにするものである。タイミング制御
回路7は、ラスタアドレス発生回路1へのタイミング信
号、マルチプレクサ5への選択信号(SEL)、アドレ
ス変換回路6への選択信号(SW)、入力画像メモリ1
0および出力画像メモリIfへのリード/ライト信号(
RD/WR)などの制御を行う。第2図に夕ィミング制
御回路7から出力される制御信号の例を示している。タ
イミング制御回路7の制御により、出力画像メモリ11
のアドレスに対応する人力画像メモリ10のメモリの内
容がデータバス上に読み出されてラッチ8に取り込まれ
、続いてラッチ8の内容がデータバス上に出力されて出
力画像メモリ11に書き込まれる。なお、ラッチ8の内
容をそのままデータバス上に出力するのではなく、何ら
かの変換処理をくわえて出力することも可能である。
第1図に示すラスタアドレス発生回路1は、2つの整数
のアドレスの組(x 、 y)によりラスク走査を行う
もので、例えば(x、y)−(0、0)から出発し、X
が1ずつ増加して最大の取りうる値となった時Xを0に
戻してyを1だ()増加させるというアドレス発生を行
う。したがって2つのカウンタを用いた従来技術で容易
に実現できる。また、アフィン変換アドレス演算回路2
は、(1)式にしたがうアフィン変換アドレス演算を行
うが、例えば第3図に示す回路を用いることができる。
のアドレスの組(x 、 y)によりラスク走査を行う
もので、例えば(x、y)−(0、0)から出発し、X
が1ずつ増加して最大の取りうる値となった時Xを0に
戻してyを1だ()増加させるというアドレス発生を行
う。したがって2つのカウンタを用いた従来技術で容易
に実現できる。また、アフィン変換アドレス演算回路2
は、(1)式にしたがうアフィン変換アドレス演算を行
うが、例えば第3図に示す回路を用いることができる。
第1図のルックアップテーブル回路3および4は、高速
のスタティックRAMを用いて容易に実現できる。例え
ば、処理対象画像の大きさが1024Xl 024画素
である場合、IOKビット(1に×10ビット構成)の
スタティックRAM2個を用いて、それぞれUおよびV
をアドレス入力、1およびjをデータ出力とすればよい
。ルックアップテーブル回路として他のメモリを用いて
もよく、例えば変換特性が限定されている場合、必要な
変換特性が書き込まれたFROMを用いることができる
。
のスタティックRAMを用いて容易に実現できる。例え
ば、処理対象画像の大きさが1024Xl 024画素
である場合、IOKビット(1に×10ビット構成)の
スタティックRAM2個を用いて、それぞれUおよびV
をアドレス入力、1およびjをデータ出力とすればよい
。ルックアップテーブル回路として他のメモリを用いて
もよく、例えば変換特性が限定されている場合、必要な
変換特性が書き込まれたFROMを用いることができる
。
第1図のアドレス変換回路6では2次元アドレスを1次
元アドレスに変換するため次式の演算が行われる。
元アドレスに変換するため次式の演算が行われる。
ここで、A1およびA2はそれぞれ入力画像メモリおよ
び出力画像メモリをアクセスするためのオフセットアド
レス値、H,およびH2はそれぞれ入力画像メモリおよ
び出力画像メモリの水平方向の第3図はUアドレスを演
算する回路であり、■アドレスも全く同様の回路が使用
できる。第3図において、マルチプレクサ32にはラス
タアドレス発生回路IからのアドレスXSYおよびデー
タ1が入力され、マルチプレクサ33にはそれぞれレジ
スタ34.35および36から出力される定数abおよ
びCが入力される。マルチプレクサ32および33にお
いてそれぞれの入力信号は逐字切り替えられて出力され
、乗算累積器31によって(1)式にしたがう演算が行
われる。37は丸め処理回路である。
び出力画像メモリをアクセスするためのオフセットアド
レス値、H,およびH2はそれぞれ入力画像メモリおよ
び出力画像メモリの水平方向の第3図はUアドレスを演
算する回路であり、■アドレスも全く同様の回路が使用
できる。第3図において、マルチプレクサ32にはラス
タアドレス発生回路IからのアドレスXSYおよびデー
タ1が入力され、マルチプレクサ33にはそれぞれレジ
スタ34.35および36から出力される定数abおよ
びCが入力される。マルチプレクサ32および33にお
いてそれぞれの入力信号は逐字切り替えられて出力され
、乗算累積器31によって(1)式にしたがう演算が行
われる。37は丸め処理回路である。
なお、以」二述べた第1図のラスタアドレス発生回路1
およびアフィン変換アドレス演算回路2として他のアフ
ィン変換回路を用いることは勿論可能であり、例えば、
アドレス指定回路(例えば特公昭5E16977号公報
)を用いることもできる。また、必要に応じて、アフィ
ン変換演算後のアドレス値が入力画像メモリの存在範囲
にあるか否かの判定回路をイ」加するが、この判定回路
はコンパレータを用いた従来技術が使用できる。
およびアフィン変換アドレス演算回路2として他のアフ
ィン変換回路を用いることは勿論可能であり、例えば、
アドレス指定回路(例えば特公昭5E16977号公報
)を用いることもできる。また、必要に応じて、アフィ
ン変換演算後のアドレス値が入力画像メモリの存在範囲
にあるか否かの判定回路をイ」加するが、この判定回路
はコンパレータを用いた従来技術が使用できる。
画像ザイズである。I−I 、およびH2は2の累乗で
表されることが多く、例えばアドレス変換回路6は第4
図に示すような回路で構成することができる。
表されることが多く、例えばアドレス変換回路6は第4
図に示すような回路で構成することができる。
第4図において、41および42は水平方向の画像サイ
ズを補正するためのビットソフト回路、43および44
はオフセットアドレス値を与えるためのレジスタ、45
および46は2人力のうちの一方を選択して出力するマ
ルチプレクサ、47および48は(3)式の計算を行う
ための加算器である。水平方向の画像サイズが2の累乗
で表されない場合、ビットシフト回路の代わりに乗算器
を用いる必要がある。
ズを補正するためのビットソフト回路、43および44
はオフセットアドレス値を与えるためのレジスタ、45
および46は2人力のうちの一方を選択して出力するマ
ルチプレクサ、47および48は(3)式の計算を行う
ための加算器である。水平方向の画像サイズが2の累乗
で表されない場合、ビットシフト回路の代わりに乗算器
を用いる必要がある。
第1図の実施例では入力画像メモリと出力画像メモリが
同一のバスに接続される場合について述べたが、勿論、
それぞれが独立した2つのバスに接続されていてもよい
。この場合、第1図におけるマルチプレクサ5は不要で
あるが、アドレス変換回路6は2つ必要となる。また、
2つのバスの使用を多重化し、変換処理のパイプライン
化を図ることににって、(Jぼ倍近い変換処理速度を得
ることが可能となる。
同一のバスに接続される場合について述べたが、勿論、
それぞれが独立した2つのバスに接続されていてもよい
。この場合、第1図におけるマルチプレクサ5は不要で
あるが、アドレス変換回路6は2つ必要となる。また、
2つのバスの使用を多重化し、変換処理のパイプライン
化を図ることににって、(Jぼ倍近い変換処理速度を得
ることが可能となる。
なお、第1図において、アフィン変換アドレス演算回路
2からの出力とルックアップテーブル回路3.4からの
出力をそれぞれ人力とし、いずれか一方を出力するデー
タセレクタ回路をマルチプレクサ5の前段に設けること
により、ルックアップテーブル回路3および4の内容を
書き換えなくても、アフィン変換機能と画像の非線形な
幾何学的変換機能を容易に切り替えて使用することがで
きる。第1図において、マルチプレクサ5の入力ヂャネ
ルを増やし、アフィン変換アドレス演算回路2からの出
力も入力できるようにしておくことで、同等の機能が実
現できる。
2からの出力とルックアップテーブル回路3.4からの
出力をそれぞれ人力とし、いずれか一方を出力するデー
タセレクタ回路をマルチプレクサ5の前段に設けること
により、ルックアップテーブル回路3および4の内容を
書き換えなくても、アフィン変換機能と画像の非線形な
幾何学的変換機能を容易に切り替えて使用することがで
きる。第1図において、マルチプレクサ5の入力ヂャネ
ルを増やし、アフィン変換アドレス演算回路2からの出
力も入力できるようにしておくことで、同等の機能が実
現できる。
第5図は請求項(2)に記載の画像変換回路の一実施例
を示すブロック図であり、第1図と同一構成部は第1図
と同一符号をイゴシて説明を省略し、異なる部分のみを
以下に説明する。第5図の画像変換回路においては、ア
フィン変換アドレス演算回路52とルックアップテーブ
ル回路53.54の位置関係を第1図におけるアフィン
変換アドレク図である。
を示すブロック図であり、第1図と同一構成部は第1図
と同一符号をイゴシて説明を省略し、異なる部分のみを
以下に説明する。第5図の画像変換回路においては、ア
フィン変換アドレス演算回路52とルックアップテーブ
ル回路53.54の位置関係を第1図におけるアフィン
変換アドレク図である。
Claims (2)
- (1)処理対象となる原画像データを蓄積する入力画像
メモリと、 変換処理後の画像データを蓄積する出力画像メモリと、 前記出力画像メモリのラスタアドレスにアフィン変換を
施して前記入力画像メモリのアドレスを演算するアフィ
ン変換アドレス演算回路と、前記アフィン変換アドレス
演算回路から出力されるアドレスを表わす組をなす2つ
の整数の各々がそれぞれ入力され、あらかじめ設定され
た変換特性にしたがってデータ変換を行う2つのルック
アップテーブル回路を備えて、 前記2つのルックアップテーブル回路からの出力をアド
レスとして、前記入力画像メモリのデータを読みだし、
この読み出したデータあるいは読み出したデータに対し
て処理を施した結果を前記出力画像メモリに書き込むよ
うにしたことを特徴とする画像変換回路。 - (2)処理対象となる原画像データを蓄積する入力画像
メモリと、 変換処理後の画像データを蓄積する出力画像メモリと、 前記出力画像メモリのラスタアドレスを表わす組をなす
2つの整数の各々がそれぞれ入力され、あらかじめ設定
された変換特性にしたがってデータ変換を行う2つのル
ックアップテーブル回路と、前記2つのルックアップテ
ーブル回路からの出力にアフィン変換を施して、前記入
力画像メモリのアドレスを演算するアフィン変換アドレ
ス演算回路を備えて、前記アフィン変換アドレス演算回
路からの出力をアドレスとして、前記入力画像メモリの
データを読みだし、この読み出したデータあるいは読み
出したデータに対する処理を施した結果を前記出力画像
メモリに書き込むようにしたことを特徴とする画像変換
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1145998A JPH0310380A (ja) | 1989-06-07 | 1989-06-07 | 画像変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1145998A JPH0310380A (ja) | 1989-06-07 | 1989-06-07 | 画像変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0310380A true JPH0310380A (ja) | 1991-01-17 |
Family
ID=15397791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1145998A Pending JPH0310380A (ja) | 1989-06-07 | 1989-06-07 | 画像変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0310380A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000029958A1 (en) * | 1998-11-12 | 2000-05-25 | Boris Nikolayevich Vilkov | A system and a method for transformation of memory device addresses |
US7944490B2 (en) | 2006-05-30 | 2011-05-17 | Kyocera Corporation | Image pickup apparatus and method and apparatus for manufacturing the same |
US8044331B2 (en) | 2006-08-18 | 2011-10-25 | Kyocera Corporation | Image pickup apparatus and method for manufacturing the same |
US8059955B2 (en) | 2006-09-25 | 2011-11-15 | Kyocera Corporation | Image pickup apparatus and method and apparatus for manufacturing the same |
US8125537B2 (en) | 2007-06-28 | 2012-02-28 | Kyocera Corporation | Image processing method and imaging apparatus using the same |
US8149298B2 (en) | 2008-06-27 | 2012-04-03 | Kyocera Corporation | Imaging device and method |
US8310583B2 (en) | 2008-09-29 | 2012-11-13 | Kyocera Corporation | Lens unit, image pickup apparatus, electronic device and an image aberration control method |
US8334500B2 (en) | 2006-12-27 | 2012-12-18 | Kyocera Corporation | System for reducing defocusing of an object image due to temperature changes |
US8363129B2 (en) | 2008-06-27 | 2013-01-29 | Kyocera Corporation | Imaging device with aberration control and method therefor |
US8502877B2 (en) | 2008-08-28 | 2013-08-06 | Kyocera Corporation | Image pickup apparatus electronic device and image aberration control method |
US8567678B2 (en) | 2007-01-30 | 2013-10-29 | Kyocera Corporation | Imaging device, method of production of imaging device, and information code-reading device |
-
1989
- 1989-06-07 JP JP1145998A patent/JPH0310380A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6393543B1 (en) | 1998-11-12 | 2002-05-21 | Acuid Corporation Limited | System and a method for transformation of memory device addresses |
WO2000029958A1 (en) * | 1998-11-12 | 2000-05-25 | Boris Nikolayevich Vilkov | A system and a method for transformation of memory device addresses |
US7944490B2 (en) | 2006-05-30 | 2011-05-17 | Kyocera Corporation | Image pickup apparatus and method and apparatus for manufacturing the same |
US8044331B2 (en) | 2006-08-18 | 2011-10-25 | Kyocera Corporation | Image pickup apparatus and method for manufacturing the same |
US8059955B2 (en) | 2006-09-25 | 2011-11-15 | Kyocera Corporation | Image pickup apparatus and method and apparatus for manufacturing the same |
US8334500B2 (en) | 2006-12-27 | 2012-12-18 | Kyocera Corporation | System for reducing defocusing of an object image due to temperature changes |
US8567678B2 (en) | 2007-01-30 | 2013-10-29 | Kyocera Corporation | Imaging device, method of production of imaging device, and information code-reading device |
US8125537B2 (en) | 2007-06-28 | 2012-02-28 | Kyocera Corporation | Image processing method and imaging apparatus using the same |
US8149298B2 (en) | 2008-06-27 | 2012-04-03 | Kyocera Corporation | Imaging device and method |
US8363129B2 (en) | 2008-06-27 | 2013-01-29 | Kyocera Corporation | Imaging device with aberration control and method therefor |
US8502877B2 (en) | 2008-08-28 | 2013-08-06 | Kyocera Corporation | Image pickup apparatus electronic device and image aberration control method |
US8773778B2 (en) | 2008-08-28 | 2014-07-08 | Kyocera Corporation | Image pickup apparatus electronic device and image aberration control method |
US8310583B2 (en) | 2008-09-29 | 2012-11-13 | Kyocera Corporation | Lens unit, image pickup apparatus, electronic device and an image aberration control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5606650A (en) | Method and apparatus for storage and retrieval of a texture map in a graphics display system | |
JPS6247786A (ja) | 近傍画像処理専用メモリ | |
JPH0310380A (ja) | 画像変換回路 | |
JPH1079043A (ja) | テクスチャ・データ読出装置およびレンダリング装置 | |
EP0786738B1 (en) | An image processing system and method | |
JP2709356B2 (ja) | 画像処理方法 | |
JP3055024B2 (ja) | 画像デ―タの転送装置 | |
JPH0520447A (ja) | 画像処理用集積回路 | |
US6489967B1 (en) | Image formation apparatus and image formation method | |
JPH0734225B2 (ja) | 画像処理装置 | |
JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
JP3611898B2 (ja) | 画像処理装置 | |
JPH0571113B2 (ja) | ||
JPS62286180A (ja) | 診断用画像処理装置 | |
JPH10262206A (ja) | 解像度変換装置 | |
JPS62263583A (ja) | 2次元ヒストグラム生成方式 | |
JP4661112B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
JP2001118056A (ja) | 画像処理装置 | |
JPH0322178A (ja) | 画像変換回路 | |
JP3671744B2 (ja) | 画像合成表示装置 | |
JP2806436B2 (ja) | 演算回路 | |
JP2697312B2 (ja) | X−Y/r−θ変換回路 | |
JPH0462646A (ja) | 画像変換処理装置 | |
JPH01166241A (ja) | 情報処理装置 | |
JP2000090257A (ja) | 画像処理装置 |