JPH03101224A - 半導体装置の低温エッチング装置 - Google Patents
半導体装置の低温エッチング装置Info
- Publication number
- JPH03101224A JPH03101224A JP1237235A JP23723589A JPH03101224A JP H03101224 A JPH03101224 A JP H03101224A JP 1237235 A JP1237235 A JP 1237235A JP 23723589 A JP23723589 A JP 23723589A JP H03101224 A JPH03101224 A JP H03101224A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor substrate
- low
- vacuum chamber
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000005530 etching Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 9
- 238000001816 cooling Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 3
- 238000012805 post-processing Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- IFLVGRRVGPXYON-UHFFFAOYSA-N adci Chemical compound C12=CC=CC=C2C2(C(=O)N)C3=CC=CC=C3CC1N2 IFLVGRRVGPXYON-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の低温エツチング装置に関する。
（従来の技術）
近年、半導体装置のエツチング装置では半導体基板を氷
点下に保ったままエツチング（低温エツチング）する装
置が利用されつつある。
点下に保ったままエツチング（低温エツチング）する装
置が利用されつつある。
第２図は従来のアルミニウム（ＡＩ）合金膜の低温エツ
チング装置の説明図であって、 １１はエツチング室、
１２は後処理室、１３は搬送室、１４は半導体基板の
受け体、１５は半導体基板の移送部である。
チング装置の説明図であって、 １１はエツチング室、
１２は後処理室、１３は搬送室、１４は半導体基板の
受け体、１５は半導体基板の移送部である。
同図において、エツチング室１１において半導体基板（
図示せず）の温度を−１０”Ｃに保ち、Ａ１合金膜の低
温エツチングを行う、この低温エツチングではエツチン
グ反応生成物（ＡｉｌＣｌｌ、）が揮発化せずにＡ１合
金膜の側壁を保護するため、異方性エツチングを実現す
ることができる。 次に半導体基板は、搬送室１３
．移送部１５を経て、後処理室１２に移送され、ａ素プ
ラズマによりレジストや残留塩素の除去処理が施される
。この際。
図示せず）の温度を−１０”Ｃに保ち、Ａ１合金膜の低
温エツチングを行う、この低温エツチングではエツチン
グ反応生成物（ＡｉｌＣｌｌ、）が揮発化せずにＡ１合
金膜の側壁を保護するため、異方性エツチングを実現す
ることができる。 次に半導体基板は、搬送室１３
．移送部１５を経て、後処理室１２に移送され、ａ素プ
ラズマによりレジストや残留塩素の除去処理が施される
。この際。
前記反応生成物（ＡｄＣＩ＋、）中に含まれている塩素
を容易に除去できるように、半導体基板の温度は＋２５
０℃に保たれる。
を容易に除去できるように、半導体基板の温度は＋２５
０℃に保たれる。
（発明が解決しようとする課題）
しかしながら、上記の従来技術では、半導体基板の温度
は一１０℃から＋２５０℃に急激に変化するので、半導
体基板や、その上に形成された配線。
は一１０℃から＋２５０℃に急激に変化するので、半導
体基板や、その上に形成された配線。
絶縁膜に、熱膨張係数の差によるストレスが加わり、結
晶欠陥や配線の断線、あるいは浮き上りが発生するとい
う問題があった。
晶欠陥や配線の断線、あるいは浮き上りが発生するとい
う問題があった。
さらに後処理室１２では最初に半導体基板の温度が上昇
するまでレジストや残留塩素の除去処理が行われず、装
置の制御性に支障をきたしていた。
するまでレジストや残留塩素の除去処理が行われず、装
置の制御性に支障をきたしていた。
本発明の目的は、半導体基板の損傷を低減し。
しかも、エツチング処理の制御性の向上が図れる半導体
装置の低温エツチング装置を提供することにある。
装置の低温エツチング装置を提供することにある。
（課題を解決するための手段）
上記の目的を達成するため１本発明は、複数の反応室を
有する半導体装置の低温エツチング装置において、前記
反応室の間に半導体基板の温度を制御できる真空室を備
えたことを特徴とする。
有する半導体装置の低温エツチング装置において、前記
反応室の間に半導体基板の温度を制御できる真空室を備
えたことを特徴とする。
（作 用）
上記手段を採用したため、半導体基板は次の反応室に移
送される前に温度制御されるので、熱膨張係数の差によ
る半導体基板の損傷を回避でき。
送される前に温度制御されるので、熱膨張係数の差によ
る半導体基板の損傷を回避でき。
さらに次の反応室に移送される前に半導体基板の温度を
所定の温度に制御できるので、後処理の制御性の向上が
図れる。
所定の温度に制御できるので、後処理の制御性の向上が
図れる。
（実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の半導体装置の低温エツチング装置をＡ
１合金膜の形成装置に適用した一実施例を示す説明図で
あって、１と２は反応室であって、それぞれエツチング
室と後処理室、３は半導体基板（図示せず）の受け体、
４は搬送室を兼ねたＡｌｌからなる真空室、５は加熱用
のランプヒータ、６は冷却用の窒素導入路、７は半導体
基板の移送部である。
１合金膜の形成装置に適用した一実施例を示す説明図で
あって、１と２は反応室であって、それぞれエツチング
室と後処理室、３は半導体基板（図示せず）の受け体、
４は搬送室を兼ねたＡｌｌからなる真空室、５は加熱用
のランプヒータ、６は冷却用の窒素導入路、７は半導体
基板の移送部である。
同図において、半導体基板の移送部７は、エツチング室
１では第２図で説明した公知の処理が施され１次に冷却
用の窒素によって予め一１０℃に温度制御されている真
空室４に移送され、ランプヒータ５によって十分長い時
間（５分程度）をがけて＋２５０℃まで昇温される。こ
の後、半導体基板は後処理室２に移送されて、第２図で
説明した公知の処理が施される。
１では第２図で説明した公知の処理が施され１次に冷却
用の窒素によって予め一１０℃に温度制御されている真
空室４に移送され、ランプヒータ５によって十分長い時
間（５分程度）をがけて＋２５０℃まで昇温される。こ
の後、半導体基板は後処理室２に移送されて、第２図で
説明した公知の処理が施される。
また前記真空室４は半導体基板が後処理室２に移送され
た後１次の半導体基板に備えて再び冷却用の窒素によっ
て予め−ｌＯ℃に降温させられる。
た後１次の半導体基板に備えて再び冷却用の窒素によっ
て予め−ｌＯ℃に降温させられる。
真空室４は容易に昇温または降温できるように熱容量の
小さなＡｍなとで構成されている。
小さなＡｍなとで構成されている。
また移送部７は各反応室１，２と真空室４を断熱するた
めに熱容量の大きなセラミックスなどで構成されている
。
めに熱容量の大きなセラミックスなどで構成されている
。
以上のように本実施例によれば、反応室１，２の間に半
導体基板の温度を制御できる真空室４を備えたことによ
り、半導体基板は冷却用の窒素と加熱用のランプヒータ
５によって十分に長い時間をかけて一１０℃から２５０
℃まで昇温されるので、熱膨張係数の差による半導体基
板の損傷を防止できる。さらに半導体基板の温度は後処
理室２に入る前に、既に真空室４で２５０℃まで上昇さ
れているので後処理の制御性を向上させることができる
。
導体基板の温度を制御できる真空室４を備えたことによ
り、半導体基板は冷却用の窒素と加熱用のランプヒータ
５によって十分に長い時間をかけて一１０℃から２５０
℃まで昇温されるので、熱膨張係数の差による半導体基
板の損傷を防止できる。さらに半導体基板の温度は後処
理室２に入る前に、既に真空室４で２５０℃まで上昇さ
れているので後処理の制御性を向上させることができる
。
また窒素以外の不活性ガスを真空室４に導入して、上記
の温度制御を行ってもよく、さらに受け体３を窒素や不
活性ガスで冷却することで温度制御を行うことも考えら
れる。
の温度制御を行ってもよく、さらに受け体３を窒素や不
活性ガスで冷却することで温度制御を行うことも考えら
れる。
なお、上記の実施例ではＡｆｆ合金膜の低温エツチング
装置の例を示したが、多結晶シリコン膜や高融点シリサ
イド膜などのエツチングの場合にも利用できる。
装置の例を示したが、多結晶シリコン膜や高融点シリサ
イド膜などのエツチングの場合にも利用できる。
また真空室４は反応室の１種としても利用できる。
（発明の効果）
本発明によれば１反応室の間に半導体基板の温度を制御
できる真空室を備えたことにより、半導体基板の損傷を
低減でき、エツチング処理の制御性が高精度に行える半
導体装置の低温エツチング装置を提供できる。
できる真空室を備えたことにより、半導体基板の損傷を
低減でき、エツチング処理の制御性が高精度に行える半
導体装置の低温エツチング装置を提供できる。
第１図は本発明による半導体装置の低温エツチング装置
の一実施例を示す説明図、第２図は従来の半導体装置の
低温エツチング装置を示す説明図である。 １．２・・・反応室、 ３・・・受け体、 ４・・・真
空室、 ５ ・・・ランプヒータ、 ６・・・窒素導入
路、 ７ ・・・移送部。
の一実施例を示す説明図、第２図は従来の半導体装置の
低温エツチング装置を示す説明図である。 １．２・・・反応室、 ３・・・受け体、 ４・・・真
空室、 ５ ・・・ランプヒータ、 ６・・・窒素導入
路、 ７ ・・・移送部。
Claims (4)
- （１）複数の反応室を有する半導体装置の低温エッチン
グ装置において、前記反応室の間に半導体基板の温度を
制御できる真空室を備えたことを特徴とする半導体装置
の低温エッチング装置。 - （２）前記真空室が半導体基板の反応室間の移送のため
の搬送室を兼ねることを特徴とする請求項（１）記載の
半導体装置の低温エッチング装置。 - （３）前記真空室が反応室を兼ねることを特徴とする請
求項（１）記載の半導体装置の低温エッチング装置。 - （４）前記真空室での温度制御を、ランプ加熱あるいは
窒素や不活性ガスの真空室への導入、または窒素や不活
性ガスによる半導体基板の受け体の冷却によって行うこ
とを特徴とする請求項（１）記載の半導体装置の低温エ
ッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723589A JP2592682B2 (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の低温エッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723589A JP2592682B2 (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の低温エッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101224A true JPH03101224A (ja) | 1991-04-26 |
| JP2592682B2 JP2592682B2 (ja) | 1997-03-19 |
Family
ID=17012391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23723589A Expired - Fee Related JP2592682B2 (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の低温エッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592682B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003600A (ko) * | 1995-06-29 | 1997-01-28 | 김주용 | 저온 에칭방법 |
| KR20190142107A (ko) * | 2018-06-15 | 2019-12-26 | 삼성전자주식회사 | 저온 식각 방법 및 플라즈마 식각 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027129A (ja) * | 1983-07-25 | 1985-02-12 | Mitsubishi Electric Corp | 金属性膜配線のアニ−ル方法 |
| JPS62193099A (ja) * | 1986-02-20 | 1987-08-24 | 富士通株式会社 | 真空チヤンバ |
| JPS6421926A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Ltd | Low temperature dry etching apparatus |
-
1989
- 1989-09-14 JP JP23723589A patent/JP2592682B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027129A (ja) * | 1983-07-25 | 1985-02-12 | Mitsubishi Electric Corp | 金属性膜配線のアニ−ル方法 |
| JPS62193099A (ja) * | 1986-02-20 | 1987-08-24 | 富士通株式会社 | 真空チヤンバ |
| JPS6421926A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Ltd | Low temperature dry etching apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003600A (ko) * | 1995-06-29 | 1997-01-28 | 김주용 | 저온 에칭방법 |
| KR20190142107A (ko) * | 2018-06-15 | 2019-12-26 | 삼성전자주식회사 | 저온 식각 방법 및 플라즈마 식각 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2592682B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002505531A5 (ja) | ||
| JPH10107018A (ja) | 半導体ウェーハの熱処理装置 | |
| JP2001332602A (ja) | 熱洗浄と熱処理との間のウェハ環境を制御するための装置および方法 | |
| JPH11176822A (ja) | 半導体処理装置 | |
| KR980005399A (ko) | 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법 | |
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JP3204836B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JPH03101224A (ja) | 半導体装置の低温エッチング装置 | |
| JPH0586473B2 (ja) | ||
| JPH11168131A (ja) | ウエハ搬送チャック | |
| JP2000232108A (ja) | 基板加熱方法および基板加熱装置 | |
| JPH01117319A (ja) | 半導体装置の製造方法 | |
| JP2004356355A (ja) | 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置 | |
| JP3469697B2 (ja) | ウエハの枚葉式処理方法 | |
| JPH07166323A (ja) | β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置 | |
| JP2006080294A (ja) | 基板の製造方法 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| KR100403958B1 (ko) | 폴리사이드구조의게이트전극형성방법 | |
| JP2748325B2 (ja) | 半導体ウェハの加熱処理方法 | |
| KR20010066156A (ko) | 급속 열처리 방법 | |
| JPS63293813A (ja) | 半導体基板 | |
| JPH03252137A (ja) | 半導体装置の製造方法 | |
| JPH07254573A (ja) | 半導体装置の製造方法 | |
| JPS63128623A (ja) | 熱処理制御用基板及びその使用方法 | |
| KR20010055674A (ko) | 반도체소자의 배선 형성을 위한 화학기상증착장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |