JPH03101128A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法

Info

Publication number
JPH03101128A
JPH03101128A JP1235708A JP23570889A JPH03101128A JP H03101128 A JPH03101128 A JP H03101128A JP 1235708 A JP1235708 A JP 1235708A JP 23570889 A JP23570889 A JP 23570889A JP H03101128 A JPH03101128 A JP H03101128A
Authority
JP
Japan
Prior art keywords
wafer
resin layer
protective resin
water
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1235708A
Other languages
English (en)
Inventor
Koji Inoue
光司 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1235708A priority Critical patent/JPH03101128A/ja
Publication of JPH03101128A publication Critical patent/JPH03101128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体チップの製造方法に関する。
[発明が解決しようとする課題] しかし、上述した半導体チップの製造技術において、例
えば第3図(A)に示すように、ウェハ1にバンブ電極
のような突起部2・・・が形成されている場合には、保
護用の樹脂フィルム3を熱圧着等で接着すると、樹脂フ
ィルム3が均一な膜厚であるため、ウェハ1の突起部2
・・・に応じて突出する。このウェハlをバックグライ
ドする際には、ウェハlの樹脂フィルム3側を台座4上
に吸着させて固定する。すると、第3図(B)に示すよ
うに、樹脂フィルム3の表面全体が台座4に密着するよ
うに吸着されるので、突起部2・・・と対応する部分の
ウェハ1が突起部2・・・の厚さだけ上方へ突出する。
この状態で、1点鎖線で示す箇所までウェハlを水平に
バックグライドすると、突起部2・・・と対応する部分
のウェハ1がその周囲部分よりも多く切削される。その
ため、ウェハlを台座4上から取り外してウェハlから
樹脂フィルム3を剥離すると、第3図(C)に示すよう
に、ウェハlは自身の弾性で復帰するが、均一な厚さに
ならず、突起部2・・・と対応する部分がその周囲全域
よりも薄くなり、割れや欠は等が生じやすくなるという
問題がある。
この発明の目的は、ウェハな均一な厚さに薄く形成でき
、割れや欠は等が生じ難い半導体チップの製造方法を提
供することである。
[課題を解決するための手段] この発明は、突起部を有する半導体チップが形成された
ウェハの表面に保護樹脂層を前記突起部よりも厚く形成
して硬化させ、この後、ウェハを固定して裏面側をバッ
クグラインドし、しかる後、保護樹脂層をウェハから剥
離し、このウェハをダイシングして個々の半導体チップ
に分離することにある。
[作用] この発明によれば、突起部を有する半導体チップが形成
されたウェハの表面に保護樹脂層を前記突起部よりも厚
く形成するので、保護樹脂層の表面を平滑化することが
できる。しかも、この保護樹脂層を乾燥処理等により硬
化させるので、例えばウェハの保護樹脂層側を台座等に
吸着させて固定する際に、ウェハが突起部によって変形
することがなく平坦な状態で固定できる。この状態で、
ウェハの裏面側をグラインドするので、ウェハを均一な
厚さに薄く形成することができる。そのため、保護樹脂
層をウェハがら剥離し、このウェハをダイシングして個
々の半導体チップに分離しても、割れや欠は等を防ぐこ
とができる。
[実施例] 以下、第1図〜第2図を参照して、この発明の詳細な説
明する。
第1図(A)〜(C)は半導体チップの製造工程を示す
。第1図(A)において、10はウェハを示す。このウ
ェハ10は、図示はしないが、所定の半導体素子および
内部配線が形成された上、外部装置に接続されるバンブ
電極11が、内部配線よりも突出して形成されているも
のである。このウェハ10は、次に、バンブ電極11を
、例えば、テープキャリア、配線基板または表示装置等
の外部装置の電極にポンディング可能とするため、個々
の半導体チップに分離されるものである。このため、こ
こまでの工程では、製造工程中の割れを防止するために
ウェハlOは、最終の半導体チップよりも厚く形成され
ている。従って、ここで、ウェハlOの裏面側をグライ
ンドして、最終の半導体チップの厚さにした上、個々の
半導体チップに切断するものである。
先ず、第1図(A)に示すようにウェハ10の表面に比
較的粘度の高いレジスト液を滴下したうえ、ウェハ10
を回転させてレジスト液をバンブ電極11・・・よりも
厚い−様な層厚にスピーンコーティングする。このとき
、ウェハ10の周縁部分にレジスト液が滞留して盛り上
り部が形成された場合には、必要に応じてエツジリンス
処理等により周縁部分の盛り−Lり部を洗い落す平滑化
処理を施す。この後、レジスト液を所定の温度で乾燥さ
せて硬化させることにより、半導体チップおよびバンブ
電極11・・・を保護する保護樹脂層12が−様な層厚
で形成される。
次に、第1図(B)に示すように、ウェハlOを上下反
転させて保護樹脂層12を下にし、この保護樹脂層12
を台座13上に配置して真空吸着により、ウェハlOを
台座13上に固定する。このとき、保護樹脂層12はバ
ンブ電極11・・・よりも厚い−様な層厚で形成されて
いるので、ウェハlOから突出したバンブ電極11・・
・にょリウェハ10が変形することがなく平坦な状態で
固定される。この状態で、同図(B)に1点鎖線で示す
箇所までバックグラインドし、ウェハ10を薄くする。
このとき、ウェハlOは平坦な状態で固定されているの
で、均一な厚さで薄く形成される。なお、バックグライ
ンドとは、グラインダ等による機械的な切削加工のほか
、ウェットエツチングやドライエツチング等による化学
的な加工も含むものである。
この後、第1図(C)に示すように、ウェハlOを台座
13上から取り外してレジスト溶解液に浸すことにより
、ウェハ10の表面から保護樹脂層12を剥離する。そ
して、ウェハlOをダイシングして個々の半導体チップ
に分離する。このように半導体チップを分離する際、お
よび分離された各半導体チップは、バンブ電極11・・
・と対応する部分のウェハlOが薄くならずに均一であ
るから、割れや欠は等が発生し難い。
第2図(A)(B)はそれぞれ他の実施例を示す。すな
わち、第2図(A)はバンブ電極11・・・を形成する
ためのフォトレジスト14を厚く形成した場合である。
この場合には、バンブ電極11・・・を形成する際に、
予め、ウェハlOの表面にフォトレジスト14をバンブ
電極11・・・よりも厚く形成し、このフォトレジス)
14の不要な部分つまりバンブ電極11・・・と対応す
る部分を除去して硬化させる。この後、除去した部分に
メツキを施してバンブ電極11・・・をフォトレジス)
14よりも薄く形成する。すると、フォトレジスト14
の表面はバンブ電極11・・・の表面よりも高いので、
そのままフォトレジスト14を保護樹脂層12として用
いることができる。そのため、前述した実施例のように
新たに保護樹脂層12を形成する必要がないので、製造
工程の簡素化を図ることができる。
第2図(B)はバンブ電極11・・・の表面の汚染等の
悪影響が懸念される場合、もしくはバンブ電極11・・
・の上部がフォトレジス)14よりも突出する場合等で
ある。この場合には、メツキを施してバンブ電極11・
・・を形成した後、このフォトレジス)14およびバン
ブ電極11・・・上に再度フォトレジスト15を−様な
層厚に形成して、2層構造の保護樹脂層16を形成する
。このように形成された保護樹脂層16においても、前
述した実施例と同様、バンブ電極11・・・を保護した
状態でウェハ10を均一な厚さに薄く形成することがで
きる。しかも、この保護樹脂層16を剥離する場合には
、同じレジスト溶解液で各フォトレジスト14.15を
連続して除去することができる。
なお、この発明にいう半導体チップとは、トランジスタ
、ダイオード集積回路チップの他に、このような半導体
素子が形成されたイメージセンサ、サーマルヘッド等も
含むものである。また、保護樹脂層の剥離とウェハのダ
イシングとは、いずれが生の工程であっても良いもので
ある。
[発明の効果] 以上詳細に説明したように、この発明によれば、ウェハ
の表面に保護樹脂層を半導体チップの突起部よりも厚く
形成して硬化させるので、ウェハが突起部によって変形
することがなく平坦な状態で固定され、この状態でウェ
ハの裏面側をバックグラインドするので、ウェハを均一
な厚さに薄く形成することができる。そのため、保護樹
脂層をウェハから剥離し、このウェハをダイシングして
個々の半導体チップに分離しても、割れや欠は等を防ぐ
ことができる。
【図面の簡単な説明】
第1図(A)〜(C)はこの発明に係る半導体チップの
製造工程を示す要部拡大断面図、第2図(A)および(
B)はそれぞれ他の実施例を示す要部拡大断面図、第3
図(A)〜(C)は従来の半導体チップの製造工程を示
す要部拡大断面図である。 1 0・・・・・・ウェハ、 1・・・・・・バンプ電極、 l 2. 16・・・・・・保護樹脂層、 14・・・・・・フォトレジスト。 特 許 出 願 人 カシオ計算機株式会社

Claims (1)

  1. 【特許請求の範囲】 突起部を有する半導体チップが形成されたウェハの表面
    に保護樹脂層を前記突起部よりも厚く形成して硬化させ
    る工程と、 前記ウェハを固定して裏面側をバックグラインドする工
    程と、 前記保護樹脂層を剥離して前記ウェハをダイシングする
    ことにより、個々の半導体チップに分離する工程と、 からなる半導体チップの製造方法。
JP1235708A 1989-09-13 1989-09-13 半導体チップの製造方法 Pending JPH03101128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1235708A JPH03101128A (ja) 1989-09-13 1989-09-13 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235708A JPH03101128A (ja) 1989-09-13 1989-09-13 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JPH03101128A true JPH03101128A (ja) 1991-04-25

Family

ID=16990054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235708A Pending JPH03101128A (ja) 1989-09-13 1989-09-13 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JPH03101128A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154474A1 (en) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Semiconductor device and method of manufacture thereof
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US7041178B2 (en) 2000-02-16 2006-05-09 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US7126212B2 (en) 1999-10-01 2006-10-24 Ziptronix, Inc. Three dimensional device integration method and integrated device
US7235185B2 (en) * 2005-07-29 2007-06-26 Touch Micro-System Technology Inc. Method of protecting wafer front pattern and method of performing double-sided process
JP2009260218A (ja) * 2008-03-19 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154474A4 (en) * 1999-08-23 2008-07-16 Rohm Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF
EP1154474A1 (en) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Semiconductor device and method of manufacture thereof
US7129110B1 (en) * 1999-08-23 2006-10-31 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US7126212B2 (en) 1999-10-01 2006-10-24 Ziptronix, Inc. Three dimensional device integration method and integrated device
US10366962B2 (en) 1999-10-01 2019-07-30 Invensas Bonding Technologies, Inc. Three dimensional device integration method and integrated device
US7335572B2 (en) 2000-02-16 2008-02-26 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US7041178B2 (en) 2000-02-16 2006-05-09 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US9082627B2 (en) 2000-02-16 2015-07-14 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US9331149B2 (en) 2000-02-16 2016-05-03 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US9391143B2 (en) 2000-02-16 2016-07-12 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US10312217B2 (en) 2000-02-16 2019-06-04 Invensas Bonding Technologies, Inc. Method for low temperature bonding and bonded structure
US7037755B2 (en) 2000-03-22 2006-05-02 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6627531B2 (en) 2000-03-22 2003-09-30 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding
US7235185B2 (en) * 2005-07-29 2007-06-26 Touch Micro-System Technology Inc. Method of protecting wafer front pattern and method of performing double-sided process
JP2009260218A (ja) * 2008-03-19 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Similar Documents

Publication Publication Date Title
JP4856328B2 (ja) 半導体装置の製造方法
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
US6770971B2 (en) Semiconductor device and method of fabricating the same
KR100433781B1 (ko) 반도체장치의 제조방법
US7662670B2 (en) Manufacturing method of semiconductor device
CN100367451C (zh) 半导体装置及其制造方法
JP4542768B2 (ja) 固体撮像装置及びその製造方法
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
JP2004055684A (ja) 半導体装置及びその製造方法
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
JP2001144121A (ja) 半導体装置およびその製造方法
US20150054109A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
KR20100067050A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
JP2002231854A (ja) 半導体装置およびその製造方法
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JPH11150090A (ja) 半導体装置の製造方法
JPH03101128A (ja) 半導体チップの製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
JP2006179563A (ja) 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
JPS63117445A (ja) 半導体ウエハ−の加工方法
JPH05335292A (ja) 半導体装置の製造方法
JPH08279478A (ja) 半導体チップ製造方法
JP4529388B2 (ja) 半導体装置の製造方法
JP2008130705A (ja) 半導体装置の製造方法