JPH0297296A - 電動機制御装置 - Google Patents
電動機制御装置Info
- Publication number
- JPH0297296A JPH0297296A JP63246470A JP24647088A JPH0297296A JP H0297296 A JPH0297296 A JP H0297296A JP 63246470 A JP63246470 A JP 63246470A JP 24647088 A JP24647088 A JP 24647088A JP H0297296 A JPH0297296 A JP H0297296A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- data
- signal
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 25
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 241000566146 Asio Species 0.000 description 6
- 235000019800 disodium phosphate Nutrition 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 102100022096 Acid-sensing ion channel 5 Human genes 0.000 description 1
- 101710099888 Acid-sensing ion channel 5 Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は電動機のディジタル速度制御を行う電動機制御
装置に関するものである。
装置に関するものである。
(従来の技術)
複雑で高度な制御か行えることから、マイクロコンピュ
ータの普及とともに、制御の分野にもマイクロコンピュ
ータが広がり、最早、欠かすことのできない存在となっ
た。このようなマイクロコンピュータを利用した、電動
機のディジタル速度制御における従来技術について、エ
レベータの電動機制御を例に説明する。
ータの普及とともに、制御の分野にもマイクロコンピュ
ータが広がり、最早、欠かすことのできない存在となっ
た。このようなマイクロコンピュータを利用した、電動
機のディジタル速度制御における従来技術について、エ
レベータの電動機制御を例に説明する。
第5図にエレベータにおける速度制御系のブロック図を
示す。図において、31は三相交流電源、32はコンバ
ータ、33は直流平滑コンデンサ、34はインバータで
あり、三相交流電源31出力をコンバタ32により直流
に変換した後、更にインバータ34によりにより可変電
圧・可変周波数の交流に変換し、誘導電動機37に供給
する。38は電動機軸に設置された回転角検出器であり
、パルスジエネレタまたは、レゾルバで構成される。3
9は綱車であり、この綱車39に掛は渡されたロープに
付けられた釣合いおもり40とエレベータ乗りかご41
は綱車39を電動機により回転駆動させることにより、
走行される。エレベータ乗りかご41に設置された荷重
検出器41aは荷重検出信号を出力する。
示す。図において、31は三相交流電源、32はコンバ
ータ、33は直流平滑コンデンサ、34はインバータで
あり、三相交流電源31出力をコンバタ32により直流
に変換した後、更にインバータ34によりにより可変電
圧・可変周波数の交流に変換し、誘導電動機37に供給
する。38は電動機軸に設置された回転角検出器であり
、パルスジエネレタまたは、レゾルバで構成される。3
9は綱車であり、この綱車39に掛は渡されたロープに
付けられた釣合いおもり40とエレベータ乗りかご41
は綱車39を電動機により回転駆動させることにより、
走行される。エレベータ乗りかご41に設置された荷重
検出器41aは荷重検出信号を出力する。
エレベータの速度制御はインバータ34にJ 切なベー
ス駆動信号を与えることにより行われるが、この制御に
ついて、次に説明する。
ス駆動信号を与えることにより行われるが、この制御に
ついて、次に説明する。
50の速度指令値発生ブロックにより出力される速度指
令値と48の回転角検出器から出力された回転角情報を
回転角・速度変換フロックに入力し、これにより得られ
る速度速度検出値との偏差を速度制御ブロック49に人
力し、その出力と荷重検出47号を加算ブロック47に
入力し、トルク指令信号を46のベクトル制御演算ブロ
ックに入力する。
令値と48の回転角検出器から出力された回転角情報を
回転角・速度変換フロックに入力し、これにより得られ
る速度速度検出値との偏差を速度制御ブロック49に人
力し、その出力と荷重検出47号を加算ブロック47に
入力し、トルク指令信号を46のベクトル制御演算ブロ
ックに入力する。
このベクトル制御演算ブロック46には回転角検出器4
8から出力された回転角情報も入力される。
8から出力された回転角情報も入力される。
その結果、ベクトル制御演算ブロック46からは誘導電
動機37への電流指令値か出力され、これと電流検出器
より出力された電流検出信号との偏差か、電流制御ブロ
ック45に入力され、この出力である電圧指令信号とキ
ャリア三角波発生ブロック44から出力されるキャリア
三角波とを比較器43に入力し、その出力であるベース
信号をベース駆動回路に人力してベース駆動信号を?4
7、これをインハタに供給することによりエレベータの
速度制御を行う。
動機37への電流指令値か出力され、これと電流検出器
より出力された電流検出信号との偏差か、電流制御ブロ
ック45に入力され、この出力である電圧指令信号とキ
ャリア三角波発生ブロック44から出力されるキャリア
三角波とを比較器43に入力し、その出力であるベース
信号をベース駆動回路に人力してベース駆動信号を?4
7、これをインハタに供給することによりエレベータの
速度制御を行う。
このように構成されたエレヘータティジタル速度制御シ
ステムにおいて、従来は第5図に点線で囲む部分を汎用
のマイクロプロセツサ(以下、マイコンと称する)と、
IC素子により構成したディジタル回路により運転シー
ケンス、保護シケンスとともにディジタル処理していた
。そして、マイコンより出力されるディジタルの電流指
令値信号をD/A変換器によりアナログ信号に変換し、
以後の電流制御フロック、キャリア玉角波発生フロック
、比較器はアナログ回路により処理されていた。
ステムにおいて、従来は第5図に点線で囲む部分を汎用
のマイクロプロセツサ(以下、マイコンと称する)と、
IC素子により構成したディジタル回路により運転シー
ケンス、保護シケンスとともにディジタル処理していた
。そして、マイコンより出力されるディジタルの電流指
令値信号をD/A変換器によりアナログ信号に変換し、
以後の電流制御フロック、キャリア玉角波発生フロック
、比較器はアナログ回路により処理されていた。
しかし、アナログによる電流制御においては、演算増幅
器のオフセントや回路定数等力冑、μ度や湿度への環境
により変化したり、外部からのノイズの影響にをアナロ
グ信号か受は易い宿の間h℃点かあった。更に電流制御
の追従性を上げようとしてループケインを増加すると、
電圧波形が乱れるのて、電流制御の追従性にも限界があ
った。
器のオフセントや回路定数等力冑、μ度や湿度への環境
により変化したり、外部からのノイズの影響にをアナロ
グ信号か受は易い宿の間h℃点かあった。更に電流制御
の追従性を上げようとしてループケインを増加すると、
電圧波形が乱れるのて、電流制御の追従性にも限界があ
った。
(発明が解決しようとする課題)
このように、1m ’Afな制御やきめの細かい制御を
行うために、マイコンを利用したエレベータ速度制御シ
ステムか出現しているが、マイコンにより運転シーケン
ス、保護シーケンスを行う他、デインタル処理して得た
電流値指令を速度指令として電動機の制御に使用する。
行うために、マイコンを利用したエレベータ速度制御シ
ステムか出現しているが、マイコンにより運転シーケン
ス、保護シーケンスを行う他、デインタル処理して得た
電流値指令を速度指令として電動機の制御に使用する。
そのため、マイコンより出力されるディジタルの電流指
令値信号をD/A変換器によりアナログ信号に変換し、
以後の電流制御ブロック、キャリア三角波発生ブロック
、比較器はアナログ回路により処理して制御に供してい
る。これは、従来のマイコンやICにより電流制御やギ
ヤリア三角波発生、比較器等の処理を行うと、処理速度
に問題があるためで、それ故、電流制御以後の処理はア
ナログ回路により構成していた。
令値信号をD/A変換器によりアナログ信号に変換し、
以後の電流制御ブロック、キャリア三角波発生ブロック
、比較器はアナログ回路により処理して制御に供してい
る。これは、従来のマイコンやICにより電流制御やギ
ヤリア三角波発生、比較器等の処理を行うと、処理速度
に問題があるためで、それ故、電流制御以後の処理はア
ナログ回路により構成していた。
しかし、アナログによる電流制御においては、演算増幅
器のオフセントや回路定数等が温度や湿度文9の環境に
より変化したり、外部からのノイズの影響Xをアナログ
信号か受は易い等の問題点があった。更に電流制御の追
従性を」二げようとしてループゲインを増加すると、電
圧波形か乱れるので、電流制御の追従性にも限界かあっ
た。
器のオフセントや回路定数等が温度や湿度文9の環境に
より変化したり、外部からのノイズの影響Xをアナログ
信号か受は易い等の問題点があった。更に電流制御の追
従性を」二げようとしてループゲインを増加すると、電
圧波形か乱れるので、電流制御の追従性にも限界かあっ
た。
一方、近年においてはディジタル・シグナル・プロセッ
サ(以下、DSPと称する)やカスタムIC(以下、A
SICと称する)の出現により、高速なディジタル信号
処理か可能にとなり、電流制御をディジタル回路で行う
ことが可能になった。
サ(以下、DSPと称する)やカスタムIC(以下、A
SICと称する)の出現により、高速なディジタル信号
処理か可能にとなり、電流制御をディジタル回路で行う
ことが可能になった。
これにより、先に述べた環境やノイズの影響を避け、し
かも電流制御の追従性を−にげることが可能になった。
かも電流制御の追従性を−にげることが可能になった。
しかし、電流制御部を含め、ニレベタの速度制御を全て
ディジタル信号により行う場合、電流制御、速度検出等
の処理速度はマイコンより早いことか要求される。この
ため、この部分はマイコンと非同期の高速クロックによ
り駆動されるか、マイコンとこの部分のインターフェー
スは両方のタイミング信号を互いに出力し合い、同期を
とって行う必要かあるために、複雑となり、このため、
データ転送に制約か生したり、マイコンの負荷か増大す
ると言う問題が生じる。
ディジタル信号により行う場合、電流制御、速度検出等
の処理速度はマイコンより早いことか要求される。この
ため、この部分はマイコンと非同期の高速クロックによ
り駆動されるか、マイコンとこの部分のインターフェー
スは両方のタイミング信号を互いに出力し合い、同期を
とって行う必要かあるために、複雑となり、このため、
データ転送に制約か生したり、マイコンの負荷か増大す
ると言う問題が生じる。
そこで、この発明の目的とするところは、制御かし易く
、データ転送の制約も生じない、しかも、マイコンの負
荷を重くすることのないディジタル制御方式の電動機制
御装置を提供することにある。
、データ転送の制約も生じない、しかも、マイコンの負
荷を重くすることのないディジタル制御方式の電動機制
御装置を提供することにある。
[発明の構成]
(課題を解決するだめの手段)
1−2目的を達成するため、本発明は次のように構成す
る。すなわち、電動機制御主要演算を行う1″7位マイ
クロプロセッサと、この」−位マイクロブロセソサの動
作クロックより高速のクロックにて動作l、て高速処理
演算を行い、電動機制御値を発生ずるディジタル処理系
により構成される全ディジタル電動機制御システムにお
いて、両者間のデータインターフェース用のバッファを
設け、上位マイクロプロセッサからのデータアクセスを
前記高速クロフクにより同期化した信号により当該バッ
ファへのデータアクセスしてデータ授受を行う構成とす
る。
る。すなわち、電動機制御主要演算を行う1″7位マイ
クロプロセッサと、この」−位マイクロブロセソサの動
作クロックより高速のクロックにて動作l、て高速処理
演算を行い、電動機制御値を発生ずるディジタル処理系
により構成される全ディジタル電動機制御システムにお
いて、両者間のデータインターフェース用のバッファを
設け、上位マイクロプロセッサからのデータアクセスを
前記高速クロフクにより同期化した信号により当該バッ
ファへのデータアクセスしてデータ授受を行う構成とす
る。
(作用)
このような構成において、上位マイクロプロセッサによ
り主要な制御を実施し、これより制御情報を得て、ディ
ジタル処理系は電動機の直接の制御をデータを発生し、
電動機をil;II御する。ディジタル処理系の動作ク
ロックは高速であるので、ディジタル処理系と上位のマ
イクロコンピュータとの間には速度差がある。従って、
両者間のブタインターフェース用のバッファを設け、上
位マイクロプロセッサからのデータアクセスを前記高速
クロックにより同期化した信号により当該バッファへの
データアクセスしてデータ授受を行う。
り主要な制御を実施し、これより制御情報を得て、ディ
ジタル処理系は電動機の直接の制御をデータを発生し、
電動機をil;II御する。ディジタル処理系の動作ク
ロックは高速であるので、ディジタル処理系と上位のマ
イクロコンピュータとの間には速度差がある。従って、
両者間のブタインターフェース用のバッファを設け、上
位マイクロプロセッサからのデータアクセスを前記高速
クロックにより同期化した信号により当該バッファへの
データアクセスしてデータ授受を行う。
すなわち、上位マイクロコンピュータによりシステムの
ンーケンスを制御するとともに、システムの駆動源の速
度検出や電流制御系の制御を行う高速のディジタル処理
系とを有するエレベータ制御装置等において、データバ
ッファを設けて、マイクロコンピュータとディジタル処
理系とのブタ授受はこのバッファを用いて行うようにし
たものであるから、これにより、速度検出部、電流制御
部を上位マイコンのアドレス空間に割イτjけられたペ
リフェラルの1つとして扱うことが可能なり、この間の
データ転送が簡略化されて汎用化されることになる。そ
のため、」1位マイコンと速度検出部、電流制御部では
データ授受に際してこのデータバッファをアクセスすれ
は、このように動作速度の違う上位マイコンと速度検出
部、電流制御部の間でも支障なくしかも、容易にデータ
授受か行える。
ンーケンスを制御するとともに、システムの駆動源の速
度検出や電流制御系の制御を行う高速のディジタル処理
系とを有するエレベータ制御装置等において、データバ
ッファを設けて、マイクロコンピュータとディジタル処
理系とのブタ授受はこのバッファを用いて行うようにし
たものであるから、これにより、速度検出部、電流制御
部を上位マイコンのアドレス空間に割イτjけられたペ
リフェラルの1つとして扱うことが可能なり、この間の
データ転送が簡略化されて汎用化されることになる。そ
のため、」1位マイコンと速度検出部、電流制御部では
データ授受に際してこのデータバッファをアクセスすれ
は、このように動作速度の違う上位マイコンと速度検出
部、電流制御部の間でも支障なくしかも、容易にデータ
授受か行える。
電流制御部を含め、エレベータの速度制御を全てディジ
タル信号により行う場合、f!電流制御、速度検出等の
処理速度はマイコンより早いことが要求される。このた
め、この部分はマイコンと非同期の高速クロックにより
駆動されるか、このため、マイコンとこの部分のインタ
ーフェースは両方のタイミング信号を互いに出力し合い
、同期をとって行う必要かあるために、複雑となり、こ
のため、データ転送に制約か生じたり、マイコンの負4
ifか増大すると言う問題か生じるか、以」二の本発明
によれは、低速処理のデインタル処理系と高速処理のデ
ィジタル処理系とのデータ授受を容易に且つ、負担な〈
実施でき、しかもデータ転送の制約も生じないディジタ
ル制御方式の電動機制御装置を提供できる。
タル信号により行う場合、f!電流制御、速度検出等の
処理速度はマイコンより早いことが要求される。このた
め、この部分はマイコンと非同期の高速クロックにより
駆動されるか、このため、マイコンとこの部分のインタ
ーフェースは両方のタイミング信号を互いに出力し合い
、同期をとって行う必要かあるために、複雑となり、こ
のため、データ転送に制約か生じたり、マイコンの負4
ifか増大すると言う問題か生じるか、以」二の本発明
によれは、低速処理のデインタル処理系と高速処理のデ
ィジタル処理系とのデータ授受を容易に且つ、負担な〈
実施でき、しかもデータ転送の制約も生じないディジタ
ル制御方式の電動機制御装置を提供できる。
(実施例)
以下、本発明の一実施例を図面を参照して説明する。
第1図は本発明の実施例におけるエレベータ全ディジタ
ル速度制御装置の構成図である。図における1はマイコ
ンであり、2はデータバスである。
ル速度制御装置の構成図である。図における1はマイコ
ンであり、2はデータバスである。
3はデータバス制御信号であり、リード信号、ライト信
号、チップセレクト信号、アドレスバスより構成される
。9はパルスジェネレータ出力である2相パルス信号で
あり、この2相パルス信号9は回転角検出、ヘクトル制
御演算を行う速度検出用のA S I C(Appli
cation 5pecific +ntegrate
dCircuit ;特定用途向けIC) 4に人力さ
れる。5はDSP6とともに電流制御以後の処理を行う
ASICであり、ベース駆動信号11を出力する。
号、チップセレクト信号、アドレスバスより構成される
。9はパルスジェネレータ出力である2相パルス信号で
あり、この2相パルス信号9は回転角検出、ヘクトル制
御演算を行う速度検出用のA S I C(Appli
cation 5pecific +ntegrate
dCircuit ;特定用途向けIC) 4に人力さ
れる。5はDSP6とともに電流制御以後の処理を行う
ASICであり、ベース駆動信号11を出力する。
]0
8はアナログの電流検出信号であり、7のA/D変換器
によりディジタル信号に変換され、前記ASIC5に与
えられる。10は4〜7を駆動する高速クロック発生器
であり、4〜7における処理はこのクロックに同期して
行イつれる。
によりディジタル信号に変換され、前記ASIC5に与
えられる。10は4〜7を駆動する高速クロック発生器
であり、4〜7における処理はこのクロックに同期して
行イつれる。
次にこのような構成の装置の作用を説明する。
マイコン1では運転シーケンス処理、保護シーケンス処
理とともに第5図に示したと同様に速度指令値の発生(
50)、回転角・速度変換(48)、速度制御(49)
、荷重検出信号との加算(47)を行い、トルク指令等
をデータバス2を介して4,5のASICに転送する。
理とともに第5図に示したと同様に速度指令値の発生(
50)、回転角・速度変換(48)、速度制御(49)
、荷重検出信号との加算(47)を行い、トルク指令等
をデータバス2を介して4,5のASICに転送する。
ASIC4ではパルスジェネレータ出力である2相パル
ス信号9を得てこれを回転角情報に変換し、マイコン1
に転送する。また、この回転角情報とマイコン1から転
送されるすべり周波数により第5図におけるベクトル制
御演算46の一部を行い、電流指令値位相基準信号をA
SIo5に転送する。DSP6ではASIo5を介して
得られる電流検出信号と電流指令値位相基準信号とトル
ク指令により、第5図におけるベクトル制御演算46と
電流制御45を行い、この結果得られる電圧指令信号を
ASIC5に転送する。ASIC5では先に述べたDS
Pへのデータのインターフェースと、第5図におけるキ
ャリア三角波の発生(44)と電圧指令信号とキャリア
三角波の比較(43)とを行°い。ベース駆動回路(4
2)へ出力するためのベース信号を発生する。
ス信号9を得てこれを回転角情報に変換し、マイコン1
に転送する。また、この回転角情報とマイコン1から転
送されるすべり周波数により第5図におけるベクトル制
御演算46の一部を行い、電流指令値位相基準信号をA
SIo5に転送する。DSP6ではASIo5を介して
得られる電流検出信号と電流指令値位相基準信号とトル
ク指令により、第5図におけるベクトル制御演算46と
電流制御45を行い、この結果得られる電圧指令信号を
ASIC5に転送する。ASIC5では先に述べたDS
Pへのデータのインターフェースと、第5図におけるキ
ャリア三角波の発生(44)と電圧指令信号とキャリア
三角波の比較(43)とを行°い。ベース駆動回路(4
2)へ出力するためのベース信号を発生する。
このように構成されたエレベータの全ディジタル速度制
御装置におけるマイコン1とASIo 5とのデータイ
ンターフェースについて第2図を参照して説明する。第
2図はASIo内のデータバス入出力部分のブロック図
である。
御装置におけるマイコン1とASIo 5とのデータイ
ンターフェースについて第2図を参照して説明する。第
2図はASIo内のデータバス入出力部分のブロック図
である。
第2図において、1〜4は第1図におけるブタバス制御
信号であり、12はリード信号、13はチップセレクト
信号、14はアドレスバス、】5はライト信号であり、
マイコン]よりASICに与えられる。16は第1図に
も示したデータバスである。17はデータバス制御信号
1〜4をデコーI・するデコダであり、この出力である
データアクセス信号によりASIo内のレジスタからデ
ータバス16へ回転角やすべり周波数等のデータか入出
力される。19は第1図における高速クロック発生器I
Oより出力される高速クロックをカウンタにより分周し
、更にデコートやシフトレジスタを通して得られるタイ
ミングクロックである。18はデコーダ17の出力であ
るデータアクセス信号をタイミングクロック19に同期
させる同期化回路である。
信号であり、12はリード信号、13はチップセレクト
信号、14はアドレスバス、】5はライト信号であり、
マイコン]よりASICに与えられる。16は第1図に
も示したデータバスである。17はデータバス制御信号
1〜4をデコーI・するデコダであり、この出力である
データアクセス信号によりASIo内のレジスタからデ
ータバス16へ回転角やすべり周波数等のデータか入出
力される。19は第1図における高速クロック発生器I
Oより出力される高速クロックをカウンタにより分周し
、更にデコートやシフトレジスタを通して得られるタイ
ミングクロックである。18はデコーダ17の出力であ
るデータアクセス信号をタイミングクロック19に同期
させる同期化回路である。
同期化回路18は例えば、第3図に示すようにD−Qフ
リップフロップにより構成できる。
リップフロップにより構成できる。
第3図における29はデータアクセス信号、28は同期
化回路出力であり、19はタイミングクロックである。
化回路出力であり、19はタイミングクロックである。
第2図において、20はデータバスへASIC内部の入
力データバス22、出力データバス23のデータを入出
力するために出力容量の大きなトライステートバッファ
と、入力バッファにより構成されるデータバス入出力バ
ッファ回路であり、この出力ドライステートバッファは
リード信号とチップセレクト信号の論理積によりゲート
を開き、内部出力データバス12のデータをデータバス
15に出力する。ASIo内の信号でマイコンに転送さ
れるべきデータ、例えば、回転角等は第2図中の] 3 26で示される。これらの信号は同期化回路出力により
レジスタ25に取込まれ、更に同期化回路出力に対する
同期化回路入力であるデータアクセス信号によりレジス
タ出力に接続されたトライステートバッファ13のゲー
トを開き、内部の出力データバス12に出力される。そ
して、データバス入出力バッファ回路のトライステート
バッファを通りブタバスに出力され、マイコンへ転送さ
れる。マイコンからASIoへ転送されるデータはデー
タバス16よりデータバス入出力バッファ回路20の人
力バッファを介して内部の入力データバス22に出力さ
れる。
力データバス22、出力データバス23のデータを入出
力するために出力容量の大きなトライステートバッファ
と、入力バッファにより構成されるデータバス入出力バ
ッファ回路であり、この出力ドライステートバッファは
リード信号とチップセレクト信号の論理積によりゲート
を開き、内部出力データバス12のデータをデータバス
15に出力する。ASIo内の信号でマイコンに転送さ
れるべきデータ、例えば、回転角等は第2図中の] 3 26で示される。これらの信号は同期化回路出力により
レジスタ25に取込まれ、更に同期化回路出力に対する
同期化回路入力であるデータアクセス信号によりレジス
タ出力に接続されたトライステートバッファ13のゲー
トを開き、内部の出力データバス12に出力される。そ
して、データバス入出力バッファ回路のトライステート
バッファを通りブタバスに出力され、マイコンへ転送さ
れる。マイコンからASIoへ転送されるデータはデー
タバス16よりデータバス入出力バッファ回路20の人
力バッファを介して内部の入力データバス22に出力さ
れる。
そして、マイコンからのライト信号15をレジスタ25
に与えることにより、内部入力データバスより2段目の
内部入力バス25aに取込まれる。更に同期化回路出力
によりデータ別にそれぞれのレジスタ25bに取込まれ
る。
に与えることにより、内部入力データバスより2段目の
内部入力バス25aに取込まれる。更に同期化回路出力
によりデータ別にそれぞれのレジスタ25bに取込まれ
る。
このようにASIC内部の入力データノ<スを2段構成
とし、ライ]・信号のみで1段目のレジスタにデータを
取込むことは、デコーダや同期化回路の遅延によりデー
タバス上のデータと同期化回路出力である同期化された
データアクセス信号とのタイミングか崩れ、データバス
I−のデータかレジスタに取込まれなくなるのを防くた
めである。
とし、ライ]・信号のみで1段目のレジスタにデータを
取込むことは、デコーダや同期化回路の遅延によりデー
タバス上のデータと同期化回路出力である同期化された
データアクセス信号とのタイミングか崩れ、データバス
I−のデータかレジスタに取込まれなくなるのを防くた
めである。
1、4 、 I 5 、1.7のレジスタは第4図に示
すようにDQフリップフロップにより構成出来る。
すようにDQフリップフロップにより構成出来る。
この第4図において、]はレジスタ入力信号、2はレジ
スタ出力信号、28はクロック人力信号であり、第2図
における同期化回路出力にあたる。
スタ出力信号、28はクロック人力信号であり、第2図
における同期化回路出力にあたる。
以1〕のようにASIC内のデータバス入力部分を構成
すると、マイコンからASICへ転送されるブタは同期
化回路出力により、適切なタイミングてΔSIC内部の
レジスタ25.25bに取込まれ、また、ASICから
マイコンへ転送されるデータは同期化回路出力により適
切なタイミンクでASIC内部のレジスタ25に取込ま
れる。このため、マイコンはアドレス空間の一つの番地
へデータをアクセスする場合と同様に、ASICにデー
タをアクセスすることが出来る。
すると、マイコンからASICへ転送されるブタは同期
化回路出力により、適切なタイミングてΔSIC内部の
レジスタ25.25bに取込まれ、また、ASICから
マイコンへ転送されるデータは同期化回路出力により適
切なタイミンクでASIC内部のレジスタ25に取込ま
れる。このため、マイコンはアドレス空間の一つの番地
へデータをアクセスする場合と同様に、ASICにデー
タをアクセスすることが出来る。
このように動作速度の違う」1位マイコンと速]5
度検出部、電流制御部の間に書き込みデータバッファ(
レジスタ)、読み込みデータバッファ(レジスタ)を設
けて、ASIC内部の入力データハスを2段構成とし、
このバッファを用いてデータの授受を行うようにしたこ
とにより、速度検出部、電流制御部を」1位マイコンの
アドレス空間に割付けられたペリフェラルの1つとして
扱うことか可能なり、この間のデータ転送が簡略化され
て汎用化されることになる。そのため、」1位マイコン
と速度検出部、電流制御部ではデータ授受に際してこれ
ら書き込みデータバッファ、読み込みデータバッファを
アクセスすれば良く、上位マイコンと速度検出部、電流
制御部間で動作クロックの大きな差かあっても支障なく
データ授受か行え、インタフェースも簡単で済む。
レジスタ)、読み込みデータバッファ(レジスタ)を設
けて、ASIC内部の入力データハスを2段構成とし、
このバッファを用いてデータの授受を行うようにしたこ
とにより、速度検出部、電流制御部を」1位マイコンの
アドレス空間に割付けられたペリフェラルの1つとして
扱うことか可能なり、この間のデータ転送が簡略化され
て汎用化されることになる。そのため、」1位マイコン
と速度検出部、電流制御部ではデータ授受に際してこれ
ら書き込みデータバッファ、読み込みデータバッファを
アクセスすれば良く、上位マイコンと速度検出部、電流
制御部間で動作クロックの大きな差かあっても支障なく
データ授受か行え、インタフェースも簡単で済む。
従って、本発明においては、電流制御等のように、高速
処理を必要とされる回路部分へのマイコンからのデータ
アクセス信号を高速処理部分の高速クロックにより同期
化し、汎用性を持たせたエレベータの全ティシタル速度
制御を実施することか出来るようになる。
処理を必要とされる回路部分へのマイコンからのデータ
アクセス信号を高速処理部分の高速クロックにより同期
化し、汎用性を持たせたエレベータの全ティシタル速度
制御を実施することか出来るようになる。
[発明の効果]
以−」ユ、述べたように、本発明によれば、低速処理の
ディジタル処理系と高速処理のディジタル処理系とのデ
ータ授受を容易に且つ、負担な〈実施でき、しかもデー
タ転送の制約も生じないディジタル制御方式の電動機制
御装置を提供できる。
ディジタル処理系と高速処理のディジタル処理系とのデ
ータ授受を容易に且つ、負担な〈実施でき、しかもデー
タ転送の制約も生じないディジタル制御方式の電動機制
御装置を提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すエレベータ全ディジタ
ル速度制御装置の構成図、第2図は第1回路の構成例を
示す図、第4図は第2図におけるレジスタ回路を示す図
、第5図は従来のニレベタ速度制御装置を説明するだめ
の図である。 ]・・・マイクロコンピュータ、2・・データバス、4
.5・・ASIC,6・・DSP、7・・・A/D変換
器、10・・・高速クロック発生器、16・・データバ
ス、17・・デコータ、18・・同期化回路、25・・
レジスタ。 出願人代理人 弁理士 鈴圧武彦 部3図 第 図
ル速度制御装置の構成図、第2図は第1回路の構成例を
示す図、第4図は第2図におけるレジスタ回路を示す図
、第5図は従来のニレベタ速度制御装置を説明するだめ
の図である。 ]・・・マイクロコンピュータ、2・・データバス、4
.5・・ASIC,6・・DSP、7・・・A/D変換
器、10・・・高速クロック発生器、16・・データバ
ス、17・・デコータ、18・・同期化回路、25・・
レジスタ。 出願人代理人 弁理士 鈴圧武彦 部3図 第 図
Claims (1)
- 電動機制御主要演算を行う上位マイクロプロセッサと、
この上位マイクロプロセッサの動作クロックより高速の
クロックにて動作して高速処理演算を行い、電動機制御
値を発生するディジタル処理系により構成される全ディ
ジタル電動機制御システムにおいて、両者間のデータイ
ンターフェース用のバッファを設け、上位マイクロプロ
セッサからのデータアクセスを前記高速クロックにより
同期化した信号により当該バッファへのデータアクセス
してデータ授受を行うことを特徴とする電動機制御装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246470A JPH0297296A (ja) | 1988-09-30 | 1988-09-30 | 電動機制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246470A JPH0297296A (ja) | 1988-09-30 | 1988-09-30 | 電動機制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0297296A true JPH0297296A (ja) | 1990-04-09 |
Family
ID=17148885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63246470A Pending JPH0297296A (ja) | 1988-09-30 | 1988-09-30 | 電動機制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0297296A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0446582A (ja) * | 1990-06-11 | 1992-02-17 | Hitachi Ltd | 交流サーボモータの制御装置 |
JP2008092799A (ja) * | 2007-12-26 | 2008-04-17 | Hitachi Ltd | 励磁制御装置及び励磁制御方法 |
-
1988
- 1988-09-30 JP JP63246470A patent/JPH0297296A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0446582A (ja) * | 1990-06-11 | 1992-02-17 | Hitachi Ltd | 交流サーボモータの制御装置 |
JP2008092799A (ja) * | 2007-12-26 | 2008-04-17 | Hitachi Ltd | 励磁制御装置及び励磁制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850005818A (ko) | 엘리베이터의 속도 제어장치 | |
JPH0297296A (ja) | 電動機制御装置 | |
JPH03243193A (ja) | 電動機制御装置 | |
JPH10198633A (ja) | シリアルデータ転送装置 | |
US5198750A (en) | Extremely wide range frequency measurement method | |
US5287045A (en) | Fully digital apparatus for controlling operation of electric motor | |
US20020075703A1 (en) | Inverter device | |
JPS60112158A (ja) | 周辺装置制御回路 | |
JPH04304186A (ja) | 電動機速度制御装置 | |
JP2818986B2 (ja) | モータコントロール回路内蔵マイクロコンピュータ | |
JP2000353027A (ja) | クロック制御方法およびそれを用いた電子回路装置 | |
JP3624415B2 (ja) | インバータ装置用位相同期方法 | |
JPH1153301A (ja) | バス・アービトレーション・インタフェース | |
JP3254910B2 (ja) | 三相平衡装置の制御回路 | |
JPS60174070A (ja) | 交流インバ−タ回路における搬送波の制御方式 | |
JPH0410318B2 (ja) | ||
Pfitscher | A microprocessor control scheme for naturally commutated thyristor converter with variable frequency supply | |
Van den Keybus et al. | Performance of real-time power electronic converter control algorithms implemented on a personal computer | |
JPS60187279A (ja) | 誘導電動機のデイジタル制御方式 | |
JP2936762B2 (ja) | 電流制御系のオフセット補償方法 | |
JPH05145409A (ja) | 全デイジタル電源同期位相固定装置 | |
JPS594343Y2 (ja) | マルチプロセッサの制御回路 | |
Morinaga et al. | Microprocessor control system with I/O processing unit LSI for motor drive pwm inverter | |
JPS57211990A (en) | Torque detecting circuit for induction motor | |
JPH0134525Y2 (ja) |