JPH0297296A - 電動機制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は電動機のディジタル速度制御を行う電動機制御
装置に関するものである。

（従来の技術） 複雑で高度な制御か行えることから、マイクロコンピュ
ータの普及とともに、制御の分野にもマイクロコンピュ
ータが広がり、最早、欠かすことのできない存在となっ
た。このようなマイクロコンピュータを利用した、電動
機のディジタル速度制御における従来技術について、エ
レベータの電動機制御を例に説明する。

第５図にエレベータにおける速度制御系のブロック図を
示す。図において、３１は三相交流電源、３２はコンバ
ータ、３３は直流平滑コンデンサ、３４はインバータで
あり、三相交流電源３１出力をコンバタ３２により直流
に変換した後、更にインバータ３４によりにより可変電
圧・可変周波数の交流に変換し、誘導電動機３７に供給
する。３８は電動機軸に設置された回転角検出器であり
、パルスジエネレタまたは、レゾルバで構成される。３
９は綱車であり、この綱車３９に掛は渡されたロープに
付けられた釣合いおもり４０とエレベータ乗りかご４１
は綱車３９を電動機により回転駆動させることにより、
走行される。エレベータ乗りかご４１に設置された荷重
検出器４１ａは荷重検出信号を出力する。

エレベータの速度制御はインバータ３４にＪ　切なベー
ス駆動信号を与えることにより行われるが、この制御に
ついて、次に説明する。

５０の速度指令値発生ブロックにより出力される速度指
令値と４８の回転角検出器から出力された回転角情報を
回転角・速度変換フロックに入力し、これにより得られ
る速度速度検出値との偏差を速度制御ブロック４９に人
力し、その出力と荷重検出４７号を加算ブロック４７に
入力し、トルク指令信号を４６のベクトル制御演算ブロ
ックに入力する。

このベクトル制御演算ブロック４６には回転角検出器４
８から出力された回転角情報も入力される。

その結果、ベクトル制御演算ブロック４６からは誘導電
動機３７への電流指令値か出力され、これと電流検出器
より出力された電流検出信号との偏差か、電流制御ブロ
ック４５に入力され、この出力である電圧指令信号とキ
ャリア三角波発生ブロック４４から出力されるキャリア
三角波とを比較器４３に入力し、その出力であるベース
信号をベース駆動回路に人力してベース駆動信号を？４
７、これをインハタに供給することによりエレベータの
速度制御を行う。

このように構成されたエレヘータティジタル速度制御シ
ステムにおいて、従来は第５図に点線で囲む部分を汎用
のマイクロプロセツサ（以下、マイコンと称する）と、
ＩＣ素子により構成したディジタル回路により運転シー
ケンス、保護シケンスとともにディジタル処理していた
。そして、マイコンより出力されるディジタルの電流指
令値信号をＤ／Ａ変換器によりアナログ信号に変換し、
以後の電流制御フロック、キャリア玉角波発生フロック
、比較器はアナログ回路により処理されていた。

しかし、アナログによる電流制御においては、演算増幅
器のオフセントや回路定数等力冑、μ度や湿度への環境
により変化したり、外部からのノイズの影響にをアナロ
グ信号か受は易い宿の間ｈ℃点かあった。更に電流制御
の追従性を上げようとしてループケインを増加すると、
電圧波形が乱れるのて、電流制御の追従性にも限界があ
った。

（発明が解決しようとする課題） このように、１ｍ　’Ａｆな制御やきめの細かい制御を
行うために、マイコンを利用したエレベータ速度制御シ
ステムか出現しているが、マイコンにより運転シーケン
ス、保護シーケンスを行う他、デインタル処理して得た
電流値指令を速度指令として電動機の制御に使用する。

そのため、マイコンより出力されるディジタルの電流指
令値信号をＤ／Ａ変換器によりアナログ信号に変換し、
以後の電流制御ブロック、キャリア三角波発生ブロック
、比較器はアナログ回路により処理して制御に供してい
る。これは、従来のマイコンやＩＣにより電流制御やギ
ヤリア三角波発生、比較器等の処理を行うと、処理速度
に問題があるためで、それ故、電流制御以後の処理はア
ナログ回路により構成していた。

しかし、アナログによる電流制御においては、演算増幅
器のオフセントや回路定数等が温度や湿度文９の環境に
より変化したり、外部からのノイズの影響Ｘをアナログ
信号か受は易い等の問題点があった。更に電流制御の追
従性を」二げようとしてループゲインを増加すると、電
圧波形か乱れるので、電流制御の追従性にも限界かあっ
た。

一方、近年においてはディジタル・シグナル・プロセッ
サ（以下、ＤＳＰと称する）やカスタムＩＣ（以下、Ａ
ＳＩＣと称する）の出現により、高速なディジタル信号
処理か可能にとなり、電流制御をディジタル回路で行う
ことが可能になった。

これにより、先に述べた環境やノイズの影響を避け、し
かも電流制御の追従性を−にげることが可能になった。

しかし、電流制御部を含め、ニレベタの速度制御を全て
ディジタル信号により行う場合、電流制御、速度検出等
の処理速度はマイコンより早いことか要求される。この
ため、この部分はマイコンと非同期の高速クロックによ
り駆動されるか、マイコンとこの部分のインターフェー
スは両方のタイミング信号を互いに出力し合い、同期を
とって行う必要かあるために、複雑となり、このため、
データ転送に制約か生したり、マイコンの負荷か増大す
ると言う問題が生じる。

そこで、この発明の目的とするところは、制御かし易く
、データ転送の制約も生じない、しかも、マイコンの負
荷を重くすることのないディジタル制御方式の電動機制
御装置を提供することにある。

［発明の構成］ （課題を解決するだめの手段） １−２目的を達成するため、本発明は次のように構成す
る。すなわち、電動機制御主要演算を行う１″７位マイ
クロプロセッサと、この」−位マイクロブロセソサの動
作クロックより高速のクロックにて動作ｌ、て高速処理
演算を行い、電動機制御値を発生ずるディジタル処理系
により構成される全ディジタル電動機制御システムにお
いて、両者間のデータインターフェース用のバッファを
設け、上位マイクロプロセッサからのデータアクセスを
前記高速クロフクにより同期化した信号により当該バッ
ファへのデータアクセスしてデータ授受を行う構成とす
る。

（作用） このような構成において、上位マイクロプロセッサによ
り主要な制御を実施し、これより制御情報を得て、ディ
ジタル処理系は電動機の直接の制御をデータを発生し、
電動機をｉｌ；ＩＩ御する。ディジタル処理系の動作ク
ロックは高速であるので、ディジタル処理系と上位のマ
イクロコンピュータとの間には速度差がある。従って、
両者間のブタインターフェース用のバッファを設け、上
位マイクロプロセッサからのデータアクセスを前記高速
クロックにより同期化した信号により当該バッファへの
データアクセスしてデータ授受を行う。

すなわち、上位マイクロコンピュータによりシステムの
ンーケンスを制御するとともに、システムの駆動源の速
度検出や電流制御系の制御を行う高速のディジタル処理
系とを有するエレベータ制御装置等において、データバ
ッファを設けて、マイクロコンピュータとディジタル処
理系とのブタ授受はこのバッファを用いて行うようにし
たものであるから、これにより、速度検出部、電流制御
部を上位マイコンのアドレス空間に割イτｊけられたペ
リフェラルの１つとして扱うことが可能なり、この間の
データ転送が簡略化されて汎用化されることになる。そ
のため、」１位マイコンと速度検出部、電流制御部では
データ授受に際してこのデータバッファをアクセスすれ
は、このように動作速度の違う上位マイコンと速度検出
部、電流制御部の間でも支障なくしかも、容易にデータ
授受か行える。

電流制御部を含め、エレベータの速度制御を全てディジ
タル信号により行う場合、ｆ！電流制御、速度検出等の
処理速度はマイコンより早いことが要求される。このた
め、この部分はマイコンと非同期の高速クロックにより
駆動されるか、このため、マイコンとこの部分のインタ
ーフェースは両方のタイミング信号を互いに出力し合い
、同期をとって行う必要かあるために、複雑となり、こ
のため、データ転送に制約か生じたり、マイコンの負４
ｉｆか増大すると言う問題か生じるか、以」二の本発明
によれは、低速処理のデインタル処理系と高速処理のデ
ィジタル処理系とのデータ授受を容易に且つ、負担な〈
実施でき、しかもデータ転送の制約も生じないディジタ
ル制御方式の電動機制御装置を提供できる。

（実施例） 以下、本発明の一実施例を図面を参照して説明する。

第１図は本発明の実施例におけるエレベータ全ディジタ
ル速度制御装置の構成図である。図における１はマイコ
ンであり、２はデータバスである。

３はデータバス制御信号であり、リード信号、ライト信
号、チップセレクト信号、アドレスバスより構成される
。９はパルスジェネレータ出力である２相パルス信号で
あり、この２相パルス信号９は回転角検出、ヘクトル制
御演算を行う速度検出用のＡ　Ｓ　Ｉ　Ｃ（Ａｐｐｌｉ
ｃａｔｉｏｎ　５ｐｅｃｉｆｉｃ　＋ｎｔｅｇｒａｔｅ
ｄＣｉｒｃｕｉｔ　；特定用途向けＩＣ）　４に人力さ
れる。５はＤＳＰ６とともに電流制御以後の処理を行う
ＡＳＩＣであり、ベース駆動信号１１を出力する。

］０ ８はアナログの電流検出信号であり、７のＡ／Ｄ変換器
によりディジタル信号に変換され、前記ＡＳＩＣ５に与
えられる。１０は４〜７を駆動する高速クロック発生器
であり、４〜７における処理はこのクロックに同期して
行イつれる。

次にこのような構成の装置の作用を説明する。

マイコン１では運転シーケンス処理、保護シーケンス処
理とともに第５図に示したと同様に速度指令値の発生（
５０）、回転角・速度変換（４８）、速度制御（４９）
、荷重検出信号との加算（４７）を行い、トルク指令等
をデータバス２を介して４，５のＡＳＩＣに転送する。

ＡＳＩＣ４ではパルスジェネレータ出力である２相パル
ス信号９を得てこれを回転角情報に変換し、マイコン１
に転送する。また、この回転角情報とマイコン１から転
送されるすべり周波数により第５図におけるベクトル制
御演算４６の一部を行い、電流指令値位相基準信号をＡ
ＳＩｏ５に転送する。ＤＳＰ６ではＡＳＩｏ５を介して
得られる電流検出信号と電流指令値位相基準信号とトル
ク指令により、第５図におけるベクトル制御演算４６と
電流制御４５を行い、この結果得られる電圧指令信号を
ＡＳＩＣ５に転送する。ＡＳＩＣ５では先に述べたＤＳ
Ｐへのデータのインターフェースと、第５図におけるキ
ャリア三角波の発生（４４）と電圧指令信号とキャリア
三角波の比較（４３）とを行°い。ベース駆動回路（４
２）へ出力するためのベース信号を発生する。

このように構成されたエレベータの全ディジタル速度制
御装置におけるマイコン１とＡＳＩｏ　５とのデータイ
ンターフェースについて第２図を参照して説明する。第
２図はＡＳＩｏ内のデータバス入出力部分のブロック図
である。

第２図において、１〜４は第１図におけるブタバス制御
信号であり、１２はリード信号、１３はチップセレクト
信号、１４はアドレスバス、】５はライト信号であり、
マイコン］よりＡＳＩＣに与えられる。１６は第１図に
も示したデータバスである。１７はデータバス制御信号
１〜４をデコーＩ・するデコダであり、この出力である
データアクセス信号によりＡＳＩｏ内のレジスタからデ
ータバス１６へ回転角やすべり周波数等のデータか入出
力される。１９は第１図における高速クロック発生器Ｉ
Ｏより出力される高速クロックをカウンタにより分周し
、更にデコートやシフトレジスタを通して得られるタイ
ミングクロックである。１８はデコーダ１７の出力であ
るデータアクセス信号をタイミングクロック１９に同期
させる同期化回路である。

同期化回路１８は例えば、第３図に示すようにＤ−Ｑフ
リップフロップにより構成できる。

第３図における２９はデータアクセス信号、２８は同期
化回路出力であり、１９はタイミングクロックである。

第２図において、２０はデータバスへＡＳＩＣ内部の入
力データバス２２、出力データバス２３のデータを入出
力するために出力容量の大きなトライステートバッファ
と、入力バッファにより構成されるデータバス入出力バ
ッファ回路であり、この出力ドライステートバッファは
リード信号とチップセレクト信号の論理積によりゲート
を開き、内部出力データバス１２のデータをデータバス
１５に出力する。ＡＳＩｏ内の信号でマイコンに転送さ
れるべきデータ、例えば、回転角等は第２図中の］　３ ２６で示される。これらの信号は同期化回路出力により
レジスタ２５に取込まれ、更に同期化回路出力に対する
同期化回路入力であるデータアクセス信号によりレジス
タ出力に接続されたトライステートバッファ１３のゲー
トを開き、内部の出力データバス１２に出力される。そ
して、データバス入出力バッファ回路のトライステート
バッファを通りブタバスに出力され、マイコンへ転送さ
れる。マイコンからＡＳＩｏへ転送されるデータはデー
タバス１６よりデータバス入出力バッファ回路２０の人
力バッファを介して内部の入力データバス２２に出力さ
れる。

そして、マイコンからのライト信号１５をレジスタ２５
に与えることにより、内部入力データバスより２段目の
内部入力バス２５ａに取込まれる。更に同期化回路出力
によりデータ別にそれぞれのレジスタ２５ｂに取込まれ
る。

このようにＡＳＩＣ内部の入力データノ＜スを２段構成
とし、ライ］・信号のみで１段目のレジスタにデータを
取込むことは、デコーダや同期化回路の遅延によりデー
タバス上のデータと同期化回路出力である同期化された
データアクセス信号とのタイミングか崩れ、データバス
Ｉ−のデータかレジスタに取込まれなくなるのを防くた
めである。

１、４　、　Ｉ　５　、１．７のレジスタは第４図に示
すようにＤＱフリップフロップにより構成出来る。

この第４図において、］はレジスタ入力信号、２はレジ
スタ出力信号、２８はクロック人力信号であり、第２図
における同期化回路出力にあたる。

以１〕のようにＡＳＩＣ内のデータバス入力部分を構成
すると、マイコンからＡＳＩＣへ転送されるブタは同期
化回路出力により、適切なタイミングてΔＳＩＣ内部の
レジスタ２５．２５ｂに取込まれ、また、ＡＳＩＣから
マイコンへ転送されるデータは同期化回路出力により適
切なタイミンクでＡＳＩＣ内部のレジスタ２５に取込ま
れる。このため、マイコンはアドレス空間の一つの番地
へデータをアクセスする場合と同様に、ＡＳＩＣにデー
タをアクセスすることが出来る。

このように動作速度の違う」１位マイコンと速］５ 度検出部、電流制御部の間に書き込みデータバッファ（
レジスタ）、読み込みデータバッファ（レジスタ）を設
けて、ＡＳＩＣ内部の入力データハスを２段構成とし、
このバッファを用いてデータの授受を行うようにしたこ
とにより、速度検出部、電流制御部を」１位マイコンの
アドレス空間に割付けられたペリフェラルの１つとして
扱うことか可能なり、この間のデータ転送が簡略化され
て汎用化されることになる。そのため、」１位マイコン
と速度検出部、電流制御部ではデータ授受に際してこれ
ら書き込みデータバッファ、読み込みデータバッファを
アクセスすれば良く、上位マイコンと速度検出部、電流
制御部間で動作クロックの大きな差かあっても支障なく
データ授受か行え、インタフェースも簡単で済む。

従って、本発明においては、電流制御等のように、高速
処理を必要とされる回路部分へのマイコンからのデータ
アクセス信号を高速処理部分の高速クロックにより同期
化し、汎用性を持たせたエレベータの全ティシタル速度
制御を実施することか出来るようになる。

［発明の効果］ 以−」ユ、述べたように、本発明によれば、低速処理の
ディジタル処理系と高速処理のディジタル処理系とのデ
ータ授受を容易に且つ、負担な〈実施でき、しかもデー
タ転送の制約も生じないディジタル制御方式の電動機制
御装置を提供できる。

【図面の簡単な説明】 第１図は本発明の一実施例を示すエレベータ全ディジタ
ル速度制御装置の構成図、第２図は第１回路の構成例を
示す図、第４図は第２図におけるレジスタ回路を示す図
、第５図は従来のニレベタ速度制御装置を説明するだめ
の図である。 ］・・・マイクロコンピュータ、２・・データバス、４
．５・・ＡＳＩＣ，６・・ＤＳＰ、７・・・Ａ／Ｄ変換
器、１０・・・高速クロック発生器、１６・・データバ
ス、１７・・デコータ、１８・・同期化回路、２５・・
レジスタ。 出願人代理人　弁理士　鈴圧武彦 部３図 第 図

Claims (1)

【特許請求の範囲】
1. 電動機制御主要演算を行う上位マイクロプロセッサと、
   この上位マイクロプロセッサの動作クロックより高速の
   クロックにて動作して高速処理演算を行い、電動機制御
   値を発生するディジタル処理系により構成される全ディ
   ジタル電動機制御システムにおいて、両者間のデータイ
   ンターフェース用のバッファを設け、上位マイクロプロ
   セッサからのデータアクセスを前記高速クロックにより
   同期化した信号により当該バッファへのデータアクセス
   してデータ授受を行うことを特徴とする電動機制御装置