JPH0295178A - インバータ装置 - Google Patents

インバータ装置

Info

Publication number
JPH0295178A
JPH0295178A JP63241884A JP24188488A JPH0295178A JP H0295178 A JPH0295178 A JP H0295178A JP 63241884 A JP63241884 A JP 63241884A JP 24188488 A JP24188488 A JP 24188488A JP H0295178 A JPH0295178 A JP H0295178A
Authority
JP
Japan
Prior art keywords
circuit
current
signal
switching element
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63241884A
Other languages
English (en)
Other versions
JP2774112B2 (ja
Inventor
Masahito Onishi
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63241884A priority Critical patent/JP2774112B2/ja
Publication of JPH0295178A publication Critical patent/JPH0295178A/ja
Application granted granted Critical
Publication of JP2774112B2 publication Critical patent/JP2774112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、一対のスイッチング素子を有し、方のスイッ
チング素子と同電位の発振回路から電位の異なる他方の
スイッチング素子へトランス等の絶縁素子を介さずに信
号伝達を行うようにしたインバータ装置に関するもので
ある。
[従来の技術] 第7図は従来のインバータ装置の回路図であり、第8図
はその動作波形図である。以下、従来例の回路構成につ
いて説明する。直流電源■の両端には、スイッチング素
子sw、、sw2の直列回路が接続されている。スイッ
チング素子sw、、sw2は例えば電力用のMOS)ラ
ンジスタやダイオードを逆並列接続された電力用のバイ
ポーラトランジスタにて構成される。各スイッチング素
子5WSW、は、ドライブ回路1,2の出力信号V、、
V2によりそれぞれオン・オフ駆動される。一方のスイ
ッチング素子SW2の両端には、インダクタし。
を介して、負荷ZとコンデンサC6との並列回路が接続
されている。負荷Zとしては、例えば放電灯が用いられ
る。負荷Zが放電灯であるときに、インダクタし。、コ
ンデンサC6の共振回路を用いるのは、放射ノイズ等の
関係から負荷電流の波形を正弦波状にするためである。
各スイッチング素子SW1.SW2の電流1.、Lは、
第8図(m) 、 (N)に示すように、負方向から始
まり、正方向で遮断している。これは、インダクタL。
、コンデンサcoによる共振回路の共振周波数よりも、
スイッチング素子SW、、SW2のドライブ周波数を高
く設定しているためである。このように設定すると、例
えばスイッチング素子SW1がオフしたときに、負荷回
路による共振電流は、スイッチング素子SW2をまず負
方向に流れることになり、続いてスイッチング素子SW
2の正方向に流れる。スイッチング素子SW2がオフす
る時にも同様に、負荷回路による共振電流はスイッチン
グ素子SW、をまず負方向に流れ、続いてスイッチング
素子SWの正方向に流れる。このとき、各スイッチング
素子SW+、sw2の素子電圧V 5. V 3は、夫
々がオフする時に高電圧へ移行する。
直流電源■の両端に接続された抵抗RI、コンデンサC
Iの直列回路は発振回路5及びドライブ回路2を含む下
側回路の電源回路であり、スイッチング素子SW、の両
端に接続された抵抗R2、コンデンサC2の直列回路は
ドライブ回路1を含む上側回路の電源回路である。コン
デンサC3,C、はスイッチング素子SW+、SW2の
容量成分である。
コンデンサCIにて給電される発振回路5は、2つのド
ライブ信号vA、v、を出力している。ドライブ信号v
Aはドライブ回路2に入力され、ドライブ信号VBは信
号伝達回路を介して、ドライブ回路1に入力される。信
号伝達回路は、トランジスタT r 1. T r 2
 、 T r 3 、 T r 4、ダイオードDI、
抵抗R3よりなり、トランス等の絶縁素子を用いないで
信号伝達を行っている。1〜ランジスタTr、。
Tr2はカレントミラー回路3を楕成し、トランジスタ
Tr、、Tr、はカレントミラー回路4を構成している
。発振回路5から出力されるドライブ信号VBは、カレ
ントミラー回路3の一方のトランジスタTr+に入力さ
れ、カレントミラー回路3の他方のトランジスタTr2
の出力は、カレントミラー回路4の一方のトランジスタ
Tr+に入力されている。カレントミラー回路4の他方
のトランジスタTr4は抵抗R3を直列に接続されて、
コンデンサC2の両端に接続されている。各トランジス
タTr〜Tr4の電流増幅率hfeが十分に大きいもの
とすると、ドライブ信号VBによってトランジスタTr
に流れる入力電流■B′とほぼ同じ電流が信号伝達電流
■BとしてトランジスタT r 2 、 T r 3に
流れ、また、トランジスタT r vに流れる信号伝達
電流I。
とほぼ同じ電流がトランジスタTr<に出力電流■。
となって流れる。ドライブ信号VBが高レベルのときに
は、トランジスタTr、、Tr2が導通して、信号伝達
電流IBが流れ、トランジスタT r3. T r 4
も導通する。トランジスタTr<が導通ずると、抵抗R
3に出力電流工、が流れ、抵抗R,lの両端に電圧降下
が生じて、ドライブ回路1の入力信号■。
が高レベルとなる。ドライブ信号VBが低レベルのとき
には、ドライブ回路1の入力信号v4は低レベルとなる
。なお、各カレントミラー回路3゜4のトランジスタT
rl〜Tr4は高速動作を行うために、不飽和領域で動
作している。
ダイオードD、はトランジスタTr2がオフしたときに
、トランジスタTr2のコレクタ・エミッタ間の浮遊容
量成分Csに充電された蓄積電荷を放出するバイパス経
路を形成して、トランジスタTr。
のベース・エミッタ間逆電圧を低減するために設けられ
ている。
この従来例では、トランスや、フォトカプラ等の絶縁素
子を用いないで、発振回路5とは異電位側のドライブ回
路1に、ドライブ信号VBに同期した入力信号V、を伝
達することができ、制御回路のIC化に適した構成とな
っている。しかしながら、この従来例にあっては、ドラ
イブ信号VBが低レベルであるときに、素子電圧■3が
上昇すると、コンデンサC2及びカレントミラー回路4
における一方のトランジスタTr3を介して、トランジ
スタTr2の容量成分Csへの充電電流が流れて、これ
が信号伝達電流よりのような作用をなし、誤動作を生じ
ることがあった。
以下、第8図を参照しながら、この動作について説明す
る。まず、時刻t。でドライブ信号VB(第8図(b)
)が低レベルになると、カレントミラー回路3.4の電
流IB’、IB、I4(同図(c) (d)、(e))
が流れなくなり、ドライブ回路1の入力信号V 4 (
同図(f))が低レベル、ドライブ回路1の出力信号V
(同図(h))が低レベルとなり、スイッチング素子S
W1はオフする。このとき、素子電圧V3.V5(同図
(i) 、 (j))はスイッチング素子SW、、SW
2の容量成分CG 、 C<によって傾斜的に変化し、
その電流は時刻t1以降は負荷回路の共振作用によって
負方向の電流■2(同図(1))となって流れ、時刻t
2以降は、ドライブ信号VA(同図(a))が高レベル
となることによりスイッチング素子SW 2がオンして
、正方向に流れる。素子電圧v、lの低下に伴い、カレ
ントミラー回路3のトランジスタTr2の浮遊容量Cs
の充電電圧■、く同図(k))も同期して低下し、この
容量成分Csからの電荷の放電は、ダイオードD1及び
コンデンサC2を介して行われる。
時刻t3において、ドライブ信号vAが低レベルとなる
と、ドライブ回路2の出力信号V2(同図(g))が低
レベルとなり、スイッチング素子SW2がオフし、負荷
回路の共振作用によって素子電圧V3は上昇して行く。
このとき、容量成分Csがカレントミラー回路4を通じ
て充電され、その充電電圧v6も上昇していく。ここで
、カレントミラー回路4から容量成分Csへの充電電流
は、ドライブ信号VBによる信号伝達電流IBと同じ経
路に流れることになるので、出力電流■、が流れて、ド
ライブ回路1への入力信号■、のレベルが上昇し、時刻
t、でドライブ回路1の出力信号v1が高レベルとなる
。故にスイッチング素子S ’W +はオンとなるが、
この時点では素子電圧V 3 、 V sは変化してい
る途中であるため、容量成分C,,C,の急速な充放電
が行われる。この電流は波高値の高いもので、スイッチ
ング損失となり、時にはスイッチング素子sw、、sw
2の破壊や雑音の発生原因となったりする。時刻t5以
降はドライブ信号vBが高レベルとなるので、スイッチ
ング素子SWIはオンし続け、電流r+(第8図(m)
)が正方向に流れる。時刻t6でドライブ信号VBが低
レベルとなり、再びスイッチング素子S W +がオフ
して、以下、この繰り返しで負荷回路に高周波電力を供
給するものである。
[発明が解決しようとする課題] 以上の説明から分かるように、従来例にあっては、ドラ
イブ信号VBが低レベルであっても、素子電圧■、の上
昇によって容量成分C8への充電電流が流れて、これが
恰も信号伝達電流よりのように作用するなめに、スイッ
チング素子SW、がオンしてしまうという問題があった
そこで、第9図に示すように、信号伝達回路の容量成分
Csへの充電電流が流れようとするときに、ダイオード
D2とコンデンサC9及び抵抗R7よりなる電圧低下回
路によってカレントミラー回路4のエミッタ電位を低下
させ、ドライブ回路1の入力信号■、を高レベルとせず
、ドライブ回路1の出力信号■1が高レベルとならない
ようにすることが考えられる。
以下、その動作について第10図を参照しながら説明す
る。時刻t。において、ドライブ信号VB(第10図(
b))が低レベルになると、電流IB’、Is。
I4(同図(c) 、 (d) 、 (e) )が流れ
なくなり、ドライブ回路1への入力信号V<(同図(1
))が低レベルとなり、ドライブ回路1の出力信号V 
+ (同図(f))が低レベルとなって、スイッチング
素子S W +がオフする。スイッチング素子sw、、
sw2の容量成分C3、C4によって素子電圧V3(同
図(h))は傾斜的に減少する。また、容量成分Csの
蓄積電荷は、ダイオードD + 、 D 2とコンデン
サC2を通る経路で放電する。これにより容量成分Cs
の充電電圧が低下していく。さらに、電位v8はダイオ
ードD2の順方向電圧降下分だけ電位■7よりも高くな
る。
負荷回路に流れていた電流はLC成分の共振作用によっ
て流れ続けようとし、スイッチング素子SW2を負方向
に流れる。時刻t1以降はドライブ信号VA(同図(a
))が高レベルとなり、ドライブ回路2の出力信号V 
2 (同図(g))が高レベルとなって、スイッチング
素子SW2がオンされて、電流が正方向に流れる。この
とき、コンデンサcsが充電されるため、電位V I 
Oは少し正の値となっている。
時刻t2でドライブ信号VAが低レベルになると、素子
電圧■3は傾斜的に増加して行き、容量成分Csも同時
に充電されて行く。負荷回路に流れていた電流は共振作
用により流れ続けようとし、時刻L2以降はスイッチン
グ素子sw1を負方向に流れ、このとき、素子電圧v3
は増加中である。この充電により、コンデンサc5の電
圧V、はほぼ一定値で、電位■8及び■1oが急激に低
下する。このため、電流工、は流れなくなり、ドライブ
回路1の入力信号V、も低レベルとなり、出力信号Vは
低レベルとなる。素子電圧V3が上昇し、容量成分Cs
が充電されながら、充電電流が減ってくると、電位■8
及びVl。は上昇して行く。
このように、容量成分Csの充電電流が流れる間は、カ
レントミラー回路4が動作を停止して、ドライブ回路1
の入力信号■4が低レベルとなるため、出力信号V、が
高レベルとなるような誤動作はなくなるものである。
時刻t3以降はドライブ信号VBが高レベルとなり、電
流IB’、IB、I4が流れて、ドライブ回路1の入力
信号■4が高レベルとなり、その出力信号■1も高レベ
ルとなって、スイッチング素子SWがオンされて、電流
が正方向に流れる。時刻t、で再びドライブ信号VBが
低レベルとなり、以下、この繰り返しで負荷Zに電力を
供給するものである。
しかしながら、容量成分Csの値が比較的大きく、容量
成分C8の充電に伴って電位■8が大きくマイナス側へ
引き下げられるような場合には、第10図のXに示すよ
うな動作波形となる。これは、容量成分Csの充電電流
が、抵抗R7、コンデンサC5、トランジスタTr3と
流れるため、この電流値が大きいと、コンデンサC5の
電荷が多量に放出され、時刻t2以降にコンデンサC5
の電圧■9が低下することになるものである。このとき
、電位■、。も同時に低下し、ドライブ回路1の入力信
号V、も低下するから、出力信号vlが高レベルとなっ
てしまうような誤動作は生じないが、コンデンサC5の
電圧V9の低下によりカレントミラー回i¥84が完全
に動作せず、規定の量の電流■、が流れることができず
、時刻t、においても入力信号■、が低下して、スイッ
チング素子S W +がオンすべきときに、オンしにく
くなるという問題がある。このため、コンデンサC9の
充電量を増加させるべく抵抗R2の値を低下させる等の
対策が必要となり、これによって消費電流が増大したり
、容量成分C5の大きさによっては動作が不安定になる
という問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、信号伝達回路の容量成分への充
電電流が恰も信号伝達電流のように作用することを防止
して、信頼性を向上せしめたインバータ装置を提供する
ことにある。
[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第1
図に示すように、直流電源Vに第1及び第2のスイッチ
ング素子SW、、SW2の直列回路を接続し、第1及び
第2のスイッチング素子SW、。
SW2にてスイッチングされた出力により交流駆動され
る負荷回路を備え、第1のスイッチング素子SW、をオ
ン・オフさせる第1のドライブ信号VBと、第2のスイ
ッチング素子SW2を第1のスイッチング素子SW1と
同時にはオンしないようにオン・オフさせる第2のドラ
イブ信号vAとを発生する発振回路5を、第2のスイッ
チング素子SW2と同電位側に備え、発振回路5から第
1のスイッチング素子S W +に第1のドライブ信号
VBを絶縁素子を介さずに電流信号■Bとして伝達する
信号伝達回路(カレントミラー回路3,4)を備え、信
号伝達回路における低電位側回路(カレントミラー回路
3)の容量成分Csへの充電電流が流れている間は信号
伝達回路における高電位側回路(カレントミラー回路4
)の電位を低下させて、信号伝達動作を停止させるよう
にしたインバータ装置において、信号伝達回路における
高電位側回路の電位低下時に導通して容量成分Csへの
充電電流をバイパスする単一方向性素子(ダイオードD
、)を設けたものである。
[作用] 本発明にあっては、このように、信号伝達回路における
高電位側回路(カレントミラー回路4)の電位低下時に
、容量成分Csへの充電電流をバイパスする単一方向性
素子(ダイオードD、)を設けたので、容量成分Csの
充電電流がカレントミラー回路4の電源用コンデンサC
5を通らない。したがって、コンデンサC3の電荷は大
きく減少せず、その電圧■9が低下しにくくなり、消費
電流が増大することはなくなるものである。
[実施例] 以下、本発明の実施例について説明する。なお、実施例
回路において、従来回路と同一の機能を有する部分には
同一の符号を付して重複する説明は省略する。
K1蝕り 第1図は本発明の第1実施例の回路図であり、第2図は
その動作波形図である6本実施例にあっては、第9図の
従来例においてダイオードD3を図示のように追加した
ものであり、電位■8がマイナス電圧になるときには、
ダイオードD、が導通して、抵抗R7、コンデンサC3
の経路を通さずに、ダイオードD、を通して容量成分C
sに充電電流を流すことにより、コンデンサC9の電荷
放出を防止するものである。
以下、本実施例の動作について詳述する。時刻toにお
いて、ドライブ信号■8が低レベルになると、電流IB
’、IB、I4が流れなくなり、ドライブ回路1への入
力信号V、が低レベルとなり、ドライブ回路1の出力信
号V1が低レベルとなってスイッチング素子SW、がオ
ンする。スイッチング素子sw、、SW2の容量成分C
3,C、によって素子電圧v3は傾斜的に減少する。容
量成分Csの電荷は、ダイオードD I、 D 2、コ
ンデンサC2を通り放電する。これにより、電位■8は
電位■7よりもダイオードD2の順方向電圧降下分だけ
高くなる。
負荷回路に流れていた電流は流れ続けようとし、スイッ
チング素子SW2を負方向に流れる。スイッチング素子
SW、がオフの間は、コンデンサC2に充電が行われる
ため、電位V8は電位■7よりも高くなる。時刻t1で
ドライブ信号vAが高レベルとなり、スイッチング素子
SW2が正方向にオンする。電位VHoもコンデンサC
5の充電のため、正の値となり、ドライブ回路1の入力
信号■、は同様に少し正の値となっている。また、コン
デンサC5の電圧■9も上昇して行く。
時刻t2でドライブ信号vAが低レベルとなり、スイッ
チング素子SW2がオフする。スイッチング素子SW2
に流れていた電流は流れ続けようとし、素子電圧■3が
傾斜的に上昇して行く。同時に、容量成分C8への充電
が始まり、このため、電位V e 、 V + oは急
激に低下していく。ドライブ回路1の入力信号v4もこ
れにより引き下げられ、出力信号■、がこのとき高レベ
ルになることはない。電位■8が負電圧になろうとする
ときに、ダイオードD3がオンする。これにより、容量
成分Csの充電電流は、はとんどダイオードD、を介し
て流れる。故に、コンデンサC5の放電は減少し、コン
デンサC5の電圧■、が大きく低下することはない。時
刻t23以降において、容量成分Csの充電電流は減少
し、電位■8は上昇し始め、コンデンサC5の放電は更
に減少し、時刻t、に達する。ここで、コンデンサC5
の抵抗R2からの充電は、時刻t。から時刻t3の間に
行われるため、この間では、コンデンサC5は放電しに
くい傾向にはある。時刻t3で再びドライブ信号VBが
高レベルとなり、以下、この繰り返しによって動作する
このように、本実施例では、ダイオードD3を付加する
ことによって、コンデンサC6の電荷が放電しにくくな
り、消費電流の少ない安定した回路となるものである。
実1舛y工 第3図は本発明の第2実施例の要部回路図である。本実
施例にあっては、ドライブ回路1について、スイッチン
グ素子SW、へ駆動電流を直接供給するトランジスタT
r7.Traよりなる駆動部と、トランジスタT r 
5. T r6と抵抗Rs 、 Reよりなる前段部に
分けて、前段部と駆動部の間に、ダイオードD2を挿入
したものである。この場合にも、容量成分C8の充電電
流が流れている間は、ドライブ回路1の入力信号v4が
低レベルとなり、さらに前段部のトランジスタT r 
s 、 T r 6も不動作となるために、実施例1と
同様の効果が得られるものである。そして、その上に、
ダイオードD3が付加されたことにより、実施例1と同
様に、コンデンサC6の放電が少なくなるという効果が
得られるものである。
なお、抵抗R7はダイオードD2と共にコンデンサC5
の電圧をほぼそのままにして、容量成分Csの充電電流
が流れている間、カレントミラー回路4とコンデンサC
5の全体の電位を低下させ得る箇所に挿入すれば、何処
に挿入しても良い。
夫族匠1 第4図は本発明の第3実施例の回路図である。
本実施例では、実施例2におけるダイオードD3の代わ
りに、ツェナダイオードZ D +を設けたものである
。ツェナダイオードZ D +は逆方向電圧の安定化効
果があるので、スイッチング素子SWがオンした時に電
位V t 、 V sが上昇し過ぎることを防止でき、
ドライブ回路1の破壊を防止できる。
また、ツェナダイオードZD、が順方向にオンすること
を利用して、実施例1.2におけるダイオードD3と同
様に、容量成分Csの充電電流をバイパスし、コンデン
サC5の放電を抑制しているものである。
犬茄溝〕ユ 第5図は本発明の第4実施例の要部回路図である。本実
施例では、実施例1におけるダイオードD3のカソード
を、トランジスタT r 3 + T r <のエミッ
タに代えて、トランジスタTr2のコレクタに直接接続
したものであり、この場合にも実施例1と同様の効果が
得られるものである。
上記各実施例においては、信号伝達回路として不飽和領
域で動作するカレントミラー回路3,4を用いた構成と
なっているが、第6図に示すようなトランジスタT r
 2 、 T r 4による飽和型のスイッチング回路
を用いる場合にも、本発明を適用することができる。第
6図に示す信号伝達回路にあっては、トランジスタTr
、は抵抗Rs 、 Rsを直列に接続されて、コンデン
サC2(図示せず)の両端に接続されている。トランジ
スタTr4のベース・エミッタ間には、抵抗R9が接続
されている。トランジスタT r 4のベースは抵抗R
7゜を介して、トランジスタT r 2のコレクタに接
続されている。ドライブ信号VBが高レベルのときには
、抵抗RI+を介してトランジスタTr2にベース電流
が流れて、トランジスタTr2がオンする。このとき、
抵抗R3゜Rloを介して電流が流れ、抵抗R1に生じ
る電圧により、トランジスタTr4がオンし、抵抗Ra
 、 Ryに電流が流れ、抵抗R8,R3の接続点に信
号V4が生じて、ドライブ回路1(図示せず)に高レベ
ルの信号が入力される。ドライブ信号VBが低レベルの
ときには、ドライブ回路1に低レベルの信号が入力され
る。このような信号伝達回路においても、トランジスタ
Tr2がオフしたときに、そのコレクタ・エミッタ間の
容量成分Csへの充電電流による誤動作が生じるので、
本発明を適用する意義がある。
なお、フルブリッジ構成のインバータ装置、つまり、第
3及び第4のスイッチング素子の直列回路を直流電源■
と並列に接続し、負荷回路を第1及び第2のスイッチン
グ素子の接続点と第3及び第4のスイッチング素子の接
続点との間に接続し、互いに対角方向のスイッチング素
子を同時にオン・オフし、負荷回路に交番する電流を供
給するようにしたインバータ装置においても、本発明を
適用することができる。
[発明の効果] 本発明は上述のように、直列接続された第1及び第2の
スイッチング素子を有し、第2のスイッチング素子と同
電位の発振回路から電位の異なる第1のスイッチング素
子へ絶縁素子を介さずに信号伝達を行うようにしたイン
バータ装置において、信号伝達回路の容量成分への充電
電流が流れている間は信号伝達回路の動作を停止させる
べく、信号伝達回路における高電位側回路の電位を低下
させ、このときに容量成分への充電電流をバイパスする
単一方向性素子を設けたので、信号伝達回路における高
電位側回路の電源電圧が前記容量成分への充電電流によ
り変動することがなく、消費電力の低減と信頼性の向上
を図れるという効果がある。
【図面の簡単な説明】
第1図は本発明の第1実施例の回路図、第2図は同上の
動作波形図、第3図は本発明の第2実施例の要部回路図
、第4図は本発明の第3実施例の要部回路図、第5図は
本発明の第4実施例の要部回路図、第6図は本発明に用
いる他の信号伝達回路の回路図、第7図は従来例の回路
図、第8図は同上の動作波形図、第9図は他の従来例の
回路図、第10図は同上の動作波形図である。 ■は直流電源、SW、、SW2はスイッチング素子、3
.4はカレントミラー回路、5は発振回路、vA、vB
はドライブ信号、C8は容量成分、D 2.D 。 はダイオード、R= 、 R7は抵抗、C6はコンデン
サである。

Claims (1)

    【特許請求の範囲】
  1. (1)直流電源に第1及び第2のスイッチング素子の直
    列回路を接続し、第1及び第2のスイッチング素子にて
    スイッチングされた出力により交流駆動される負荷回路
    を備え、第1のスイッチング素子をオン・オフさせる第
    1の信号と、第2のスイッチング素子を第1のスイッチ
    ング素子と同時にはオンしないようにオン・オフさせる
    第2の信号とを発生する発振回路を、第2のスイッチン
    グ素子と同電位側に備え、発振回路から第1のスイッチ
    ング素子に第1の信号を絶縁素子を介さずに電流信号と
    して伝達する信号伝達回路を備え、信号伝達回路におけ
    る低電位側回路の容量成分への充電電流が流れている間
    は信号伝達回路における高電位側回路の電位を低下させ
    て、信号伝達動作を停止させるようにしたインバータ装
    置において、信号伝達回路における高電位側回路の電位
    低下時に導通して容量成分への充電電流をバイパスする
    単一方向性素子を設けて成ることを特徴とするインバー
    タ装置。
JP63241884A 1988-09-27 1988-09-27 インバータ装置 Expired - Lifetime JP2774112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241884A JP2774112B2 (ja) 1988-09-27 1988-09-27 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241884A JP2774112B2 (ja) 1988-09-27 1988-09-27 インバータ装置

Publications (2)

Publication Number Publication Date
JPH0295178A true JPH0295178A (ja) 1990-04-05
JP2774112B2 JP2774112B2 (ja) 1998-07-09

Family

ID=17080979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241884A Expired - Lifetime JP2774112B2 (ja) 1988-09-27 1988-09-27 インバータ装置

Country Status (1)

Country Link
JP (1) JP2774112B2 (ja)

Also Published As

Publication number Publication date
JP2774112B2 (ja) 1998-07-09

Similar Documents

Publication Publication Date Title
JP3425151B2 (ja) 能動スイッチおよび能動制御回路を有するブリッジ整流回路
US5514935A (en) Lighting circuit for vehicular discharge lamp
JP3607033B2 (ja) 半導体装置
US20030080625A1 (en) Low cost redundant AC to DC power supply
JP3937354B2 (ja) ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ
JPH0370478A (ja) 切換ブリッジ回路
US20030107413A1 (en) Half sine wave resonant drive circuit
JPH0678526A (ja) ゲートドライブ回路
JPH0295178A (ja) インバータ装置
JPH0713435Y2 (ja) インバータ装置
JP3379556B2 (ja) スイッチング素子を有する回路装置
JP3174273B2 (ja) Dc−dcコンバータ
JP2688411B2 (ja) インバータ装置
JPH11220877A (ja) スイッチング電源装置
JP4215408B2 (ja) スイッチング電源装置
JP2731526B2 (ja) インバータ装置
JPH01160375A (ja) インバータ装置
JP3339955B2 (ja) スイッチング電源装置
US20240235385A1 (en) Half-bridge converter comprising a bootstrap circuit to provide a negative turn-off voltage
US8076864B2 (en) Circuit configuration for starting and operating at least one discharge lamp
JP3285161B2 (ja) インバータ装置
JP3073792B2 (ja) インバータ装置
US5155381A (en) Capacitive load driver with binary output
JP3121373B2 (ja) 放電灯点灯装置
JPH08242580A (ja) Mos駆動回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080424

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11