JPH0291946A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベース領域の中にエミッタ領域がセルファラ
インにより形成されているバイポーラトランジスタの製
造方法に関し、特にベース取り出し電極の形成方法に関
する。

〔発明の概要〕

本発明は、ベース領域の中にエミッタ領域がセルファラ
インにより形成されているバイポーラトランジスタの製
造において、ベース取り出し電極の形成を２段階に分け
て行うことにより、コレクターベース間の寄生容量を低
減させるために絶縁膜の膜厚を大きくしてもエミッター
ベース開口部の段差を低く抑えることを可能とし、バイ
ポーラトランジスタの信鎖性の向上と高速化を図るもの
である。

（従来の技術〕 バイポーラトランジスタの動作速度を向上させるために
は、寄生容量を低減させることが不可欠である。

このような要請に応える高速バイポーラトランジスタの
一例として、本願出願人は先にたとえば特願昭６３−１
１６４６３号明細書において、第２図にその要部を示す
ようなバイポーラトランジスタを開示している。

この図に示すバイポーラトランジスタは、予め素子分離
領域（２２）と、選択的に第１の開口部（２４〉の設け
られた絶縁膜（２３）とが形成されたｎ型半導体基＋Ｆ
１．（２１）内にｐ型のベース領域（２８）が形成され
、さらに該ベース領域（２８）内にｎ型のエミッタ領域
（３０）が形成されたＮＰＮ　トラジスタである。上記
ベース領域（２日）は中央にあって本来のベースの機能
を果たす真性ベース領域（２８ｉ）と、ベース取り出し
用の高濃度に不純物を含有するグラフトベース領域（２
８ｇ）とから構成されている。上記グラフトベース領域
（２８ｇ）は、ベース取出し電極層（２５）からの不純
物の拡散によって形成され、また上記真性ベース領域（
２８ｉ）は少なくとも該ベース取出し電極層（２５）を
マスクとするイオン注入により不純物を導入して形成さ
れている。ベース取出し電極７！　（２５）とその上に
積層される眉間絶縁層（２６）には、上記第１の開口部
（２４）内に開口する形で第２の開口部（２７）が設け
られており、該第２の開口部（２７）の側壁にはベース
−エミッタ分離用のサイドウオール（２９）が形成され
ている。上記エミッタ領域（３０）は、まずＬ記第２の
開口部およびサイドウオール（２９）を覆ってエミッタ
取出し電極層（図示せず、）を形成し、次に該エミッタ
取出し電極層（２９）から少なくとも上記サイドウオー
ル（２９）をマスクとして不純物を拡散させることによ
り形成される。上記第２の開口部（２７）に臨んではエ
ミッタ電極（３１）が、また層間絶縁１（２６）の一部
をベース取出し電極層（２５）の上で選択的に除去して
形成した第３の開口部（３２）に臨んではベース電極（
３３）が形成されている。

〔発明が解決しようとする課８） ところで、上述のようなバイポーラトランジスタにおい
ては、絶縁膜（２３）を挟んで形成されるＭＯ３容量が
ジャンクション容量に加算されてコレクターベース間の
寄生容量が大きくなり易いので、該絶縁膜（２３）の膜
厚をできるだけ厚くしてＭＯ５容量を低減させることが
望ましい。しかし、むやみに絶縁膜（２３）の膜厚を大
きくすることは、基体上における段差を増大させるため
に好ましくない。

以下、このことを第３図および第４図を参照しながら説
明する。なおこれらの図では、簡単のために第２図に示
すバイポーラトランジスタの要部のみを示し、各部の番
号も第２図と共通とする。

まず、前述の第２図に示すようなバイポーラトランジス
タでは絶縁膜（２３）のＩＩ＊ｊ￥、は約１０００人と
されるので、第１の開口部（２４）が形成された段階で
基体上には約１０００人の段差が生じる。さらに、この
第１の開口部（２４）を覆って一部で抵抗体としても用
いられている膜厚約３０００人のベース取出し電極層（
２５）と、膜厚約３０００人の眉間絶縁層（２６）とが
形成されると、核層間絶縁層（２６）の表面には上記第
１の開口部（２４）の段差にならってやはり１０００人
程度０段差が生じる。続いて、上記第１の開口部（２４
）の内部に第２の開口部（２７）を形成すると新たに約
６０００人の段差が生し、結局、基体表面の最高部から
半導体基板（２１）の表面に至る段差は７０００人とな
る。

いま、上記絶縁１ｌｌ（２３）の膜厚を２０００人に増
大させたとすると、第３図に示すように第１の開口部（
２４）の段差り、が２０００人となるために、各３００
０人のベース取出し電極層（２５）と眉間絶縁層（２６
）が積層されると、該眉間絶縁層（２Ｇ）の表面に生ず
る段差ｈＩ′　も２０００人に増大する。続いて、上記
第１の開口部（２４）の内部に第２の開口部（２７）を
形成すると新たに６０００人の段差ｈアが生じ、結局、
基体表面の最高部から半導体基板（２１）の表面に至る
段差（ｈ＋’＋ｈｚ）は２段階となり、合計８０００人
となる。半導体プロセスにおいてこのように基体表面上
の段差が増大することは、その後の配線形成工程等にお
けるステップカバレージを劣化させるために好ましくな
く、レジストの形状等にも悪影響が生ずる。

あるいは、第４図に示すように、上述の２０００人の段
差を完全に吸収できるだけの厚い眉間絶縁層（２６）を
形成し、基体表面を一旦は平坦化することも考えられる
が、これでは第２の開口部（２７）を形成した段階で開
口部の段差ｈ３が単独で８０００人にも達することにな
り、エミツタを形成する開口部のアスペクト比が大きく
なるのでやはり好ましくない。

そこで本発明は、絶縁膜の膜厚を増大させても開口部の
段差を増大させないバイポーラトランジスタの製造方法
を提供することを目的とする。

るものである、すなわち、本発明にかかるバイポーラト
ランジスタの製造方法は、素子分離領域の形成された半
導体基板上に絶縁膜を形成する工程と、上記絶縁膜を素
子形成領域に臨んで選択的に除去し第１の開口部を設け
る工程と、上記第１の開口部内に上記絶縁膜と等しい高
さに第１の電極層を被着形成する工程と、上記絶縁膜お
よび上記第１の電極層上に第２の電極層を破着形成する
工程と、上記素子形成領域に臨む上記第２の電極層およ
び第１の電極層を選択的に除去し上記第１の開口部の内
側に第２の開口部を設ける工程と、上記第１の電極層と
電気的に接続するベース領域を上記素子形成領域内に形
成する工程と、上記第２の開口部の側壁にサイドウオー
ルを形成する工程と、上記サイドウオールをマスクの一
部として上記ベース領域内にエミッタ領域を形成する工
程を有することを特徴とするものである。

〔課題を解決するための手段〕

本発明は上述の目的を達成するために提案され〔作用〕 本発明のバイポーラトランジスタの製造方法によれば、
ベース取出し電極層が第１の電極層と第２の電極層とし
て２回に分けて被着形成される。

上記第１の電極層は、グラフトベースとの接続部として
機能すると同時に、ベース、エミッタ等を形成するため
に絶縁膜に設けられる第１の開口部の段差を吸収する。

つまり、第１の開口部が形成された段階で、基体表面は
平坦化される。また上記第２の電極層は、基体上の適当
な位置に設けられるベース電極と上記第１の電極層との
間の導通をとるための接続部であるので、膜厚は薄くて
構わない、このような構成を採用することにより、コレ
クターベース間の寄生容量を低減させるために仮に上記
絶縁膜を厚く形成したとしても、ベース取出し電極層の
形成が終わった時点で基体の表面は平坦である。また、
上記第２の電極層は一部で抵抗体としても機能するため
、抵抗体の薄型化も同時に達成される。さらに、上記第
２の電極層の上に絶縁層を形成した時にも基体表面は平
坦であり、しかも基体表面から半導体基板表面までの距
離も小さく抑えることができる。したがって、第２の開
口部を設けた時にも生ずる段差が小さく、後の配線形成
工程等におけるステップカバレージが良好となる。

〔実施例〕

以下、本発明の好適な実施例について説明する。

本実施例は、本発明をベース取出し電極層が多結晶シリ
コンにより形成され、ベース領域および該ベース領域内
部のエミッタ領域がそれぞれセルファラインにより形成
されているＮＰＮＩ−ランジスタの製造に適用した例で
ある。以下、これを第１図（Ａ）ないし第１図（Ｇ）を
参照しながら説明する。

まず第１図（Ａ）に示すように、たとえばｐ型の半導体
基板（１）にｎ゛型の埋込み層（２）を形成し、さらに
その上部にｎ型エピタキシャル層（３）を形成する。上
記ｎ型エピタキシャル層（３）は選択酸化やトレンチ等
により形成された素子骨！！！ｌ　６１７域（５）によ
って素子形成領域となるい（つかの島状領域に分離され
ている。なお、上記素子骨Ｍ　？ｄＴ域（５）の一部の
下部にはチャネル形成阻止領域（４）が形成され、上記
埋込み層（２）の一部はコレクク取出し領域（図示せず
。）と接続している。

このような基体の上に熱酸化等により酸化シリコンから
なる絶縁膜（６）を形成する。ここで、上記絶縁膜（６
）の膜厚ｄ１はたとえば２０００人程度０選ばれる。し
たがって、寄生容量は低減される。続いて上記絶縁膜（
６）に対してパターニングを行い、第１の開口部（７）
を形成する。

次に第１図（Ｂ）に示すように、上記第１の開口部（７
）を覆って多結晶シリコンを全面にＣＶＤ等により被着
して第１の電極層（８）を形成し、続いてエッチバック
あるいはポリッシング等の手段により上記絶縁膜（６）
の表面が現れるまで平坦化を行う。この結果、上記第１
の開口部（７）は第１の電極Ｎ（８）により充填されて
段差が解消された状態となっている。

次に第１図（Ｃ）に示すように、多結晶シリコンを全面
にＣＶＤ等により被着し、第２の電極層（９）を形成す
る。ここで、上記第２の電極Ｎ（９）の膜厚ｄ２はたと
えば１０００人程度０選ばれる。したがって、第１の電
極層（８）と第２の電極層（９）の膜厚は合計してもｄ
　ｌ＋　ｄ　ｔ　＝３０００人程度に０ぎない、この繭
重極層がベース取出し電極として機能するわけである。

また第２の電極層（９）は抵抗体としてもａ能する。し
たがって、抵抗体の薄型化も同時に達成される。続いて
、たとえばホウ素等のｐ型不純物をイオン注入により導
入する。

なお、上記第１の電極層（８）および第２の電極層（９
）は純粋な多結晶シリコンを用いて形成したが、予め不
純物を含有する多結晶シリコン（Ｄ。

ＰＯ５）を使用し、イオン注入の工程を省略しても良い
。

次に第１図（Ｄ）に示すように、眉間絶縁層（１０）を
全面に形成する。この眉間絶縁１！　（１０）の膜厚ｄ
、はたとえば３０００人程度０選ばれる。

次に第１図（Ｅ）に示すように、眉間絶縁層（１０）、
第２の電極１１（９）、第１の電極層（８）を上記第１
の開口部（７）の内部において該第１の開口部（７）の
幅よりも狭い幅でＫＯＨを使用した選択エツチングによ
り除去し、第２の開口部（１１）を設ける。この第２の
開口部（１１）の深さはｄ、＋ｄオ＋　ｄ　、　＝６０
００人程度で０り、前述の第２図に示したような従来の
バイポーラトランジスタに比べて浅くなっている。続い
てアニールにより少なくとも上記第１の電極層（８）か
らｎ型エピタキシャル層（３）に向けてｐ型不純物を拡
散させ、グラフトベース領域（１２）を形成する。さら
にイオン注入等により上記第２の開口部（１１）の底部
に露出したｎ型エピタキシャル７１　（３）にｐ型不純
物を導入し、ベース活性領域（１３）を形成する。

次に第１図（Ｆ）に示すように、上記第２の開口部（１
１）の側壁部にサイドウオール（１４）を形成し、続い
て基体の全面にエミッタ取出し電極となる多結晶シリコ
ン１（１５）を薄く被着形成し、さらにリン、砒素等の
ｎ型不純物をイオン注入により導入する。続いて８００
〜１ｏｏｏ’ｃにおけるアニールによりｎ型不純物を上
記多結晶シリコン７１１１（１５）から上記ベース活性
領域（１３）内に拡散させると、上記サイドウオール（
１４）をマスクとするセルファラインによりエミッタ領
域（１６）が形成される。

最後に第１図（Ｃ）に示すように、第２の電極層（９）
の上部において多結晶シリコン層（１５）および眉間絶
縁層（１０）を選択的に除去してた。とえば第３の開口
部（１７）を設け、続いて基体の全面にアルミニウム配
線層を全面に被着形成した後、パターニングにより第２
の開口部（１１）に臨む部位にはエミッタ電極（１８）
を、また第３の開口部（１７）にはベース電極（１９）
を形成し、バイポーラトランジスタを完成する。

なお上述の実施例において、第１の電極ｒｒ３（８）お
よび第２の電極層（９）をポリサイド構造とし、ベース
取出し電極の抵抗を下げるようにしても良い。

さらに、本発明は上述の実施例に限定されるものではな
く、たとえば導電型のｐ型、ｎ型は互いに交換しても良
い。

〔発明の効果〕

以上の説明からも明らかなように、本発明を適用すれば
、基体表面の段差を増大させることなく絶縁膜の膜厚を
大きくすることができる。したがって、配線形成工程に
おけるいわゆる段切れ等の不都合を生ずることなくコレ
クターベース間の寄生容量を低減でき、信幀性が高く高
速動作の可能なバイポーラトラジスタの製造が可能とな
る。

【図面の簡単な説明】

第１図（Ａ）ないし第１図（Ｇ）は本発明にかかるバイ
ポーラトランジスタの製造方法の一例をその工程順に示
す概略断面図であり、第１図（Ａ）は選択酸化分離、絶
＆！膜の形成１および第１の開口部の形成工程、第１図
（Ｂ）は第１の電極層の形成工程、第１図（Ｃ）は第２
の電極層の形成工程、第１図（Ｄ）は眉間絶縁層の形成
工程、第１図（Ｅ）は第２の開口部の形成、グラフトベ
ース領域の形成、およびベース活性領域の形成工程、第
１図（Ｆ）はサイドウオールの形成、多結晶シリコン層
の形成、ｎ型不純物のイオン注入、およびエミッタ領域
の形成工程、第１図（Ｇ）は第３の開口部の形成８ベー
ス電極の形成、およびエミッタ電極の形成工程をそれぞ
れ示すものである。 第２図は従来のバイポーラトランジスタの構成の一例を
示す概略断面図である。第３図は従来のバイポーラトラ
ンジスタにおいて絶縁膜の膜厚を大きくした場合の問題
点を説明するための要部概略断面図であり、第４図は同
じバイポーラトランジスタにおける他の問題点を説明す
るための要部概略断面図である。 ｌ　・・・ ６　・・・ ７　・・・ ８　・・・ ９　・・・ ｌＯ・・・ １１　・・・ １２　・・・ １３　・・・ １４　・・・ 半導体基板 絶縁膜 第１の開口部 第１の電極層 第２の電極層 層間絶縁層 第２の開口部 グラフトベース領域 ベース活性領域 サイドウオール １６・・・エミッタ領域

Claims (1)

1. 【特許請求の範囲】 素子分離領域の形成された半導体基板上に絶縁膜を形成
   する工程と、 上記絶縁膜を素子形成領域に臨んで選択的に除去し第１
   の開口部を設ける工程と、 上記第１の開口部内に上記絶縁膜と等しい高さに第１の
   電極層を被着形成する工程と、 上記絶縁膜および上記第１の電極層上に第２の電極層を
   被着形成する工程と、 上記素子形成領域に臨む上記第２の電極層および第１の
   電極層を選択的に除去し上記第１の開口部の内側に第２
   の開口部を設ける工程と、 上記第１の電極層と電気的に接続するベース領域を上記
   素子形成領域内に形成する工程と、上記第２の開口部の
   側壁にサイドウォールを形成する工程と、 上記サイドウォールをマスクの一部として上記ベース領
   域内にエミッタ領域を形成する工程を有することを特徴
   とするバイポーラトランジスタの製造方法。