JPH0290618A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0290618A JPH0290618A JP24348488A JP24348488A JPH0290618A JP H0290618 A JPH0290618 A JP H0290618A JP 24348488 A JP24348488 A JP 24348488A JP 24348488 A JP24348488 A JP 24348488A JP H0290618 A JPH0290618 A JP H0290618A
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- film
- mask
- upper layer
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000002161 passivation Methods 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 19
- 229920001721 polyimide Polymers 0.000 abstract description 10
- 239000004642 Polyimide Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 239000003513 alkali Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に閲Ｃ１特にその電極
端子の形成方法の改良に関するものである。
端子の形成方法の改良に関するものである。
第２図は従来の半導体装置の製造方法における電極端子
の形成工程を説明するための工程順断面模式図であり、
図において、１は金属配線下層の絶縁膜、２は該絶縁膜
１上に形成されたアルミあるいはアルミシリサイド等の
金属パッド、３は該絶縁Ｉｌｌ及び金属パッド２上に形
成され、水分の侵入を防止する下層パッシベーション膜
、４は該下層パッシベーション膜３上に形成され、紫外
線を遮断したり、モールド樹脂の歪を吸収したりする上
層パッシベーション膜、５ａ、５ｂはそれぞれ下層、及
び上層パッシベーション膜３．４をパターンニングする
ためのレジスト膜パターンである。
の形成工程を説明するための工程順断面模式図であり、
図において、１は金属配線下層の絶縁膜、２は該絶縁膜
１上に形成されたアルミあるいはアルミシリサイド等の
金属パッド、３は該絶縁Ｉｌｌ及び金属パッド２上に形
成され、水分の侵入を防止する下層パッシベーション膜
、４は該下層パッシベーション膜３上に形成され、紫外
線を遮断したり、モールド樹脂の歪を吸収したりする上
層パッシベーション膜、５ａ、５ｂはそれぞれ下層、及
び上層パッシベーション膜３．４をパターンニングする
ためのレジスト膜パターンである。
次に製造方法について説明する。
まず、絶縁Ｍｌ上に形成された金属パッド２上に下層パ
ッシベーション膜３を成膜し、さらにその上にレジスト
膜５ａをパターニングする（第２図＋８））、そして、
このレジストパターン５ａをマスクとして下層パッシベ
ーション膜３を選択エツチングし、レジストパターン５
ａを除去する（第２図（ｂ））。
ッシベーション膜３を成膜し、さらにその上にレジスト
膜５ａをパターニングする（第２図＋８））、そして、
このレジストパターン５ａをマスクとして下層パッシベ
ーション膜３を選択エツチングし、レジストパターン５
ａを除去する（第２図（ｂ））。
さらに上層パッシベーション膜４を成膜し、その上にレ
ジストパターン５ｂを形成する（第２図（Ｃ１）、そし
て、該レジストパターン５ｂをマスクとして、上層パッ
シベーション膜４を選択エツチングした後、レジストパ
ターン５ｂを除去して一連の処理を完了し、これにより
電極端子構造を完成する（第２図（ｄ））。
ジストパターン５ｂを形成する（第２図（Ｃ１）、そし
て、該レジストパターン５ｂをマスクとして、上層パッ
シベーション膜４を選択エツチングした後、レジストパ
ターン５ｂを除去して一連の処理を完了し、これにより
電極端子構造を完成する（第２図（ｄ））。
ところが、従来の方法では、上層パッシベーション膜と
下層パッシベーション膜のパターニングを別々に行って
いたため、電極端子構造の形成にレジストのパターニン
グ処理を二度行なう必要があった。また、従来の方法で
は下層パッシベーション膜をエツチングした後、上層パ
ッシベーション膜をエツチングするため、下地の電極パ
ッド表面は二度のエツチング損傷を受ける。特に上層膜
のエツチングにアルカリ液等の腐食液を使用する場合に
は下地の電極パッド表面に与える損傷は大きい、そして
、このような電極パッド表面の損傷は後のワイヤーボン
ディングにおけるワイヤと金属パッドとの接着性の低下
を招き、接着抵抗の増大、ワイヤ剥離等の問題の原因と
なる。
下層パッシベーション膜のパターニングを別々に行って
いたため、電極端子構造の形成にレジストのパターニン
グ処理を二度行なう必要があった。また、従来の方法で
は下層パッシベーション膜をエツチングした後、上層パ
ッシベーション膜をエツチングするため、下地の電極パ
ッド表面は二度のエツチング損傷を受ける。特に上層膜
のエツチングにアルカリ液等の腐食液を使用する場合に
は下地の電極パッド表面に与える損傷は大きい、そして
、このような電極パッド表面の損傷は後のワイヤーボン
ディングにおけるワイヤと金属パッドとの接着性の低下
を招き、接着抵抗の増大、ワイヤ剥離等の問題の原因と
なる。
このように従来の電極端子形成方法では上層。
下層パッシベーション膜を別々にパターニングするため
、レジストのパターニングを二度行なう必要があるとい
う問題に加えて、下地の金属パッド表面に与えるエツチ
ング損傷が大きく、後のワイヤーボンド処理の信鎖性を
低下させるといった問題もあった。
、レジストのパターニングを二度行なう必要があるとい
う問題に加えて、下地の金属パッド表面に与えるエツチ
ング損傷が大きく、後のワイヤーボンド処理の信鎖性を
低下させるといった問題もあった。
本発明は上記のような問題点を解決するためになされた
もので、１つのレジストマスクにより、下層、上層パッ
シベーション膜をパターニング処理することができ、こ
れにより電極端子の形成の際、下地金属パッド表面に損
傷を与えることのない半導体装置の製造方法を得ること
を目的とする６〔課題を解決するための手段〕 この発明に係る半導体装置の製造方法は、電極端子の形
成の際、表面に金属パッドが形成された絶縁膜上に、下
層及び上層パッシベーション膜を順次成膜した後、上層
パッシベーション膜をレジストパターンをマスクとして
選択エツチングし、その後該上層パッシベーシッン膜を
マスクとして下層パッシベーション膜を選択エツチング
するものである。
もので、１つのレジストマスクにより、下層、上層パッ
シベーション膜をパターニング処理することができ、こ
れにより電極端子の形成の際、下地金属パッド表面に損
傷を与えることのない半導体装置の製造方法を得ること
を目的とする６〔課題を解決するための手段〕 この発明に係る半導体装置の製造方法は、電極端子の形
成の際、表面に金属パッドが形成された絶縁膜上に、下
層及び上層パッシベーション膜を順次成膜した後、上層
パッシベーション膜をレジストパターンをマスクとして
選択エツチングし、その後該上層パッシベーシッン膜を
マスクとして下層パッシベーション膜を選択エツチング
するものである。
この発明においては、下層パッシベーション膜を上層パ
ッシベーション膜をマスクとしてエツチングするため、
下層パッシベーション膜をエツチングするためのレジス
トパターニング処理を不必要とできる。
ッシベーション膜をマスクとしてエツチングするため、
下層パッシベーション膜をエツチングするためのレジス
トパターニング処理を不必要とできる。
また、上層パッシベーション膜をエツチングした後、下
層パッシベーション膜をエツチングするため、上層パッ
シベーション膜のエツチング時には電極パッド上に下層
パッシベーション膜があり、電極パッドがエツチング液
に曝されることはなく、このため電極パッドの受けるエ
ツチング損傷を大幅に軽減できる。
層パッシベーション膜をエツチングするため、上層パッ
シベーション膜のエツチング時には電極パッド上に下層
パッシベーション膜があり、電極パッドがエツチング液
に曝されることはなく、このため電極パッドの受けるエ
ツチング損傷を大幅に軽減できる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の製造方法
における電極形成工程を説明するための断面図であり、
第１図において１〜４及び５ｂは第２図と同様のものを
示す。
における電極形成工程を説明するための断面図であり、
第１図において１〜４及び５ｂは第２図と同様のものを
示す。
次に製造方法について説明する。
まずリンガラス膜である絶縁膜１上にアルミシリサイド
である電極パッド２を形成した後、下層パッシベーショ
ン膜となる酸化硅素膜３を形成する。さらに上層パッシ
ベーション膜となるポリイミド膜４を形成し、その後、
レジストパターン５ｂを形成する（第１図（ａ））。
である電極パッド２を形成した後、下層パッシベーショ
ン膜となる酸化硅素膜３を形成する。さらに上層パッシ
ベーション膜となるポリイミド膜４を形成し、その後、
レジストパターン５ｂを形成する（第１図（ａ））。
このレジストパターン５ｂをマスクとしてポリイミド４
をアルカリ液にて選択エツチングした後、レジストパタ
ーン５ｂを除去する（第１図（ｂ））。
をアルカリ液にて選択エツチングした後、レジストパタ
ーン５ｂを除去する（第１図（ｂ））。
さらにポリイミドパターン４をマスクに酸化硅素膜３を
選択エツチングして一連の処理を完了し、これにより半
導体装置の電極端子構造を完成する（第１図（Ｃ））。
選択エツチングして一連の処理を完了し、これにより半
導体装置の電極端子構造を完成する（第１図（Ｃ））。
ここで、上層パッシベーション膜であるポリイミド４を
マスクとして下層パッシベーション膜である酸化硅素膜
３をエツチングした際の選択比（酸化硅素膜のエツチン
グ速度／ポリイミドのエツチング速度）は十分大きく、
ポリイミドは酸化硅素膜エツチングのマスクとして何ら
問題がないことを確認した。又、アルミシリサイドであ
る金属パッド表面の損傷も従来に比して大幅に軽減され
ていることを確認した。
マスクとして下層パッシベーション膜である酸化硅素膜
３をエツチングした際の選択比（酸化硅素膜のエツチン
グ速度／ポリイミドのエツチング速度）は十分大きく、
ポリイミドは酸化硅素膜エツチングのマスクとして何ら
問題がないことを確認した。又、アルミシリサイドであ
る金属パッド表面の損傷も従来に比して大幅に軽減され
ていることを確認した。
マタ、上層、下層パッシベーションのパターンは基本的
にはいずれも電極パッド部とダイシングライン部のみを
開けるパターンであり、通常、上。
にはいずれも電極パッド部とダイシングライン部のみを
開けるパターンであり、通常、上。
下のパターンの重ね合わせを考えて、上層パターンの開
口幅を下層パターンより大きくしているが、本実施例の
ように上層パターンをマスクに下層膜をエツチングして
も、パターン的に支障は生じない、さらにこの実施例で
は上層パッシベーション膜４をマスクとして下層パッシ
ベーション膜３をエツチングするため、第１図（ｅ）に
示すように、上層膜のパターン終端と下層膜のパターン
終端とが揃うことになり、電極の断面形状は本装置固有
の特徴的な形状になる。
口幅を下層パターンより大きくしているが、本実施例の
ように上層パターンをマスクに下層膜をエツチングして
も、パターン的に支障は生じない、さらにこの実施例で
は上層パッシベーション膜４をマスクとして下層パッシ
ベーション膜３をエツチングするため、第１図（ｅ）に
示すように、上層膜のパターン終端と下層膜のパターン
終端とが揃うことになり、電極の断面形状は本装置固有
の特徴的な形状になる。
このように本実施例によれば、上層パッシベーション膜
４をレジストパターン５ｂによりパターンニングした後
、該上層パッシベーション膜４をマスクとして下層パッ
シベーション膜３を選択エツチングするようにしたので
、レジストのバターニング処理が一度で済み、工期短縮
、コスト低減を図ることができるとともに、上層パッシ
ベーション膜４のエツチング時には下地の金属パッドは
エツチング液に曝されることはなく、下地の金属バンド
に対するエツチング損傷が大幅に軽減されることとなり
、この結果、後のワイヤーボンディング処理におけるワ
イヤと金属パッドとの接着性の向上及び接着抵抗の低減
等の効果が得られる。
４をレジストパターン５ｂによりパターンニングした後
、該上層パッシベーション膜４をマスクとして下層パッ
シベーション膜３を選択エツチングするようにしたので
、レジストのバターニング処理が一度で済み、工期短縮
、コスト低減を図ることができるとともに、上層パッシ
ベーション膜４のエツチング時には下地の金属パッドは
エツチング液に曝されることはなく、下地の金属バンド
に対するエツチング損傷が大幅に軽減されることとなり
、この結果、後のワイヤーボンディング処理におけるワ
イヤと金属パッドとの接着性の向上及び接着抵抗の低減
等の効果が得られる。
また、本実施例の電極端子構造では、上層パッシベーシ
ョン膜のパターン終端と下層パッシベーション膜のパタ
ーン終端とが揃っているため、後のワイヤーボンド処理
においてボンディング位置のアライメントの際、エツジ
検出を容易にかつ精度よく行なうことができ、また上、
下のパッシベーション膜の端面が面一になるため、内部
への水分の侵入の抑制効果を高めることもできる。
ョン膜のパターン終端と下層パッシベーション膜のパタ
ーン終端とが揃っているため、後のワイヤーボンド処理
においてボンディング位置のアライメントの際、エツジ
検出を容易にかつ精度よく行なうことができ、また上、
下のパッシベーション膜の端面が面一になるため、内部
への水分の侵入の抑制効果を高めることもできる。
なお、上記実施例では上層パッシベーション膜のパター
ンニング用レジスト膜を除去した後、下層パッシベーシ
ョン膜のエツチングを行ったが、該レジスト膜を残した
状態で下層パッシベーション膜のエツチングを行ない、
その後このレジスト膜をエツチング除去してもかまわな
い、ただし、この場合上層パッシベーション膜であるポ
リイミドの熱処理はレジスト除去後に行わねばならない
。
ンニング用レジスト膜を除去した後、下層パッシベーシ
ョン膜のエツチングを行ったが、該レジスト膜を残した
状態で下層パッシベーション膜のエツチングを行ない、
その後このレジスト膜をエツチング除去してもかまわな
い、ただし、この場合上層パッシベーション膜であるポ
リイミドの熱処理はレジスト除去後に行わねばならない
。
以上のように本発明に係る半導体装置の製造方法によれ
ば、金属配線下層の絶縁膜及び該絶縁膜表面の電極金属
パッドを保護する下層、上層の両パフシベーション膜を
パターンニングする際、上層パッシベーション膜をレジ
ストパターンをマスクとじて選択的にエツチングし、そ
の後核上層パンシベーション膜をマスクとして下層パッ
シベーション膜をエツチングするようにしたので、レジ
ストのパターニング処理が一度で済み、工期短縮。
ば、金属配線下層の絶縁膜及び該絶縁膜表面の電極金属
パッドを保護する下層、上層の両パフシベーション膜を
パターンニングする際、上層パッシベーション膜をレジ
ストパターンをマスクとじて選択的にエツチングし、そ
の後核上層パンシベーション膜をマスクとして下層パッ
シベーション膜をエツチングするようにしたので、レジ
ストのパターニング処理が一度で済み、工期短縮。
コスト低減を図ることができるとともに、上層パッシベ
ーション膜のエツチング時、下地の金属パッドがエツチ
ング損傷を受けるのを防止でき、この結果後のワイヤー
ボンディング処理におけるワイヤと金属パッドとの接着
性の向上及び接着抵抗の低減等を図ることができる効果
がある。
ーション膜のエツチング時、下地の金属パッドがエツチ
ング損傷を受けるのを防止でき、この結果後のワイヤー
ボンディング処理におけるワイヤと金属パッドとの接着
性の向上及び接着抵抗の低減等を図ることができる効果
がある。
第１図はこの発明の一実施例による半導体装置の製造方
法における電極端子の形成工程を示す断面模式図、第２
図は従来装置における電極端子の形成方法を示す工程順
断面模式図である。 ■・・・金属配線下層の絶縁膜、２・・・電極となる金
ｉパッド、３・・・下層パッシベーション膜、４・・・
上層パッシベーション膜、５ａ、５ｂ・・・レジスト膜
。 なお、図中同一符号は同−又は相当部分を示す。 第 図
法における電極端子の形成工程を示す断面模式図、第２
図は従来装置における電極端子の形成方法を示す工程順
断面模式図である。 ■・・・金属配線下層の絶縁膜、２・・・電極となる金
ｉパッド、３・・・下層パッシベーション膜、４・・・
上層パッシベーション膜、５ａ、５ｂ・・・レジスト膜
。 なお、図中同一符号は同−又は相当部分を示す。 第 図
Claims (1)
- （１）電極端子を絶縁膜上に形成する電極端子形成工程
を有する半導体装置の製造方法において、上記電極端子
形成工程は、 上記絶縁膜上に電極金属パッドを形成した後、全面に下
層及び上層パッシベーション膜を順次形成する第１の工
程と、 該上層パッシベーション膜上にレジストパターンを形成
し、該レジストパターンをマスクとして上層パッシベー
ション膜を選択的にエッチングする第２の工程と、 その後上記上層パッシベーション膜をマスクとして下層
パッシベーション膜を選択的にエッチングする第３の工
程とを含むものであることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24348488A JPH0290618A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24348488A JPH0290618A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290618A true JPH0290618A (ja) | 1990-03-30 |
Family
ID=17104577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24348488A Pending JPH0290618A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290618A (ja) |
-
1988
- 1988-09-28 JP JP24348488A patent/JPH0290618A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444021A (en) | Method for making a contact hole of a semiconductor device | |
| US5436198A (en) | Method of manufacturing semiconductor device having straight wall bump | |
| JPH0290618A (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH0330428A (ja) | 半導体装置の製造方法 | |
| JPS62260360A (ja) | 固体撮像装置のパツシベ−シヨン層 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPS6351657A (ja) | 金属パタ−ンの形成方法 | |
| JPS58202555A (ja) | 半導体装置の製造方法 | |
| JPS62194629A (ja) | 半導体装置およびその製造方法 | |
| JPH03188678A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5864033A (ja) | 半導体装置の製造方法 | |
| JPH0562983A (ja) | 半導体装置の製造方法 | |
| JPH0463434A (ja) | 半導体装置 | |
| JPH03257830A (ja) | 半導体装置 | |
| JPH0480536B2 (ja) | ||
| JPS6063949A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH06177139A (ja) | 半導体装置とその製造方法 | |
| JPH0546708B2 (ja) | ||
| JPS61114557A (ja) | 半導体装置の製造方法 |