JP2004085290A - Icテスタ - Google Patents
Icテスタ Download PDFInfo
- Publication number
- JP2004085290A JP2004085290A JP2002244637A JP2002244637A JP2004085290A JP 2004085290 A JP2004085290 A JP 2004085290A JP 2002244637 A JP2002244637 A JP 2002244637A JP 2002244637 A JP2002244637 A JP 2002244637A JP 2004085290 A JP2004085290 A JP 2004085290A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output pin
- power supply
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】本発明は、複数の出力ピンを有する被試験対象を試験するICテスタに改良を加えたものである。本装置は、被試験対象の出力ピンを、複数のリレーにより選択する選択部と、この選択部が選択した出力ピンに電流を流す少なくとも1つの電流源と、選択部のリレーの切替を制御すると共に、リレーのオン時に、電流源に電流を流させる制御部とを設けたことを特徴とする装置である。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、複数の出力ピンを有する被試験対象、例えば、プラズマディスプレイドライバ等を試験するICテスタに関し、短時間に試験が行えるICテスタに関するものである。
【0002】
【従来の技術】
ICテスタは、被試験対象(以下DUTと略す)、例えば、IC,LSI等に試験パターンを与え、DUTの出力と期待値とを比較し、DUTの良否の判定を行うものである。例えば、「TS6000 20MHz ロジックLSIテストシステム」横河技報,Vol.42,1998,No.3,p.89−94等に記載されている。このような装置を図7に示し説明する。
【0003】
図7において、DUT1はプラズマディスプレイドライバで、出力ピンが60以上の複数ピンを有している。ピンエレクトロニクス(以下PEと略す)2は、DUT1の出力ピンごとに設けられ、ドライバ、コンパレータ、比較的小電圧・小電流のソース・メジャーである測定ユニット等を有する。マルチプレクサ3は選択部で、DUT1の出力ピンに電気的に接続し、複数のリレーにより選択を行う。DCモジュール4は、PE2の測定ユニットに比較し、大電圧・大電流のソース・メジャーで、マルチプレクサ3に電気的に接続する。
【0004】
このようなICテスタには、ファンクションテストとDCテストがある。ファンクションテストは、DUT1の機能試験を行うテストで、PE2のドライバ、コンパレータを用いて行われる。DUT1の入力ピンに、図示しないPEのドライバから試験パターンを入力し、DUT1の出力ピンからの出力により、PE2のコンパレータが期待値と比較し、良否の判定を行う。
【0005】
また、DCテストは直流特性試験で、小電圧・小電流の試験においてはPE2の測定ユニットを用いて行われる。PE2の測定ユニットがDUT1の出力ピンにより測定を行い、良否の判定を行う。
【0006】
次に、大電圧・大電流のDCテストについて説明する。マルチプレクサ3により、DUT1の出力ピンを選択し、DCモジュール4により、電流を与え、電圧測定を行い、DUT1の出力抵抗(電圧降下)の良否の判定を行う。
【0007】
【発明が解決しようとする課題】
一般に、IC,LSI等の試験において、大電圧・大電流を試験するピンは1〜数ピンなので、大電圧・大電流を試験するDCモジュール4をICテスタは多くもっていない。しかし、プラズマディスプレイドライバの場合、高電圧、例えば100Vを60以上の出力ピンから出力して、プラズマディスプレイを駆動するので、多くのピンで大電圧、大電流の試験が必要になる。
【0008】
大電圧・大電流のDCモジュール4は、高精度の大電流を得るために、応答速度が遅いので、試験時間短縮のため、電流を流した状態にして、マルチプレクサ3の切り替えを行い、試験を行っている。しかし、大電圧・大電流のDCモジュール4により、リレーに過電流が印加される可能性があり、リレーの破損につながってしまう。そこで、リレーの破損防止のため、リレーの接点定格を上げることが考えられるが、動作速度が遅くなり、試験時間がかかってしまう。
【0009】
そこで、本発明の目的は、短時間に試験を行うことができるICテスタを実現することにある。
【0010】
【課題を解決するための手段】
請求項1記載の発明は、
複数の出力ピンを有する被試験対象を試験するICテスタにおいて、
前記被試験対象の出力ピンを、複数のリレーにより選択する選択部と、
この選択部が選択した出力ピンに電流を流す少なくとも1つの電流源と、
前記選択部のリレーの切替を制御すると共に、前記リレーのオン時に、電流源に電流を流させる制御部と
を設けたことを特徴とするものである。
【0011】
請求項2記載の発明は、請求項1記載の発明において、
選択部が選択した出力ピンの電圧を計測する少なくとも1つの電圧計測部を設けたことを特徴とするものである。
【0012】
請求項3記載の発明は、請求項1記載の発明において、
選択部が選択した出力ピンの電圧を、比較電圧と比較する少なくとも1つのコンパレータを設けたことを特徴とするものである。
【0013】
請求項4記載の発明は、
複数の出力ピンを有する被試験対象を試験するICテスタにおいて、
前記被試験対象の出力ピンを、複数のリレーにより選択する選択部と、
前記被試験対象に電源電圧を供給すると共に、接地電位に接続する電源部と、
前記選択部が選択した出力ピンから電流を引き込む少なくとも1つの電流源と、
前記接地電位に接続せずに、前記被試験対象と電流源と共に負荷電流の経路をなす負荷電源と
を設けたことを特徴とするものである。
【0014】
請求項5記載の発明は、請求項4記載の発明において、
負荷電源のプラス端と選択部が選択した出力ピンとの電位差を計測する少なくとも1つの電圧計測部を設けたことを特徴とするものである。
【0015】
請求項6記載の発明は、請求項4記載の発明にいて、
負荷電源のプラス端と選択部が選択した出力ピンとの分圧を、比較電圧と比較するコンパレータを設けたことを特徴とするものである。
【0016】
請求項7記載の発明は、請求項1〜6のいずれかに記載の発明において、
被試験対象はプラズマディスプレイドライバであることを特徴とするものである。
【0017】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図1は本発明の第1の実施例を示した構成図である。図7と同一のものは同一符号を付し説明を省略する。
【0018】
図1において、DCモジュール5は、DCモジュール4の代わりに設けられ、測定ユニットに比較し、大電圧・大電流のソース・メジャーで、マルチプレクサ3に電気的に接続する。そして、DCモジュール5は、電流源51、電圧計測部52からなる。電流源51は、一端をマルチプレクサ3に電気的に接続し、マルチプレクサ3が選択した出力ピンに電流を流し、他端を接地電位に接続する。電圧計測部52は、マルチプレクサ3に電気的に接続し、マルチプレクサ3が選択した出力ピンの電圧を計測する。制御部6は、クロックを入力し、マルチプレクサ3のリレーの切替を制御すると共に、リレーのオン時に、電流源51に電流を流させる。
【0019】
このような装置のDCモジュール5を用いた動作を以下で説明する。なお、以下PE2によるファンクション動作等は従来と同じなので説明を省略する。図2は図1に示す装置の動作を示したタイミングチャートである。(a)はクロック、(b)〜(d)はそれぞれマルチプレクサ3のリレーRL(n−1),RL(n),RL(n+1)の動作、(e)は電流源51の電流である。
【0020】
制御部6は、同期のためのクロックを入力し、電流源51の電流を絞って止める(イ)。そして、制御部6は、マルチプレクサ3のリレーRL(n−1)をオフ駆動させた後(ロ)、リレーRL(n)をオン駆動させる(ハ)。そして、リレーRL(n−1)が復帰時間経過後オフする(ニ)。また、リレーRL(n)が動作時間経過後オンする(ホ)。そして、制御部6は、測定条件である電流を電流源51に流させる(ヘ)。この結果、リレーRL(n)に接続されているDUT1の出力ピンから電流源51は電流を引いていく。制御部6は、整定時間を待って、電圧計測部52に電圧を計測させる(ト)。この電圧計測部52の計測結果により、DUT1の良否の判定を行う。
【0021】
このように、制御部6がリレーのオン時に、電流源51の電流を流すように制御し、リレーの切替時に電流を流さないようにするので、過電流を防止でき、リレー接点の定格電流を上げる必要がなく、試験時間を短縮できる。
【0022】
次に、第2の実施例を図3に示し説明する。ここで、図1,7と同一のものは同一符号を付し説明を省略する。
【0023】
図3において、マルチプレクサ3a,3bは、マルチプレクサ3の代わりに設けられ、それぞれ、DUT1の奇数出力ピン、偶数出力ピンに電気的に接続し、複数のリレーにより選択を行う。DCモジュール5a,5bは、DCモジュール5の代わりに設けられ、測定ユニットと比較し、大電圧・大電流のソース・メジャーで、それぞれマルチプレクサ3a,3bに電気的に接続する。そして、DCモジュール5a,5bは、DCモジュール5と同様に、図示しない電流源、電圧計測部からなる。制御部6aは、クロックを入力し、マルチプレクサ3a,3bのリレーの切替を制御すると共に、リレーのオン時に、DCモジュール5a,5bの電流源に電流を流させる。
【0024】
このような装置のDCモジュール5a,5bを用いた動作を以下に説明する。図4は図3に示す装置の動作を示したタイミングチャートである。ここで、マルチプレクサ3a,3bに用いられるリレーRL(n−1),RL(n)において、n−1は奇数、nは偶数とする。(a)はクロック、(b)〜(f)はそれぞれリレーRL(n−1),RL(n),RL(n+1),RL(n+2),RL(n+3)の動作、(g),(h)はそれぞれDCモジュール5a,5bの電流源の制御信号である。ここで、制御信号がロウレベルのとき、電流源は電流を流す。
【0025】
制御部6aは、クロックごとに、マルチプレクサ3a,3bのリレーを、交互に切り替えてオン駆動し、DUT1の出力ピンを順に選択する。これに伴って、制御部6aは、交互に、マルチプレクサ3a,3bのリレーがオン時に、DCモジュール5a,5bの電流源に電流を流させる。そして、DCモジュール5a,5bの電圧計測部が電圧を計測し、この結果によりDUT1の良否の判定を行う。
【0026】
また、DCモジュール5a,5bを用いた他の動作例を説明する。図5は図3に示す装置の動作を示したタイミングチャートである。(a)はクロック、(b)はリレーRL(n−1),RL(n)の動作、(c)はリレーRL(n+1),RL(n+2)の動作、(d),(e)はDCモジュール5a,5bの電流源の制御信号である。
【0027】
制御部6aは、クロックごとに、マルチプレクサ3a,3bのリレーを同時にオン駆動し、DUT1の奇数、偶数の出力ピンを切り替えて選択する。そして、制御部6aは、マルチプレクサ3a,3bのリレーが同時にオン時に、交互にDCモジュール5a,5bの電流源の電流を流させる。これにより、DCモジュール5a,5bの電圧計測部が電圧を計測し、この結果によりDUT1の良否の判定を行う。
【0028】
そして、第3の実施例を図6に示し以下に説明する。ここで、図1,7と同一のものは同一符号を付し説明を省略する。
【0029】
図6において、抵抗R0はDUT1の出力抵抗で、電源端と出力ピンとの間に表れる。DCモジュール7は電源部で、電源71、内部抵抗Rからなり、DUT1の電源電圧を供給すると共に、接地電位に接続する。電源71はマイナス端を接地電位に接続し、DUT1のグランド端も接地電位に接続され、同電位にされる。内部抵抗Rは、一端を電源71のプラス端に接続し、他端をDUT1の電源端子に接続する。DCモジュール8は、DCモジュール5の代わりに設けられ、測定ユニットと比較し、大電圧・大電流のソース・メジャーで、マルチプレクサ3に電気的に接続する。そして、DCモジュール8は、電流源81、電圧計測部82、負荷電源83からなる。電流源81は、一端をマルチプレクサ3に電気的に接続する。電圧計測部82は、一端をマルチプレクサ3に電気的に接続し、電圧を計測する。負荷電源83は、マイナス端を電流源81の他端に接続し、プラス端を電圧計測部82の他端に接続する。リレー9は、一端を負荷電源83のプラス端に接続し、他端をDUT1の電源端に接続する。
【0030】
このような装置のDCモジュール7を用いた動作を以下に説明する。DCモジュール7が、DUT1の電源電圧を供給する。そして、図示しない制御部が、リレー9をオンにし、マルチプレクサ3のリレーの1つをオンにする。負荷電源83がリレー9を介して負荷電圧(電流)をDUT1の電源端に供給する。このとき、電流源81が、マルチプレクサ3のリレーがオンされたDUT1の出力ピンから電流を引いていく。これにより、負荷電源83が供給する負荷電流が、DUT1の出力抵抗R0、マルチプレクサ3のリレーを介して、電流源81に流れる。電圧計測部82が電圧を測定し、電圧降下を測定し、この結果によりDUT1の良否の判定を行う。
【0031】
そして、マルチプレクサ3のリレーを切り替えて、DUT1の出力ピンの電圧降下を測定し、DUT1の良否の判定を行う。
【0032】
DUT1(プラズマディスプレイドライバ)は高圧電源、例えば、100V以上、数mAを要求する。そのため、一般的に、DCモジュール7の内部抵抗Rが高くなる。その結果、DCモジュール8を接地電位に接続すると、負荷電流変動でDCモジュール7の出力端子電圧が変動し、電圧計測部82の測定誤差に加算される。また、マルチプレクサ3により切り替えを行い、電圧が変動すると、DUT1の1ピンごとに電源71が整定するのに時間がかかり、試験時間がかかってしまう。
【0033】
一方、図6に示す装置では、DCモジュール8は接地電位に接続されていないので、動作電流は、DCモジュール7によりDUT1に供給され、負荷電流はDCモジュール8によりDUT1に供給される。従って、DCモジュール7の電圧変動が起こらないので、DCモジュール7の電源71の整定時間を必要とせず、試験時間を短くできる。また、DCモジュール7の電圧変動がないので、測定誤差を抑えることができる。
【0034】
そして、DUT1がプラズマディスプレイドライバの場合、約20Vの電圧降下を測定し、0.1Vオーダーの精度を要求する。電圧計測部82がフローティングでない場合(接地電位に接続されている場合)、電源の電圧である128Vが測定できなければならない。しかし、電圧計測部82がフローティングなので、約20Vのレンジ測定ができればよい。つまり、容易に高精度が得られ、安価な電圧計測部を用いることができる。
【0035】
なお、本発明はこれに限定されるものではなく、図1,3に示すDCモジュール5,5a,5bはDUT1の出力ピンから電流を引く構成を示したが、電流を与えて、試験を行う構成でもよい。
【0036】
また、図1,3に示す装置に、図6に示す装置のように、DCモジュール5,5a,5bをフローティングにしてもよい。
【0037】
そして、図1,3,6に示す装置において、電圧計測部52,82、DCモジュール5a,5bの電圧計測部で試験を行う構成を示したが、電圧計測部の代わりに、コンパレータにより比較電圧と比較して、良否を判定する構成でもよい。ここで、電圧計測部82では、代わりに分圧抵抗を設け、分圧をコンパレータで比較電圧と比較することにより、良否の判定は行われる。
【0038】
【発明の効果】
本発明によれば、以下のような効果がある。
請求項1〜3,7によれば、制御部がリレーのオン時に、電流源に電流を流させるようにし、リレーの切替時に電流を流さないようにするので、過電流を防止でき、リレー接点の定格電流を上げる必要がなく、試験時間を短縮できる。
【0039】
請求項4〜7によれば、負荷電源は、接地電位に接続されていないので、動作電流は、電源部により被試験対象に供給され、負荷電流は負荷電源により被試験対象に供給される。従って、電源部の電圧変動が起こらないので、電源部の整定時間を必要とせず、試験時間を短くできる。
【0040】
請求項5,6によれば、電源部の電圧変動がないので、測定誤差または判定誤差を抑えることができる。
【0041】
請求項5によれば、電圧計測部のレンジが小さくてよいので、容易に高精度が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示した構成図である。
【図2】図1に示す装置の動作を示したタイミングチャートである。
【図3】本発明の第2の実施例を示した構成図である。
【図4】図3に示す装置の動作を示したタイミングチャートである。
【図5】図3に示す装置の動作を示したタイミングチャートである。
【図6】本発明の第3の実施例を示した構成図である。
【図7】従来のICテスタの構成を示した図である。
【符号の説明】
1 DUT
3,3a,3b マルチプレクサ
5,5a,5b,7,8 DCモジュール
51,81 電流源
52,82 電圧計測部
6,6a 制御部
83 電源
Claims (7)
- 複数の出力ピンを有する被試験対象を試験するICテスタにおいて、
前記被試験対象の出力ピンを、複数のリレーにより選択する選択部と、
この選択部が選択した出力ピンに電流を流す少なくとも1つの電流源と、
前記選択部のリレーの切替を制御すると共に、前記リレーのオン時に、電流源に電流を流させる制御部と
を設けたことを特徴とするICテスタ。 - 選択部が選択した出力ピンの電圧を計測する少なくとも1つの電圧計測部を設けたことを特徴とする請求項1記載のICテスタ。
- 選択部が選択した出力ピンの電圧を、比較電圧と比較する少なくとも1つのコンパレータを設けたことを特徴とする請求項1記載のICテスタ。
- 複数の出力ピンを有する被試験対象を試験するICテスタにおいて、
前記被試験対象の出力ピンを、複数のリレーにより選択する選択部と、
前記被試験対象に電源電圧を供給すると共に、接地電位に接続する電源部と、
前記選択部が選択した出力ピンから電流を引き込む少なくとも1つの電流源と、
前記接地電位に接続せずに、前記被試験対象と電流源と共に負荷電流の経路をなす負荷電源と
を設けたことを特徴とするICテスタ。 - 負荷電源のプラス端と選択部が選択した出力ピンとの電位差を計測する少なくとも1つの電圧計測部を設けたことを特徴とする請求項4記載のICテスタ。
- 負荷電源のプラス端と選択部が選択した出力ピンとの分圧を、比較電圧と比較するコンパレータを設けたことを特徴とする請求項4記載のICテスタ。
- 被試験対象はプラズマディスプレイドライバであることを特徴とする請求項1〜6のいずれかに記載のICテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244637A JP4061533B2 (ja) | 2002-08-26 | 2002-08-26 | Icテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244637A JP4061533B2 (ja) | 2002-08-26 | 2002-08-26 | Icテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004085290A true JP2004085290A (ja) | 2004-03-18 |
JP4061533B2 JP4061533B2 (ja) | 2008-03-19 |
Family
ID=32053051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002244637A Expired - Fee Related JP4061533B2 (ja) | 2002-08-26 | 2002-08-26 | Icテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4061533B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006087844A1 (ja) * | 2005-02-21 | 2006-08-24 | Test Research Laboratories Inc. | 配線の接続状態検査装置 |
JP2008107173A (ja) * | 2006-10-25 | 2008-05-08 | Yokogawa Electric Corp | Icテスタ |
CN116736090A (zh) * | 2023-08-16 | 2023-09-12 | 深圳市南方硅谷半导体股份有限公司 | 一种临界点不良芯片的测试方法、装置及存储介质 |
-
2002
- 2002-08-26 JP JP2002244637A patent/JP4061533B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006087844A1 (ja) * | 2005-02-21 | 2006-08-24 | Test Research Laboratories Inc. | 配線の接続状態検査装置 |
JP2008107173A (ja) * | 2006-10-25 | 2008-05-08 | Yokogawa Electric Corp | Icテスタ |
CN116736090A (zh) * | 2023-08-16 | 2023-09-12 | 深圳市南方硅谷半导体股份有限公司 | 一种临界点不良芯片的测试方法、装置及存储介质 |
CN116736090B (zh) * | 2023-08-16 | 2023-11-07 | 深圳市南方硅谷半导体股份有限公司 | 一种临界点不良芯片的测试方法、装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4061533B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586921B1 (en) | Method and circuit for testing DC parameters of circuit input and output nodes | |
US20050093561A1 (en) | Semiconductor integrated circuit testing device and method | |
JP2008256632A (ja) | 半導体集積回路の試験方法及びicテスタ | |
US20100182033A1 (en) | Testable integrated circuit and test method | |
JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
JP2008180616A (ja) | 半導体デバイスのテスト補助回路およびテスト方法 | |
JP4061533B2 (ja) | Icテスタ | |
JP2010230668A (ja) | 試験装置およびドライバ回路 | |
KR20120028850A (ko) | 반도체 장치, 반도체 테스터 및 반도체 테스트 시스템 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
US20060261854A1 (en) | Large scale integrated circuit | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP2010002315A (ja) | 半導体試験装置とそのdc特性試験方法 | |
JP2003107128A (ja) | 半導体試験装置及び試験方法 | |
JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
JP2002299460A (ja) | 半導体集積回路 | |
JP2009236516A (ja) | タイミング校正機能を具備した半導体試験装置 | |
JP4173229B2 (ja) | Ic試験装置 | |
JP5003955B2 (ja) | Icテスタ | |
JP2001296334A (ja) | 集積回路および故障検出方法 | |
US20030233606A1 (en) | Test facilitation circuit | |
JP2003139817A (ja) | 半導体検査装置 | |
US7940059B2 (en) | Method for testing H-bridge | |
JP2011021937A (ja) | 出力検査回路を有する半導体集積回路 | |
JP2002243810A (ja) | 半導体装置、およびその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |