JPH0285909A - Digital function generator - Google Patents
Digital function generatorInfo
- Publication number
- JPH0285909A JPH0285909A JP20654588A JP20654588A JPH0285909A JP H0285909 A JPH0285909 A JP H0285909A JP 20654588 A JP20654588 A JP 20654588A JP 20654588 A JP20654588 A JP 20654588A JP H0285909 A JPH0285909 A JP H0285909A
- Authority
- JP
- Japan
- Prior art keywords
- function
- value
- input
- parameter
- complement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 17
- 230000006870 function Effects 0.000 abstract description 96
- 239000004065 semiconductor Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、記憶容量削減に有効なディジタル型関数発生
器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital function generator that is effective in reducing storage capacity.
［従来の技術］
従来より、ディジタル回路を構成する集積回路等の各種
素子の実装面積削減のため、各種の機能実現部分を共有
することが知られている。このような技術として、例え
ば、次のようなものが提案されている。すなわち、
（１） シフト回路と比較器から成るアドレス選択回路
に、アドレス情報を単一信号線を介してシリアルに入力
し、アドレス情報スの集積回路全体に占める面積割合を
低減する「アドレス選択回路」 （特開昭６１−６６２
８３号公報）。[Prior Art] It has been known to share various functional parts in order to reduce the mounting area of various elements such as integrated circuits constituting a digital circuit. For example, the following techniques have been proposed as such techniques. (1) An "address selection circuit" that serially inputs address information via a single signal line to an address selection circuit consisting of a shift circuit and a comparator, thereby reducing the area ratio of the address information in the entire integrated circuit. ” (Unexamined Japanese Patent Publication No. 61-662
Publication No. 83).
（２） シフトレジスタを用いてワード線を選択し、ワ
ード線選択部の面積を抑制する「半導体記憶装置」 （
特開昭６２−２２２９１号公報）。(2) A "semiconductor memory device" that uses a shift register to select word lines and suppress the area of the word line selection section (
JP-A-62-22291).
［発明が解決しようとする課題］
しかし、従来技術は、アドレス・バスやワード線選択部
等、信号伝達経路の実装面積を削減するものであり、例
えば、記憶部等、素子本来の機能部分の記憶容量低減に
より実装面積を削減する配慮はなされていないという問
題点があった。[Problems to be Solved by the Invention] However, the conventional technology reduces the mounting area of signal transmission paths such as address buses and word line selection sections, and for example, reduces the mounting area of the original functional parts of elements such as memory sections. There was a problem in that no consideration was given to reducing the mounting area by reducing the storage capacity.
このことは、例えば、各種間数の関数値を記・憶してお
り、外部からの入力信号に応じて関数値を出力する関数
発生器等で、記憶する関数の種類の増加に伴って記憶容
量が増加してしまうという問題を招致し、従来技術も未
だ充分ではなかった。This is true, for example, in a function generator that stores function values for various numbers and outputs function values in response to external input signals, as the number of stored functions increases. This brings about the problem of increased capacity, and the conventional technology is still not sufficient.
本発明は、最小の記憶容量で、特定関係にある２種類の
関数値を出力可能なディジタル型関数発生器の提供を目
的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a digital function generator capable of outputting two types of function values having a specific relationship with a minimum storage capacity.
［課題を解決するための手段］
上記目的を達成するためになされた本発明は、パラメー
タと関数値との対応関係を一意的に規定する所定関数、
上記パラメータの補数と上記関数値に同一の関数値との
対応関係を一意的に規定する関数の何れか一方の関数値
のみを記憶し、外部から伝達されるパラメータに対応す
る関数値を出力する記・憶手段と、
入力される論理変数、該論理変数の補数の何れか一方を
、外部からの切換指令に従い、パラメータとして上記記
憶手段に出力する切換手段と、を備えたことを特徴とす
るディジタル型関数発生器を要旨とするものである。[Means for Solving the Problems] The present invention, which has been made to achieve the above object, provides a predetermined function that uniquely defines the correspondence between parameters and function values;
Stores only the function value of one of the functions that uniquely defines the correspondence between the complement of the above parameter and the same function value as the above function value, and outputs the function value corresponding to the parameter transmitted from the outside. It is characterized by comprising: a memory/storage means; and a switching means for outputting either an input logic variable or a complement of the logic variable as a parameter to the storage means in accordance with an external switching command. This paper focuses on digital function generators.
［作用コ
本発明のディジタル型関数発生器は、入力される論理変
数、該論理変数の補数の何れか一方を、外部からの切換
指令に従い、パラメータとして切換手段が記憶手段に出
力する。すると、パラメータと関数値との対応関係を一
意的に規定する所定関数、上記パラメータの補数と上記
関数値に同一の関数値との対応関係を一意的に規定する
関数の何れか一方の関数値のみを記憶している記憶手段
は、上記切換手段から伝達されるパラメータに対応する
関数値を出力するよう働く。[Operation] In the digital function generator of the present invention, the switching means outputs either the input logic variable or the complement of the logic variable as a parameter to the storage means in accordance with an external switching command. Then, the function value of either a predetermined function that uniquely defines the correspondence between a parameter and a function value, or a function that uniquely defines a correspondence between the complement of the parameter and the function value that is the same as the function value. The storage means for storing only the parameters is operative to output a function value corresponding to the parameter transmitted from the switching means.
すなわち、入力される論理変数とその補数とを切換指令
に従い切り換えて得られるパラメータを与え、所定関数
、もしくは、上記パラメータの補数と上記所定関数の関
数値に同一の関数値との対応関係を一意的に規定する関
数の何れか一方のみの記憶している関数値から、所定関
数および上記関数の両開数値を、切換指令に応じて出力
するのである。In other words, a parameter obtained by switching the input logical variable and its complement according to a switching command is given, and the correspondence between a predetermined function or the complement of the parameter and a function value that is the same as the function value of the predetermined function is uniquely determined. From the stored function values of only one of the functions defined by the function, the predetermined function and the double aperture value of the above function are output in response to a switching command.
従って、本発明のディジタル型関数発生器は、最小の記
憶容量で、所定関数および該所定関数と特定の関係を有
する関数の両開数値を発生するよう働く。Thus, the digital function generator of the present invention serves to generate, with a minimum of storage capacity, the double value of a predetermined function and a function having a specific relationship to the predetermined function.
［実施例コ
次に本発明の好適な実施例を図面に基づいて詳細に説明
する。本発明の一実施例である三角関数発生器の概略構
成を第１図に示す。[Embodiment] Next, a preferred embodiment of the present invention will be described in detail based on the drawings. FIG. 1 shows a schematic configuration of a trigonometric function generator that is an embodiment of the present invention.
同図に示すように、三角関数発生器１は、半導体メモリ
２およびゲート回路３から構成されている。As shown in the figure, the trigonometric function generator 1 is composed of a semiconductor memory 2 and a gate circuit 3.
半導体メモリ２は、ゲート回路３から角度θに相当する
４［ｂｉｔｌの入力データが入力されるアドレス端子１
１．１２，１３．１４（アドレス端子１１が最下位）、
入力された入力データ（角度θ）に対応する正弦関数の
関数値である出力データを出力する出力端子１５． １
６． １７． １８（出力端子１５が最下位）を備えて
いる。The semiconductor memory 2 has an address terminal 1 to which input data of 4 [bitl] corresponding to the angle θ is input from the gate circuit 3.
1.12, 13.14 (address terminal 11 is the lowest),
An output terminal 15 that outputs output data that is a function value of a sine function corresponding to input data (angle θ). 1
6. 17. 18 (output terminal 15 is the lowest).
ケート回路３は、角度θに相当する角度信号が入力され
る入力端子２１． ２２． ２３． ２４、角度θに対
する正弦関数値、余弦関数値の何れを出力するかの切換
信号を入力する制御端子２５．４個の２入力１出力排他
的論理和回路（以下、ＥＸ−ＯＲと呼ぶ’）３１，３２
，３３．３４から構成されている。各ＥＸ−ＯＲ３１，
３２，３３，３４の一方の入力端は入力端子２１． ２
２． ２３゜２４に、他方の入力端は全て制御端子２５
に、各出力側は各々アドレス端子１１． １２． １３
． １４に、それぞれ接続されている。ゲート回路３は
、制ｉ卸端子２５の切換信号がロウレベルり０１１のと
きは入力端子２１，２２，２３．２４に入力された角度
信号をそのまま入力データとして、一方、制御端子２５
の切換信号がハイ、レベルゝ′１゛′のときは入力端子
２１，２２，２３．２４に入力された角度信号の補数を
入力データとして、各々半導体メモリ２のアドレス端子
１１． １２． １３． １４に出力する。The cable circuit 3 has an input terminal 21. to which an angle signal corresponding to the angle θ is input. 22. 23. 24. Control terminal for inputting a switching signal for outputting either a sine function value or a cosine function value for the angle θ 25. Four 2-input 1-output exclusive OR circuits (hereinafter referred to as EX-OR') 31, 32
, 33.34. Each EX-OR31,
One input terminal of 32, 33, 34 is the input terminal 21. 2
2. 23°24, and the other input terminal is all control terminal 25
Each output side is connected to an address terminal 11. 12. 13
．． 14, respectively. When the switching signal at the control terminal 25 is at a low level 011, the gate circuit 3 uses the angle signals input to the input terminals 21, 22, 23, and 24 as input data as they are;
When the switching signal is high and level ``1'', the complement of the angle signal input to the input terminals 21, 22, 23, and 24 is used as input data, and the address terminals 11... of the semiconductor memory 2 are respectively input. 12. 13. Output to 14.
半導体メモリ２は、第２図に示すように、アドレス端子
１１，１２，１３．１４と出力端子１５゜１６．１７．
１８との間に、複数の、ＮＯＴ回路４１．５入力１出力
ＡＮＤ回路４２、ＭＯ９型電界効果トランジスタ４３．
４４を介装して構成されている。この半導体メモリ２に
は、第３図に示すように、正弦関数５ＩＮ（θ）の関数
値が、角度（０°〜９０°）まで角度間隔（６°×９０
７１５）で記憶されている。すなわち、第１図に示すア
ドレス端子１１，１２，１３．１４に４［ｂｉｔ］の２
進数の入力データｎｂ（１０進数のｎ相当値）が入力さ
れると、この入力データｎｂに相当するアドレスに記憶
され、次式（１）で示す正弦関数値の４ ［ｂ ｉ ｔ
］の２進数の近似値Ｎｂ（１０進数のＮ）が出力される
のである。As shown in FIG. 2, the semiconductor memory 2 has address terminals 11, 12, 13.14 and output terminals 15, 16, 17, .
18, a plurality of NOT circuits 41.5 input 1 output AND circuit 42, MO9 type field effect transistor 43.
44 is interposed therebetween. As shown in FIG. 3, this semiconductor memory 2 stores the function value of the sine function 5IN(θ) at angular intervals (6°×90°) up to an angle (0° to 90°).
715). That is, 2 bits of 4 bits are applied to address terminals 11, 12, 13, and 14 shown in FIG.
When base input data nb (value equivalent to decimal number n) is input, it is stored at the address corresponding to this input data nb, and the sine function value 4[b i t
] is output as a binary approximate value Nb (decimal N).
Ｎ ＝ １５ＸＳＩＮ （９０°／１５ Ｘ ｎ
）・・・ （１）
但し、 ０≦ｎ≦１５
次に、三角関数発生器１の作動を説明する。まず、制御
端子２５に入力される切換信号がロウレベル１１０１１
の場合、入力端子２１． ２２． ２３゜２４に入力さ
れる角度信号ｎｂｌ（１０進数のｎｌに相当）は、その
ままゲート回路３を介し、アドレス端子１１，１２，１
３．１４に２進数の入力データｎｂｌとして入力される
。従って、出力端子１５，１６．１７．１８からは、次
式（２）で示す正弦関数値Ｎ１（１０進数表記）が出力
される。N = 15XSIN (90°/15Xn
)... (1) However, 0≦n≦15 Next, the operation of the trigonometric function generator 1 will be explained. First, the switching signal input to the control terminal 25 is at low level 11011.
In the case of input terminal 21. 22. The angle signal nbl (corresponding to decimal number nl) input to 23°24 is directly passed through the gate circuit 3 to address terminals 11, 12, 1.
3.14 is input as binary input data nbl. Therefore, the output terminals 15, 16, 17, and 18 output a sine function value N1 (in decimal notation) expressed by the following equation (2).
Ｎｌ ＝ １５ＸＳＩＮ （９０° ／１５
Ｘ ｎｌ）・・・（２）
一方、制御端子２５に入力される切換信号がハイレベル
”＋１″”の場合、入力端子２１． ２２． ２３．２
４に入力される２進数の角度信号ｎ１は、角度信号ｎ１
の１の補数ｎｌｃ （ｎｌ ｃ＝ （１５−ｎｌ））に
変換され、ゲート回路３を介し、アドレス端子１１，１
２．１３．１４に２進数の入力データｎｌｃとして入力
される。従って、出力端子１５．１６，１７．１８から
は、次式（３）で示す正弦関数値ＮＩＣ（１０進数）が
出力される。Nl = 15XSIN (90° /15
On the other hand, when the switching signal input to the control terminal 25 is at a high level "+1", the input terminals 21. 22. 23.2
The binary angle signal n1 input to 4 is the angle signal n1
is converted into one's complement nlc (nl c= (15-nl)), and then sent to address terminals 11, 1 via gate circuit 3.
2.13.14 is input as binary input data nlc. Therefore, from the output terminals 15.16 and 17.18, a sine function value NIC (decimal number) shown by the following equation (3) is output.
ＮＩＣ＝ １５ＸＳＩＮ（９０°／１５Ｘｎｌｃ）
＝ １５ Ｘ ＳＩＮ （９０’／１５Ｘ
（１５−ｎ １） ） ・・・（３）ところが、
式（３）は、次式（４）に示すように、角度信号ｎｌ
（１０進数表記）の余弦関数値ＮＩＣ９（１０進数表記
）に等しい。NIC= 15XSIN (90°/15Xnlc) = 15 X SIN (90'/15X
(15-n 1) ) ... (3) However,
Equation (3) expresses the angle signal nl as shown in the following equation (4).
(in decimal notation) is equal to the cosine function value NIC9 (in decimal notation).
ＮＩＣ９＝ １５
Ｘ ＣＯ９（９０°／１５ Ｘ ｎｌ）・・・（
４）
従って、制御端子２５に入力される切換信号がパイレベ
ル＋１１１１の場合は、出力端子１５．１６゜１７．１
８から角度信号ｎ１の余弦関数値ＮＩＣ８が２進数とし
て出力される。すなわち、第３図に示すように、角度信
号ｎ＝５ （１０進数）が入力され、切換信号がロウレ
ベル”０”の場合、アドレス端子１１，１２，１３．１
４には、０１０１”（２進数）が入力される。すると、
同図に示すように、出力端子１５．１６，１７．１８か
らは、” １０００” （２進数）、関＠値Ｎ１＝７
゜５≠８（１０進数）が出力される。この関数値は正弦
関数値の近似値である。一方、切換信号がハイレベル”
＋１″の場合、アドレス端子１１，１２゜１３．１４に
は、′″１０１０″” （２進数）が入力される。する
と、同図に示すように、出力端子１５．１６，１７．１
８からは、余弦関数値″１１０１”（２進数）、ＮＩＣ
５＝１２．９ζ１３（１０進数）が出力される。この余
弦関数値は２［ｂｉｔ］の余弦関数値の近似値である。NIC9= 15 x CO9 (90°/15 x nl)...(
4) Therefore, when the switching signal input to the control terminal 25 is pi level +1111, the output terminal 15.16°17.1
8, the cosine function value NIC8 of the angle signal n1 is output as a binary number. That is, as shown in FIG. 3, when the angle signal n=5 (decimal number) is input and the switching signal is low level "0", the address terminals 11, 12, 13.1
0101” (binary number) is input to 4. Then,
As shown in the figure, from output terminals 15.16 and 17.18, "1000" (binary number), function @ value N1 = 7
゜5≠8 (decimal number) is output. This function value is an approximation of the sine function value. On the other hand, the switching signal is at a high level.
In the case of +1'', ``1010'' (binary number) is input to address terminals 11, 12, 13, and 14. Then, as shown in the same figure, output terminals 15.16, 17.1
From 8, the cosine function value "1101" (binary number), NIC
5=12.9ζ13 (decimal number) is output. This cosine function value is an approximate value of a 2 [bit] cosine function value.
このように、切換信号がロウレベル″０′″のときは正
弦関数１直、ハイレベル１１１１１のときは余弦関数値
が、各々出力されるのである。In this way, when the switching signal is at the low level "0", a sine function value is output, and when the switching signal is at the high level, a cosine function value is output.
なお本実施例において、半導体メモリ２が記・憶手段に
、ゲート回路３が切換手段に、各々該当する。In this embodiment, the semiconductor memory 2 corresponds to storage/memory means, and the gate circuit 3 corresponds to switching means.
以上説明したように本実施例によれば、メモリエリアを
最小に保持したまま、正弦関数（ＳＩＮ）および余弦関
数（ＣＯ８）の両開数値を発生できる。As described above, according to this embodiment, it is possible to generate double open values of the sine function (SIN) and the cosine function (CO8) while keeping the memory area to a minimum.
また、半導体メモリ２と、排他的論理和回路（ＥＸ−Ｏ
Ｒ）３１．３２，３３．３４から成るケート回路３とを
組み合わせた簡単な回路構成により実現できる。In addition, the semiconductor memory 2 and the exclusive OR circuit (EX-O
R) It can be realized by a simple circuit configuration in combination with the gate circuit 3 consisting of 31.32 and 33.34.
このように、三角関数発生器１のメモリ容量、実装面積
を削減できる。In this way, the memory capacity and mounting area of the trigonometric function generator 1 can be reduced.
さらに、半導体メモリ２に余弦関数値を記憶した場合は
、切換信号がロウレベル＋ｌ□Ｉ＋で余弦関数（直、切
換信号がハイレベル＋＋１１１で正弦関ｖｉ値を出力で
きる。Further, when a cosine function value is stored in the semiconductor memory 2, a cosine function (direct) can be output when the switching signal is at a low level +l□I+, and a sine function vi value can be output when the switching signal is at a high level ++111.
なお、本実施例では、正弦関数、余弦関数の場合につい
て説明した。しかし、例えば、三角関数のＴＡＮ （θ
）とＣＯＴ （θ）とは、次式（５）のような関係にあ
る。In this embodiment, the case of a sine function and a cosine function has been explained. However, for example, the trigonometric function TAN (θ
) and COT (θ) have a relationship as shown in the following equation (5).
ＴＡＮ （７Ｔ／２−θ）＝ＣＯＴ（θ）・・・ （５
）従って、ＴＡＮ （θ）、Ｃ０Ｔ（θ）の何れか一方
の値を半導体メモリに記憶し、ゲート回路を介して入力
信号を伝達し、制御端子入力信号により入力データとそ
の補数とを切り換えるよう構成すると、ＴＡＮ （、θ
）およびＣＯＴ （θ）の両関数（直が得られる。TAN (7T/2-θ)=COT(θ)... (5
) Therefore, the value of either TAN (θ) or C0T (θ) is stored in a semiconductor memory, the input signal is transmitted through the gate circuit, and the input data and its complement are switched by the control terminal input signal. When configured, TAN (, θ
) and COT (θ) (direct) are obtained.
また、一般に、次式（６）の関係を満たす２つの関数ｆ
（ｘ）、 ｇ （Ｘ）にも適用できる。In addition, in general, two functions f that satisfy the relationship of the following equation (6)
(x), g (X) can also be applied.
ｆ （Ｔ−ｘ） ＝ｇ （ｘ） ・・・ （
６）−例として、例えは、次式（７）、 （８）の両
関数に適用しても同様な効果を奏する。f (T-x) = g (x) ... (
6) - As an example, the same effect can be obtained even if the analogy is applied to both the functions of the following equations (7) and (8).
ｙ ：＝ ｘ２ ・・・ （７
）ｙ ＝ （２”−１−ｘ） ・・・ （
８）さらに、本実施例では、入力信号を４ ［ｂ ｉ
ｔ］に設定した。しかし、例えば、入力信号の桁数を任
意に増減変更しても、上記実施例と同様な効果を発揮す
る。y:=x2...(7
)y = (2”-1-x) ... (
8) Furthermore, in this embodiment, the input signal is 4 [b i
t]. However, for example, even if the number of digits of the input signal is arbitrarily increased or decreased, the same effect as in the above embodiment can be obtained.
［発明の効果］
以上詳記したように本発明のディジタル型関数発生器は
、入力される論理変数とその補数とを切換指令に従い切
り換えて得られるパラメータを与え、所定関数、もしく
は、上記パラメータの補数と上記所定関数の関数値に同
一の関数値との対応関係を一意的に規定する関数の何れ
か一方のみの記憶している関数値から、所定関数および
上記関数の両開数値を、切換指令に応じて出力するよう
構成されている。このため、最小の記憶容量で、所定関
数および該所定関数と特定の関係を有する関数の両開数
値を提供できるという優れた効果を奏する。[Effects of the Invention] As detailed above, the digital function generator of the present invention provides a parameter obtained by switching the input logic variable and its complement according to a switching command, and generates a predetermined function or a parameter of the above parameter. Switching the double open value of the predetermined function and the above function from the stored function value of only one of the functions that uniquely defines the correspondence between the complement and the same function value as the function value of the above predetermined function. It is configured to output according to commands. Therefore, it is possible to provide the double arithmetic value of a predetermined function and a function having a specific relationship with the predetermined function with a minimum storage capacity, which is an excellent effect.
また、上記効果に伴い、ディジタル型関数発生器の記憶
容量、実装空間を削減できる。Furthermore, with the above effects, the storage capacity and mounting space of the digital function generator can be reduced.
第１図は本発明一実施例の概略構成図、第２図は同じく
その回路図、第３図は同じくその入力データと出力デー
タとの関係を示す説明図である。
１・・・三角関数発生器、２・・・半導体メモリ、３・
・・ゲート回路、１５．１６，１７．１８・・・出力端
子、２１．２２．２３．２４・・・入力端子、２５−・
・制御端子
第３図FIG. 1 is a schematic configuration diagram of an embodiment of the present invention, FIG. 2 is a circuit diagram thereof, and FIG. 3 is an explanatory diagram showing the relationship between input data and output data. 1...Trigonometric function generator, 2...Semiconductor memory, 3.
...Gate circuit, 15.16, 17.18...Output terminal, 21.22.23.24...Input terminal, 25--
・Control terminal figure 3
Claims (1)
る所定関数、上記パラメータの補数と上記関数値に同一
の関数値との対応関係を一意的に規定する間数の何れか
一方の関数値のみを記憶し、外部から伝達されるパラメ
ータに対応する関数値を出力する記憶手段と、 入力される論理変数、該論理変数の補数の何れか一方を
、外部からの切換指令に従い、パラメータとして上記記
憶手段に出力する切換手段と、を備えたことを特徴とす
るディジタル型関数発生器。[Claims] 1. A predetermined function that uniquely defines the correspondence between a parameter and a function value, and a predetermined function that uniquely defines a correspondence between the complement of the parameter and the same function value as the function value. Storage means for storing only one of the function values and outputting the function value corresponding to the parameter transmitted from the outside; and external switching of either the input logic variable or the complement of the logic variable. A digital function generator comprising: switching means for outputting parameters as parameters to the storage means in accordance with commands.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20654588A JPH0285909A (en) | 1988-08-19 | 1988-08-19 | Digital function generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20654588A JPH0285909A (en) | 1988-08-19 | 1988-08-19 | Digital function generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0285909A true JPH0285909A (en) | 1990-03-27 |
Family
ID=16525156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20654588A Pending JPH0285909A (en) | 1988-08-19 | 1988-08-19 | Digital function generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0285909A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217704A (en) * | 1975-08-01 | 1977-02-09 | Hitachi Ltd | Transmission calling control system of automatic exchange |
| JPS52111347A (en) * | 1976-03-16 | 1977-09-19 | Nec Corp | Function table read/write device |
| JPS5926058A (en) * | 1982-08-02 | 1984-02-10 | Asahi Chem Ind Co Ltd | Dispensing method and dispensing device |
-
1988
- 1988-08-19 JP JP20654588A patent/JPH0285909A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217704A (en) * | 1975-08-01 | 1977-02-09 | Hitachi Ltd | Transmission calling control system of automatic exchange |
| JPS52111347A (en) * | 1976-03-16 | 1977-09-19 | Nec Corp | Function table read/write device |
| JPS5926058A (en) * | 1982-08-02 | 1984-02-10 | Asahi Chem Ind Co Ltd | Dispensing method and dispensing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807172A (en) | Variable shift-count bidirectional shift control circuit | |
| US4233524A (en) | Multi-function logic circuit | |
| US5224065A (en) | Arithmetic operation unit having bit inversion function | |
| JPH0428180B2 (en) | ||
| US5847450A (en) | Microcontroller having an n-bit data bus width with less than n I/O pins | |
| US3970833A (en) | High-speed adder | |
| JPH0285909A (en) | Digital function generator | |
| US6738792B1 (en) | Parallel mask generator | |
| US5402381A (en) | Semiconductor memory circuit having bit clear and/or register initialize function | |
| US5875147A (en) | Address alignment system for semiconductor memory device | |
| US5491803A (en) | Response resolver for associative memories and parallel processors | |
| US5896308A (en) | Combinational logic circuit | |
| JPS6336017B2 (en) | ||
| JPS62192085A (en) | Bit processing circuit | |
| SU328441A1 (en) | ||
| KR890002664B1 (en) | Parity detection circuit | |
| JPS63229538A (en) | Access control system for memory element of electronic computer | |
| KR930003415B1 (en) | Parallel data out-put circuit | |
| JP3057749B2 (en) | I / O port | |
| JPH05173876A (en) | Extended memory board | |
| JP2642731B2 (en) | Address generation circuit | |
| JPH03282602A (en) | Sequencer circuit | |
| JPS5935453B2 (en) | Interrupt priority determination circuit | |
| WO2004044731A2 (en) | Device and method for performing shift/rotate operations | |
| JPH04130549A (en) | Memory device |