JPH0285909A - ディジタル型関数発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、記憶容量削減に有効なディジタル型関数発生
器に関する。

［従来の技術］ 従来より、ディジタル回路を構成する集積回路等の各種
素子の実装面積削減のため、各種の機能実現部分を共有
することが知られている。このような技術として、例え
ば、次のようなものが提案されている。すなわち、 （１）　シフト回路と比較器から成るアドレス選択回路
に、アドレス情報を単一信号線を介してシリアルに入力
し、アドレス情報スの集積回路全体に占める面積割合を
低減する「アドレス選択回路」　（特開昭６１−６６２
８３号公報）。

（２）　シフトレジスタを用いてワード線を選択し、ワ
ード線選択部の面積を抑制する「半導体記憶装置」　（
特開昭６２−２２２９１号公報）。

［発明が解決しようとする課題］ しかし、従来技術は、アドレス・バスやワード線選択部
等、信号伝達経路の実装面積を削減するものであり、例
えば、記憶部等、素子本来の機能部分の記憶容量低減に
より実装面積を削減する配慮はなされていないという問
題点があった。

このことは、例えば、各種間数の関数値を記・憶してお
り、外部からの入力信号に応じて関数値を出力する関数
発生器等で、記憶する関数の種類の増加に伴って記憶容
量が増加してしまうという問題を招致し、従来技術も未
だ充分ではなかった。

本発明は、最小の記憶容量で、特定関係にある２種類の
関数値を出力可能なディジタル型関数発生器の提供を目
的とする。

［課題を解決するための手段］ 上記目的を達成するためになされた本発明は、パラメー
タと関数値との対応関係を一意的に規定する所定関数、
上記パラメータの補数と上記関数値に同一の関数値との
対応関係を一意的に規定する関数の何れか一方の関数値
のみを記憶し、外部から伝達されるパラメータに対応す
る関数値を出力する記・憶手段と、 入力される論理変数、該論理変数の補数の何れか一方を
、外部からの切換指令に従い、パラメータとして上記記
憶手段に出力する切換手段と、を備えたことを特徴とす
るディジタル型関数発生器を要旨とするものである。

［作用コ 本発明のディジタル型関数発生器は、入力される論理変
数、該論理変数の補数の何れか一方を、外部からの切換
指令に従い、パラメータとして切換手段が記憶手段に出
力する。すると、パラメータと関数値との対応関係を一
意的に規定する所定関数、上記パラメータの補数と上記
関数値に同一の関数値との対応関係を一意的に規定する
関数の何れか一方の関数値のみを記憶している記憶手段
は、上記切換手段から伝達されるパラメータに対応する
関数値を出力するよう働く。

すなわち、入力される論理変数とその補数とを切換指令
に従い切り換えて得られるパラメータを与え、所定関数
、もしくは、上記パラメータの補数と上記所定関数の関
数値に同一の関数値との対応関係を一意的に規定する関
数の何れか一方のみの記憶している関数値から、所定関
数および上記関数の両開数値を、切換指令に応じて出力
するのである。

従って、本発明のディジタル型関数発生器は、最小の記
憶容量で、所定関数および該所定関数と特定の関係を有
する関数の両開数値を発生するよう働く。

［実施例コ 次に本発明の好適な実施例を図面に基づいて詳細に説明
する。本発明の一実施例である三角関数発生器の概略構
成を第１図に示す。

同図に示すように、三角関数発生器１は、半導体メモリ
２およびゲート回路３から構成されている。

半導体メモリ２は、ゲート回路３から角度θに相当する
４［ｂｉｔｌの入力データが入力されるアドレス端子１
１．１２，１３．１４（アドレス端子１１が最下位）、
入力された入力データ（角度θ）に対応する正弦関数の
関数値である出力データを出力する出力端子１５．　１
６．　１７．　１８（出力端子１５が最下位）を備えて
いる。

ケート回路３は、角度θに相当する角度信号が入力され
る入力端子２１．　２２．　２３．　２４、角度θに対
する正弦関数値、余弦関数値の何れを出力するかの切換
信号を入力する制御端子２５．４個の２入力１出力排他
的論理和回路（以下、ＥＸ−ＯＲと呼ぶ’）３１，３２
，３３．３４から構成されている。各ＥＸ−ＯＲ３１，
３２，３３，３４の一方の入力端は入力端子２１．　２
２．　２３゜２４に、他方の入力端は全て制御端子２５
に、各出力側は各々アドレス端子１１．　１２．　１３
．　１４に、それぞれ接続されている。ゲート回路３は
、制ｉ卸端子２５の切換信号がロウレベルり０１１のと
きは入力端子２１，２２，２３．２４に入力された角度
信号をそのまま入力データとして、一方、制御端子２５
の切換信号がハイ、レベルゝ′１゛′のときは入力端子
２１，２２，２３．２４に入力された角度信号の補数を
入力データとして、各々半導体メモリ２のアドレス端子
１１．　１２．　１３．　１４に出力する。

半導体メモリ２は、第２図に示すように、アドレス端子
１１，１２，１３．１４と出力端子１５゜１６．１７．
１８との間に、複数の、ＮＯＴ回路４１．５入力１出力
ＡＮＤ回路４２、ＭＯ９型電界効果トランジスタ４３．
４４を介装して構成されている。この半導体メモリ２に
は、第３図に示すように、正弦関数５ＩＮ（θ）の関数
値が、角度（０°〜９０°）まで角度間隔（６°×９０
７１５）で記憶されている。すなわち、第１図に示すア
ドレス端子１１，１２，１３．１４に４［ｂｉｔ］の２
進数の入力データｎｂ（１０進数のｎ相当値）が入力さ
れると、この入力データｎｂに相当するアドレスに記憶
され、次式（１）で示す正弦関数値の４　［ｂ　ｉ　ｔ
］の２進数の近似値Ｎｂ（１０進数のＮ）が出力される
のである。

Ｎ　＝　　１５ＸＳＩＮ　（９０°／１５　　Ｘ　　ｎ
　）・・・　（１） 但し、　０≦ｎ≦１５ 次に、三角関数発生器１の作動を説明する。まず、制御
端子２５に入力される切換信号がロウレベル１１０１１
の場合、入力端子２１．　２２．　２３゜２４に入力さ
れる角度信号ｎｂｌ（１０進数のｎｌに相当）は、その
ままゲート回路３を介し、アドレス端子１１，１２，１
３．１４に２進数の入力データｎｂｌとして入力される
。従って、出力端子１５，１６．１７．１８からは、次
式（２）で示す正弦関数値Ｎ１（１０進数表記）が出力
される。

Ｎｌ　　＝　　１５ＸＳＩＮ　　（９０°　／１５　　
Ｘ　　ｎｌ）・・・（２） 一方、制御端子２５に入力される切換信号がハイレベル
”＋１″”の場合、入力端子２１．　２２．　２３．２
４に入力される２進数の角度信号ｎ１は、角度信号ｎ１
の１の補数ｎｌｃ　（ｎｌ　ｃ＝　（１５−ｎｌ））に
変換され、ゲート回路３を介し、アドレス端子１１，１
２．１３．１４に２進数の入力データｎｌｃとして入力
される。従って、出力端子１５．１６，１７．１８から
は、次式（３）で示す正弦関数値ＮＩＣ（１０進数）が
出力される。

ＮＩＣ＝　　１５ＸＳＩＮ（９０°／１５Ｘｎｌｃ） ＝　　１５　　Ｘ　　ＳＩＮ　　（９０’／１５Ｘ　　
（１５−ｎ　１）　　）　　　・・・（３）ところが、
式（３）は、次式（４）に示すように、角度信号ｎｌ　
（１０進数表記）の余弦関数値ＮＩＣ９（１０進数表記
）に等しい。

ＮＩＣ９＝　　１５ Ｘ　　ＣＯ９（９０°／１５　　Ｘ　　ｎｌ）・・・（
４） 従って、制御端子２５に入力される切換信号がパイレベ
ル＋１１１１の場合は、出力端子１５．１６゜１７．１
８から角度信号ｎ１の余弦関数値ＮＩＣ８が２進数とし
て出力される。すなわち、第３図に示すように、角度信
号ｎ＝５　（１０進数）が入力され、切換信号がロウレ
ベル”０”の場合、アドレス端子１１，１２，１３．１
４には、０１０１”（２進数）が入力される。すると、
同図に示すように、出力端子１５．１６，１７．１８か
らは、”　１０００”　　（２進数）、関＠値Ｎ１＝７
゜５≠８（１０進数）が出力される。この関数値は正弦
関数値の近似値である。一方、切換信号がハイレベル”
＋１″の場合、アドレス端子１１，１２゜１３．１４に
は、′″１０１０″”　（２進数）が入力される。する
と、同図に示すように、出力端子１５．１６，１７．１
８からは、余弦関数値″１１０１”（２進数）、ＮＩＣ
５＝１２．９ζ１３（１０進数）が出力される。この余
弦関数値は２［ｂｉｔ］の余弦関数値の近似値である。

このように、切換信号がロウレベル″０′″のときは正
弦関数１直、ハイレベル１１１１１のときは余弦関数値
が、各々出力されるのである。

なお本実施例において、半導体メモリ２が記・憶手段に
、ゲート回路３が切換手段に、各々該当する。

以上説明したように本実施例によれば、メモリエリアを
最小に保持したまま、正弦関数（ＳＩＮ）および余弦関
数（ＣＯ８）の両開数値を発生できる。

また、半導体メモリ２と、排他的論理和回路（ＥＸ−Ｏ
Ｒ）３１．３２，３３．３４から成るケート回路３とを
組み合わせた簡単な回路構成により実現できる。

このように、三角関数発生器１のメモリ容量、実装面積
を削減できる。

さらに、半導体メモリ２に余弦関数値を記憶した場合は
、切換信号がロウレベル＋ｌ□Ｉ＋で余弦関数（直、切
換信号がハイレベル＋＋１１１で正弦関ｖｉ値を出力で
きる。

なお、本実施例では、正弦関数、余弦関数の場合につい
て説明した。しかし、例えば、三角関数のＴＡＮ　（θ
）とＣＯＴ　（θ）とは、次式（５）のような関係にあ
る。

ＴＡＮ　（７Ｔ／２−θ）＝ＣＯＴ（θ）・・・　（５
）従って、ＴＡＮ　（θ）、Ｃ０Ｔ（θ）の何れか一方
の値を半導体メモリに記憶し、ゲート回路を介して入力
信号を伝達し、制御端子入力信号により入力データとそ
の補数とを切り換えるよう構成すると、ＴＡＮ　（、θ
）およびＣＯＴ　（θ）の両関数（直が得られる。

また、一般に、次式（６）の関係を満たす２つの関数ｆ
　（ｘ）、　　ｇ　（Ｘ）にも適用できる。

ｆ　（Ｔ−ｘ）　＝ｇ　（ｘ）　　　　　　・・・　（
６）−例として、例えは、次式（７）、　　（８）の両
関数に適用しても同様な効果を奏する。

ｙ　：＝　ｘ２　　　　　　　　　　　　・・・　（７
）ｙ　＝　（２”−１−ｘ）　　　　　　　・・・　（
８）さらに、本実施例では、入力信号を４　［ｂ　ｉ　
ｔ］に設定した。しかし、例えば、入力信号の桁数を任
意に増減変更しても、上記実施例と同様な効果を発揮す
る。

［発明の効果］ 以上詳記したように本発明のディジタル型関数発生器は
、入力される論理変数とその補数とを切換指令に従い切
り換えて得られるパラメータを与え、所定関数、もしく
は、上記パラメータの補数と上記所定関数の関数値に同
一の関数値との対応関係を一意的に規定する関数の何れ
か一方のみの記憶している関数値から、所定関数および
上記関数の両開数値を、切換指令に応じて出力するよう
構成されている。このため、最小の記憶容量で、所定関
数および該所定関数と特定の関係を有する関数の両開数
値を提供できるという優れた効果を奏する。

また、上記効果に伴い、ディジタル型関数発生器の記憶
容量、実装空間を削減できる。

【図面の簡単な説明】

第１図は本発明一実施例の概略構成図、第２図は同じく
その回路図、第３図は同じくその入力データと出力デー
タとの関係を示す説明図である。 １・・・三角関数発生器、２・・・半導体メモリ、３・
・・ゲート回路、１５．１６，１７．１８・・・出力端
子、２１．２２．２３．２４・・・入力端子、２５−・
・制御端子 第３図

Claims (1)

1. 【特許請求の範囲】 １　パラメータと関数値との対応関係を一意的に規定す
   る所定関数、上記パラメータの補数と上記関数値に同一
   の関数値との対応関係を一意的に規定する間数の何れか
   一方の関数値のみを記憶し、外部から伝達されるパラメ
   ータに対応する関数値を出力する記憶手段と、 入力される論理変数、該論理変数の補数の何れか一方を
   、外部からの切換指令に従い、パラメータとして上記記
   憶手段に出力する切換手段と、を備えたことを特徴とす
   るディジタル型関数発生器。