JPH0284730A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波トランジスタのような微細電極配線を有
する半導体装置の製造方法に関するものである。

〔従来の技術〕

第２図は従来技術により形成された高周波トランジスタ
を示したもので、第２図＋８）〜（ｄ）はケミカルエツ
チングによる電極形成方法を示す。

第２図（ａｌにおいて、１はＮ形エピタキシアル層、２
はＮ形エピタキシアル層１上に形成された酸化膜、３は
Ｎ形エピタキシアル層１とは反対の不純物を拡散したベ
ース接合領域、４はＢＶｃ、。耐圧を高めるためにベー
ス接合領域３を形成する時、同時に拡散により形成した
ガードリング、５はベース接合領域３とは反対の不純物
を拡散したエミッタ接合領域、６はベースオーミックコ
ンタクト孔、７はエミッタオーミックコンタクト孔、６
１゜７１は電極とベースオーミックコンタクト孔６゜エ
ミッタオーミンクコンタクト孔７の接触抵抗を小さくす
るために形成された白金シリサイド層、８は主電極配線
形成用金属９とコンタクト孔６゜７との密着力を向上さ
せるために形成されたバリアメタルで通常Ｔｉ−Ｗ等が
使用される。６２はベース電極、７２はエミッタ電極、
９は主電極金属６２．７２をメッキにより形成するため
に必要な主電極配線形成用金属で一般に主電極金属６２
゜７２と同種の金属が使用され、通常金が使用される。

次いで、１０は主電極金属６２．７２をメッキによ桑形
成するのに必要なホトレジストで一般に０ＦＰＲ（東京
応化社製、商品名）のようなポジティブホトレジストが
使用される。ホトレジスト膜１０が形成された後、電解
メッキにより主電極金属であるベース電極６２．エミッ
タ電極７２が形成される。

第２図（ｂ）は主電極金属６２．７２を形成した後不必
要となったホトレジスト膜１０を除去した状態を示して
いる。

第２図（Ｃ）は第２図（ｂ）のＡ部を拡大した図で、主
電極金属であるベース電極６２をマスクとして主電極配
線形成用金属９をケミカルエツチングした状態を示し、
この場合サイドエッチ１１を生ずる。

次いで、第２図（ｄ）は主電極配線形成用金属９をマス
クにしてバリアメタル８をケミカルエツチングによりエ
ツチングした状態を示す。このようにケミカルエツチン
グで行った場合はサイドエツチングが大きく、コンタク
トパターンとの接触面積が小さいために電極の剥離を生
ずるか、または接触抵抗が大きいためにＥ３ｖｔｍｒの
バラツキの原因となる。

このような問題を解決するために、サイドエッチの少な
い異方性エツチング（ドライエツチング）によりエツチ
ングをした場合を第２図（ｅ）〜（ｈ）に示す。図にお
いて、第２図（ａｌ〜（ｄｌと同一符号は同一部分を示
し、８１はバリアメタルの薄膜、９１は主電極配線形成
用金属の薄膜、１２は主電極配線形成用金属のテープ状
になったものである。

第２図＋１１）は異方性エツチングにより主電極配線形
成用金属９をエツチングした状態を示し、酸化膜段差部
に主電極配線形成用金属の薄膜９１が残る。これは第２
図（ｆ）に示すように異方性エツチングにより一定量の
金属がエツチングされるためで、ついでバリアメタル８
をケミカルエツチングによりエツチングするのであるが
、酸化膜段差部に残った主電極配線形成用金属９１の膜
厚が薄いことと、その幅が酸化膜段差部と同じ幅で狭い
ことにより、第２図（ｇ）に示すようにバリアメタル８
のケミカルエツチングでサイドニッチ１１を生じ、第２
図（ｈｌに示すように酸化膜段差部に残っている金属の
薄膜９１が剥離し、テープ状１２となってウェハ上を移
動し、ベース・エミッタ間の短絡の原因となる。

〔発明が解決しようとする問題点〕

従来の技術で説明したように、高周波トランジスタのよ
うな微細電極配線をケミカルエツチングで加工すると、
第２図（Ｃ）のように主電極配線形成用金属９がサイド
エッチされ、金属９をマスクにしてバリアメタルをエツ
チングすると、第２図（ｄ）に示すようにオーミックコ
ンタクト孔の幅より狭く形成され、ＢＶ！１Ｆのバラツ
キや、電極剥離の原因となる。

また第２図（ｅ）〜（ｈ）に示すように、電極のサイド
エッチを防ぐために異方性のドライエツチング（スパッ
タエツチング等）で形成するときに、酸化膜段差部に金
属の薄膜９１が残り、つづいてバリアメタル８をケミカ
ルエツチングするときに該バリアメタル８がサイドエツ
チングされ、ることにより、金属の薄膜９１が剥離して
移動し、電極配線にかぶさり、エミッタ・ベース短絡の
原因となる等の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、微細電極のサイドエッチが少なく、電極の剥
離あるいはＢＶＥＩＩＦの増大やバラツキがなく、また
酸化膜段差部に電極金属が残ることもない、高精度の電
極形成が可能な半導体装置の製造方法を提供することを
目的とする。

〔問題点を解決するための手段〕 この発明に係る半導体装置の製造方法は、主電極金属の
電解メッキ終了後、メッキに必要なホトレジスト膜を除
去し、新たに微細配線領域のみをホトレジスト膜で被覆
し、酸化膜段差部や微細配線パターン以外の部分をケミ
カルエツチングによりエツチングする工程と、微細配線
パターンを保護したホトレジスト膜を除去し、微細配線
にサイドエッチの少ない異方性のドライエツチングを施
すことにより電極を形成する工程とからなるものである
。

〔作用〕

この発明における半導体装置の製造方法では、微細電極
領域をホトレジ８ト膜で被覆し、微細パターン以外の部
分を等方性のケミカルエツチングによりエツチングする
ことにより酸化膜段差部に電極金属が残るのを防止でき
、微細電極領域を被覆したホトレジスト膜を除去し、微
細電極領域にサイドエッチの少ない異方性のドライエツ
チングを施すことにより微細電極のサイドエッチを防止
できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による半導体装置の製造方法
を示す図である。第１図（ａｌにおいて、ｌはＮ形エピ
タキシアル層、２はＮ形エピタキシアル層１上に形成さ
れた酸化膜、３はＮ形エピタキシアル層ｌとは反対の不
純物を拡散したベース接合領域、４はＢＶｃｔ。耐圧を
高めるためにベース接合領域３を形成するときに同時に
拡、散により形成したガードリング、５はベース接合領
域３とは反対の不純物を拡散したエミッタ接合領域、６
はベースオーミックコンタクト孔、７はエミッタオーミ
ンクコンタクト孔、６１．７１はバリアメタル８とベー
スオーミックコンタクト孔６．エミッタオーミンクコン
タクト孔７との接触抵抗を小さくするために形成された
白金シリサイド層、８は主電極配線形成用金属９とコン
タクト孔６．７との密着力を向上させるために形成され
たバリアメタルで、通常Ｔｉ−Ｗなどが使用される。９
は主電極金属６２．７２をメッキにより形成するために
必要な主電極配線形成用金属で、一般に主電極金属６２
．７２と同種の金属が使用される０次いで、１０は主電
極金属６２．７２をメッキにより形成するのに必要なホ
トレジスト膜で、一般に０ＦＰＲのようなポジティブレ
ジストが使用される。

ホトレジスト膜ｌＯが形成された後、電解メッキにより
主電極金属であるベース電極６２．エミッタ電極７２が
形成される。

第１図（ｂｌは主電極金属６２．７２を形成したのち、
不要となったホトレジスト膜１０を除去した状態を示す
。

ここで、次に主電極金属６２．７２を電解メッキにより
形成するのに使用した主電極配線形成用金属９をエツチ
ングするのであるが、従来のように、ケミカルエツチン
グのような等方性のエツチング液でエツチングした場合
、サイドエツチングによる主電極金属６２．７２の剥離
や、ＢＶ□。

のバラツキが大きくなるという欠点がある。またドライ
エツチングような異方性のエツチングによりエツチング
した場合においても、酸化膜段差部にメタルが残るとい
う欠点がある。

そこで、本発明はこのような欠点を補うために以下の方
法を用いた。

即ち、第１図（Ｃ１に示すように微細配線の主電極金属
６２．７２をホトレジスト膜１０により被覆し、第１図
（ｄｌに示すように主電極金属以外の部分をケミカルエ
ツチングによりエツチングする。次に主電極金属６２．
７２を被覆したホトレジスト膜１０を除去し、主電極金
属部をサイ、ドエッチの少ない異方性のエツチング（ド
ライエツチング）によりエツチングする０次に第１図（
ｅ）に示すように不要となったホトレジスト１０をＯＭ
Ｒストリッパ（東京応化社製、商品名）により除去し、
主電極配線形成用金属９をドライエツチングによりエツ
チングし、バリアメタル８をケミカルエツチングにより
エツチングし、高周波トランジスタの微細電極配線を形
成する。

以上、本発明の一実施例による高周波トランジスタの製
造方法について説明したが、一般に微細電極配線の形成
はサイドエツチングの少ない異方性のドライエツチング
で行うが、従来の技術で説明したように異方性エツチン
グにより電極を加工した場合は、酸化膜段差部に電極金
属が残り、後工程の処理で酸化膜段差部に残った電極金
属が剥離し、Ｂｖ、。がショートする問題が発生し、足
留まりの低下や、信頼性劣化の大きな原因となる。

また、等方性のケミカルエツチングで加工した場合は主
電極金属を電解メッキにより形成するのに必要な金属が
サイドエッチされ、それをマスクにバリアメタルをエツ
チングするために、バリアメタルとオーミックコンタク
ト孔との接触面積が非常に小さく、主電極金属の剥離や
、オーミックコンタクト孔との接触面積が小さいことに
よって接触抵抗が大きくなり、ＢＶ！ＩＦの増大やバラ
ツキにより高周波特性や信顛性劣化の大きな原因となっ
ていたが、本発明による方法は、以上のように異方性エ
ツチングと等方性エツチングの両方の特徴を利用した方
法であるため、従来の欠点を改善できる高周波トランジ
スタのような微細電極を有する半導体装置の製造が可能
である。

なお、本実施例は高周波トランジスタについて説明した
が、本発明は集積回路などあらゆる半導体装置に応用で
きるものである。

〔発明の効果〕

以上のように、本発明に係る半導体装置の製造方法によ
れば、微細電極を有する部分は異方性のドライエツチン
グにより、微細電極以外の部分は等方性のケミカルエツ
チングによりエツチングするため、微細電極のサイドエ
ッチが少、なく、電極の＃ＩＪｌあるいはＢＶｚｍｙの
増大やバラツキがなく、また酸化膜段差部に電極金属が
残ることもない、高精度の電極形成ができる効果がある
。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の一実施例による半導体
装置の製造方法の途中の工程を示す断面図、第２図（ａ
）、　（ｂ）は従来の半導体装置の製造方法の途中の工
程を示す断面図、第２図（Ｃ）〜（ｈｌは従来の半導体
装置の製造方法の電極形成における不具合を説明するた
めの断面図である。 図において、ｌはＮ形エピタキシアル層、２は酸化膜、
３はベース接合領域、４はガードリング５はエミッタ接
合領域、６はベースオーミックコンタクト孔、６１．７
１は白金シリサイド層、６２はベース電極、７２はエミ
ッタ電極、８はバリアメタル、９は主電極配線形成用金
属、９１は主電極配線形成用金属の薄膜、１０はホトレ
ジスト、１１はサイドエッチ、１２はテープ状になった
主電極配線形成用金属である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）微細電極配線を有する半導体装置の製造方法にお
   いて、 主電極金属の電極配線を電極配線形成用金属を用いてメ
   ッキにより形成し、上記電極配線部をホトレジスト膜で
   被覆し、該電極配線部以外の上記電極配線形成用金属を
   ケミカルエッチングによりエッチングする工程と、 上記電極配線部上に被覆したホトレジスト膜を除去し、
   上記電極配線をマスクとして上記電極配線形成用金属を
   異方性のドライエッチングでエッチングして微細電極配
   線を形成する工程とから成ることを特徴とする半導体装
   置の製造方法。