JPH028452B2 - - Google Patents

Info

Publication number
JPH028452B2
JPH028452B2 JP9023185A JP9023185A JPH028452B2 JP H028452 B2 JPH028452 B2 JP H028452B2 JP 9023185 A JP9023185 A JP 9023185A JP 9023185 A JP9023185 A JP 9023185A JP H028452 B2 JPH028452 B2 JP H028452B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
oxide film
surface oxide
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9023185A
Other languages
English (en)
Other versions
JPS61248544A (ja
Inventor
Shunji Seki
Takashi Umigami
Osamu Kogure
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9023185A priority Critical patent/JPS61248544A/ja
Publication of JPS61248544A publication Critical patent/JPS61248544A/ja
Publication of JPH028452B2 publication Critical patent/JPH028452B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Siを半導体とした集積回路に適し、
単位面積当りの静電容量が高く、かつ漏れ電流の
小さい薄膜コンデンサの製造方法に関するもので
ある。
〔従来の技術〕
Siなどの半導体基板上に形成した薄膜コンデン
サは、高密度記憶集積回路や平面表示用能動マト
リツクス駆動回路などの半導体装置における蓄積
容量として重要な役割を果たしている。特に、回
路の集積度の増大にともなつて蓄績容量の占有す
る面積は無視できないものになりつつあり、その
占有面積低減化のため、単位面積当りの静電容量
が高く、漏れ電流が小さく、かつ絶縁耐圧の高い
薄膜コンデンサの必要性が高まつている。
第8図は、上記の半導体素子の中で用いられて
いる典型的な薄膜コンデンサの断面構造を示して
いる。このコンデンサは、Si基板1上に、絶縁層
2、金属電極3を順次形成したものである。これ
まで、このような薄膜コンデンサの絶縁層材料と
しては、熱酸化法やCVD法によつて形成した
SiO2が用いられてきた。SiO2は、その誘電率が
3.4と低いために、SiO2を用いた薄膜コンデンサ
は単位面積あたりの静電容量が大きくならないと
いう欠点がある。また、単位面積あたりの静電容
量を大きくするために、SiO2膜厚を薄くするこ
とが試みられているが、この場合には、絶縁層の
膜厚の減少にともなつて薄膜コンデンサの絶縁耐
圧が小さくなるという問題点が生じている。
これらの問題点を解決するために、SiO2にく
らべ10倍から20倍程度の誘電率を持つTa2O5
Nb2O5のような誘電体薄膜を薄膜コンデンサの絶
縁層材料として用いる試みがなされてきた。これ
らTa2O5やNb2O5などの誘電体材料は、融点が
1000℃以上と非常に高いので、抵抗加熱方式や電
子ビーム加熱方式を用いた真空蒸着法によつて、
薄膜を形成することは困難である。このため、そ
の形成にはスパツタリング法が主に用いられてい
る。スパツタリング法は、低真空中で放電を起こ
すことにより雰囲気のガスをイオン化し、付着せ
しめんとする薄膜の構成材料の焼結体であるター
ゲツトに、イオン化したガス分子を電界で加速し
て衝突させ、ターゲツトより構成原子をはじき飛
ばし、半導体素子等を形成する基板上に薄膜を堆
積させるという方法である。このスパツタリング
法によれば、基板温度を低く保つた状態で高融点
の誘電体薄膜の形成が可能である。
しかしながら、これまでのところ、スパツタリ
ング法でSi上に形成したTa2O5薄膜やNb2O5薄膜
においては、漏れ電流が小さく絶縁耐圧の高いも
のは得られていない。この結果、薄膜コンデンサ
として漏れ電流を低く抑え十分な絶縁耐圧を得る
ために、絶縁層の膜厚を厚くせざるを得なくな
り、実質的な単位面積あたりの静電容量が大きく
ならないという問題点が生じている。
また、漏れ電流を低く抑える手段として絶縁層
の膜厚を厚くするかわりに、絶縁層を、漏れ電流
が小さく、絶縁耐圧の高いSiO2と、Ta2O5などの
誘電率の高い材料との2層構成にすることが試み
られている。この構成の薄膜コンデンサでは、漏
れ電流を低く抑えることができるものの、絶縁層
全体の20%程度が誘電率の低いSiO2で構成され
るため、絶縁層全体の誘電率が10以下と小さくな
り、実質的には単位面積あたりの静電容量が十分
大きくならないという問題がある。
〔発明が解決しようとする問題点〕
以上述べたように、誘電率が高く、漏れ電流の
小さい絶縁層から成る薄膜コンデンサをSi上に作
製する方法はこれまでのところ得られていない。
本発明の目的は、これらの問題点を解決した高
誘電率、低漏れ電流の絶縁層からなる薄膜コンデ
ンサをSi上に製造する方法を提供することにあ
る。
〔問題点を解決するための手段〕
本発明は、Si上にスパツタリング法によつて誘
電体薄膜を形成する際、形成前のSi表面の表面酸
化膜の膜厚を所望の膜厚に制御することを主要な
特徴とし、詳しくは、少なくとも、Si基板全体を
覆うシヤツターを用い、該シヤツターを閉じた状
態でプリスパツタリングを行う工程、Si基板表面
の極薄表面酸化膜の膜厚を制御する工程、前記誘
導体薄膜をSi基板上に形成する工程を含むことを
特徴とするものである。誘電体薄膜は、Ta2O5
で構成する。
本発明は、従来技術とは、基板電極全体を覆う
構造のシヤツター機構を備えたスパツタリング装
置を用いることにより、プリスパツタリング過程
において、基板がプラズマを含む雰囲気中に露出
することに起因した表面酸化膜の成長を抑制し、
該シヤツター機構を利用して表面酸化膜厚の制御
を行つた後、誘電体薄膜の形成を行う点が異な
る。
〔実施例〕
以下、本発明の一実施例を図面を参照しながら
説明する。
第1図は、本発明の実施に用いたスパツタリン
グ装置の構成図、第2図は、実施例を説明するた
めのTa2O5薄膜形成工程図である。以下に、薄膜
形成の手順を述べる。
(工程1)真空槽4を10-6Torr以下の真空に
排気する。
(工程2)次に、酸素を0%から50%の比率で
混合したアルゴンガスをスパツタリング雰因気ガ
スとして、10-2Torrから10-3Torr真空度に達す
るまで真空槽4内に満たす。
(工程3)その後、シヤツターA7、シヤツタ
ーB8を閉じた状態で、ターゲツト電極5と基板
電極10との間に電圧圧を印加し放電を発生させ
る。この工程3はプリスパツタリングと呼ばれる
もので、ターゲツト6の表面に吸着した水分など
の不純物を除去し、ターゲツト6の表面を清浄化
するためのものである。
(工程4)そして、放電を維持したままシヤツ
ターA7を閉じた状態でシヤツターB7を開閉す
ることにより、Si基板の表面がプラズマを含む雰
囲気中の露出する時間を調節し、Si基板9の表面
に成長する表面酸化膜の膜厚を制御する。
第3図は、Ta2O5をターゲツトとし、酸素を10
%含むアルゴン雰囲気中で放電を発生した時のシ
ヤツターBの開放時間とSi基板上の表面酸化膜の
膜厚との関係を示したものである。ここで、シヤ
ツターAは閉じた状態にあることは言うまでもな
い。酸化膜の初期値は、基板9をスパツタリング
装置に装填する時点で、Si基板表面に存在する自
然酸化膜の膜厚である。本実施例で用いたスパツ
タリング装置は、従来の装置と異なり基板9の全
体を覆うシヤツターB8を備えているため、プリ
スパツタリング過程(工程3)において表面酸化
膜は成長せず、この図のように、シヤツターB8
の開放時間により、基板1の表面の酸化膜厚の制
御が可能である。一方、従来のスパツタリング装
置は、シヤツターBを備えていないために、従来
の製造方法ではプリスパツタリング過程で基板表
面がプラズマを含む雰囲気中にさらされることに
起因した表面酸化膜の成長が進行し、第3図に示
したような膜厚の制御は不可能である。また、通
常30分以上のプリスパツタリングが必要であるた
め、従来の方法では、薄膜形成前に30Å程度の表
面酸化膜が基板表面に成長することを避けること
はできない。
(工程5)前工程4で、所望の表面酸化膜厚に
制御した後、シヤツターA7を開き、誘電体薄膜
の形成を行う。
以上述べたように、従来の方法では、工程が、
工程1、工程2、工程3、工程5と進み、30Å程
度の表面酸化膜が成長したSi基板上に誘電体薄膜
を形成せざるを得ないのに対し、本方法は、Si基
板全体を覆う構造のシヤツター機構を有するスパ
ツタリング装置を用いることにより可能となつた
表面酸化膜厚の制御を経て、誘電体薄膜形成を行
う。
なお、ここで誘電体薄膜形成前の表面酸化膜厚
が、誘電体薄膜形成過程に及ぼす影響については
説明する。第4図1〜3は、スパツタリング法に
よつて20Å以下の表面酸化膜を有するSi基板上
に、誘電体薄膜としてTa2O5を形成した場合の薄
膜形成過程を順次示したものである。ここで、符
号1はSi基板、11は表面酸化膜、12はプラマ
酸化層、13はSi2とTa2O5との混合層、14は
Ta2O5層を示す。薄膜コンデンサの漏れ電流、絶
縁耐圧に大きな影響を及ぼすのは、表面酸化膜1
1、プラズマ酸化膜12、SiO2とTa2O5との混合
層13である。後述するように、漏れ電流が小さ
く、絶縁耐圧の高い薄膜コンデンサを得るために
は、Si基板と絶縁層の界面が、プラズマ酸化層と
SiO2とTa2O5との混合層とからなることが必要で
ある。以下、誘電体薄膜の形成過程にそつて、表
面酸化膜が、プラズマ酸化層、SiO2とTa2O5との
混合層の形成に果たす役割を説明する。
第4図1は、誘電体薄膜を形成する前の状態を
示し、Si基板1の表面上には、表面酸化膜11だ
けが存在する。第4図2は、プラズマご発生さ
せ、前記1の状態の基板1上にTa2O5の形成を開
始した直後の状態を示したものである。プラズマ
中には、酸素がイオン化した粒子と、TaO5がイ
オン化した粒子が含まれるために、形成の初基過
程においては、表面酸化膜11中をイオン化した
粒子がそれぞれ拡散する。そして、表面酸化膜1
1とSi基板1との界面に到達した酸素は、Si基板
1と反応し、プラズマ酸化層12が形成される。
一方イオン化したTa2O5は、酸素にくらべて拡散
速度が遅いために、界面に到達さず、SiO2
Ta2O5との混合層13が形成される。第4図3
は、さらに形成を続けた場合を示したものであ
る。Si基板1上に薄膜の形成が進行すると拡散に
よつて界面に到着する酸素の濃度が減少し、遂に
はプラズマ酸化層12の成長は停止する。また、
SiO2とTa2O5との混合層13は、形成が進行する
につれてTa2O5の比率が増大し、遂には均一な
Ta2O5層14が形成される状態になる。
このように、Ta2O5をSi基板上に形成する場
合、絶縁層は、プラズマ酸化層12、SiO2
Ta2O5との混合層13、均一なTa2O5層14とか
ら構成される。
Ta2O5を形成する直前の基板の表面酸化膜が十
分薄い場合には、上記した過程にしたがつて薄膜
が形成されるが、表面酸化膜が厚い場合には、形
成過程に変化が生ずる。表面酸化膜が厚い場合の
薄膜の形成過程を示したものが第5図1〜3であ
る。第5図1は、形成前の状態で、Si基板1の表
面上には表面酸化膜11だけが存在する。第5図
2は、プラズマを発生させ、前記1の状態の基板
上にTa2O5の形成を開始した直後の状態を示した
ものである。この場合も、形成の初期過程におい
ては、表面酸化膜11中をイオン化した粒子が拡
散するが、表面酸化膜1が厚いために表面酸化膜
11とSi基板1と界面に到達する酸素の濃度は減
少し、プラズマ酸化層12は形成されない。した
がつて、表面酸化膜11上に、SiO2とTa2O5との
混合層13が形成された状態で薄膜の形成が進行
する。第5図3は、さらに形成が進行した場合を
示したもので、SiO2とTa2O5との混合層6中の
Ta2O5の比率が増大し、遂には均一なTa2O5層が
形成される過程を示している。したがつて、薄膜
は、欠陥の多い表面酸化膜上にSiO2とTa2O5との
混合層13、および均一なTa2O5層14が形成さ
れた構造をとる。
第4図3と第5図3に示したように、表面酸化
膜の膜厚によつて、絶縁層とSi基板界面の組成に
大きな変化が生ずる。そこで、定量的なデータを
もつてこれらの組成の違いが、薄膜コンデンサの
特性に及ぼす影響を説明し、本発明の製造方法の
有用性を示す。
第6図は、表面酸化膜の膜厚が7Å(試料1)、
20Å(試料2)、26Å(試料3)のSi基板上に
Ta2O5薄膜を誘電体薄膜として同一作成条件下で
形成した薄膜コンデンサの電流一電圧特性を比較
して示したものである。表面酸化膜の膜厚が20Å
以下の試料1、2では、1MV/cmの強度の電界
を印加した時の漏れ電流が10-8A/cm2以下である
のに対し、表面酸化膜の膜厚が26Åの試料3では
10-1A/cm2以上と急激に漏れ電流が増加してい
る。このように、表面酸化膜の膜厚によつて、絶
縁層とSi基板界面近傍の組成に変化が生じ、表面
酸化膜を20Å近傍以下に制御することが、薄膜コ
ンデンサの漏れ電流の低減化に大きな効果がある
ことがわかる。
第7図は、第6図にて述べた3種類の薄膜コン
デンサについて、絶縁層の静電容量を1MHzにお
けるC1MHzで規格化した規格化容量の周波数分散
を比較して示したものである。26Åの表面酸化膜
を有するSi基板上に形成した試料3では、静電容
量に顕著な周波数分散が認められ、薄膜中に多数
の欠陥が存在していることを示している。これに
対し、表面酸化膜の膜厚が20Å以下のSi基板上に
形成した試料1、2では、静電容量に周波数散は
認められず、欠陥の少ない高品質の絶縁層が得ら
れていることがわかる。また、試料3の誘電損失
は6%であるのに対して、試料1、2の誘電損失
は0.1%以下と非常に小さく、この点からも高品
質の絶縁層が得られていることがわかる。さら
に、試料1、2の絶縁層の誘電率は16.5〜17.0で
あり、絶縁層を2層構成とした場合の誘電率が10
以下であるのに比べ、高い誘電率が実現できる。
以下の結果から明らかなように、本発明の製造
方法により誘電体薄膜形成前のSi基板の表面酸化
膜の膜厚を20Å程度以下に制御することにより、
絶縁層とSi基板界面の組成の制御が可能となり、
高誘電率で、低漏れ電流、高絶縁耐圧、低誘電損
失の高品質の絶縁層をSi基板上に形成することが
できる。なお、上記実施例では、誘電体薄膜とし
てTa2O5を用いた場合について説明したが、
Nb2O5がBaTiOなどの他の材料を用いた場合も
表面酸化膜厚の制御により同様の効果が得られる
ことは言うまでもない。
〔発明の効果〕
以上説明したように、本発明によれば、Si基板
上の表面酸化膜の膜厚を制御することにより、絶
縁層とSi基板界面に良質のプラズマ酸化膜を形成
することが可能となり、Si基板表面に、高誘電
率、低漏れ電流、高耐圧、低誘電損失の高品質絶
縁層を形成することができる。
【図面の簡単な説明】
第1図は、本発明において使用したスパツタリ
ング装置の構成図、第2図は、本発明の製造方法
を説明する工程図、第3図は、シヤツターBの開
放時間と表面酸化膜厚との関係を示す図、第4図
は、薄い表面酸化膜を有するSi基板上にTa2O5
形成した場合の薄膜形成過程の説明図、第5図は
厚い表面酸化膜を有するSi基板上にTa2O5を形成
した場合の薄膜形成過程の説明図、第6図は、表
面酸化膜厚さが7Å(試料1)、20Å(試料2)、
26Å(試料3)のSi基板上に同一のスパツタリン
グ条件で形成したTa2O5を誘電体薄膜とする薄膜
コンデンサの電流−電圧特性を比較して示した
図、第7図は、前記試料1、2、3の静電容量の
周波数分散を示す図、第8図は一般の薄膜コンデ
ンサの断面構造を示す図である。 1……Si基板、2……絶縁層、3……金属電
極、4……真空槽、5……ターゲツト電極、6…
…ターゲツト、7……シヤツターA、8……シヤ
ツターB、9……基板、10……基板電極、11
……表面酸化膜、12……プラズマ酸化層、13
……SiO2とTa2O5との混合層、14……Ta2O5
層。

Claims (1)

  1. 【特許請求の範囲】 1 Si基板上にスパツタリング法により形成した
    誘電体薄膜を絶縁層とする薄膜コンデンサの製造
    方法において、少なくとも、Si基板全体を覆うシ
    ヤツターを用い、該シヤツターを閉じた状態でプ
    リスパツタリングを行う工程、Si基板表面の極薄
    表面酸化膜の膜厚を制御する工程、前記誘電体薄
    膜をSi基板上に形成する工程を含むことを特徴と
    する薄膜コンデンサの製造方法。 2 誘電体薄膜がTa2O5薄膜であることを特徴と
    する特許請求の範囲第1項記載の薄膜コンデンサ
    の製造方法。
JP9023185A 1985-04-26 1985-04-26 薄膜コンデンサの製造方法 Granted JPS61248544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9023185A JPS61248544A (ja) 1985-04-26 1985-04-26 薄膜コンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9023185A JPS61248544A (ja) 1985-04-26 1985-04-26 薄膜コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JPS61248544A JPS61248544A (ja) 1986-11-05
JPH028452B2 true JPH028452B2 (ja) 1990-02-23

Family

ID=13992714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9023185A Granted JPS61248544A (ja) 1985-04-26 1985-04-26 薄膜コンデンサの製造方法

Country Status (1)

Country Link
JP (1) JPS61248544A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0210660D0 (en) * 2002-05-10 2002-06-19 Trikon Technologies Ltd Shutter

Also Published As

Publication number Publication date
JPS61248544A (ja) 1986-11-05

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
US6297539B1 (en) Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US4333808A (en) Method for manufacture of ultra-thin film capacitor
Fujikawa et al. Effects of additive elements on electrical properties of tantalum oxide films
US4364099A (en) Tantalum thin film capacitor
US3627662A (en) Thin film transistor and method of fabrication thereof
Atanassova et al. Influence of oxidation temperature on the microstructure and electrical properties of Ta2O5 on Si
JPH07263570A (ja) 誘電体装置の製造方法
JPH028452B2 (ja)
JP2003158138A (ja) 薄膜トランジスタ用の多層を形成する方法およびこれによって形成されたデバイス
JPH07109562A (ja) Pzt薄膜の作製方法
JP3563032B2 (ja) 半導体装置及びその製造方法
EP1504460B1 (en) Improved electrode for thin film capacitor devices
Seki et al. Formation of high‐quality, magnetron‐sputtered Ta2O5 films by controlling the transition region at the Ta2O5/Si interface
JPH0860347A (ja) 誘電体薄膜堆積方法
JP3727693B2 (ja) TiN膜製造方法
JPH021229B2 (ja)
Peng et al. Low‐energy oxygen ion bombardment effect on BaTiO3 thin films grown by multi‐ion‐beam reactive sputtering technique
JP3973838B2 (ja) アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜
JP2507963B2 (ja) 酸化物薄膜の製造方法
JP2001332126A (ja) 誘電体膜、キャパシタ絶縁膜及びスパッタリングターゲット
JPS60160155A (ja) 半導体装置の製造方法
JPH0265111A (ja) 薄膜キャパシタおよびその製造方法
JPH0528866A (ja) 誘電体の成膜方法
JPH0768615B2 (ja) 薄膜の製造方法