JPH0283779A

JPH0283779A - ベクトル処理装置の命令実行制御方式

Info

Publication number: JPH0283779A
Application number: JP23505788A
Authority: JP
Inventors: Toshiko Isobe; 磯部　敏子; Tadaaki Isobe; 磯部　忠章
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1988-09-21
Filing date: 1988-09-21
Publication date: 1990-03-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数のパイプライン処理機構から成るベクト
ル処理装置の制御方式に係り、特に、パイプライン処理
機構における資源待ちの無駄な空き時間を排除し、効率
良くベクトル命令を処理するために用いて好適なベクト
ル処理装置の命令実行制御方式に関する。

〔従来の技術〕

複数のパイプライン処理機構と複数本のベクトルレジス
タから成るベクトル処理装置において、ベクトル命令を
実行する場合、処理装置は、前もって、該命令が使用す
るパイプライン処理機構（リソースとも呼ぶ）やベクト
ルレジスタが“空５状態になっているか否かを検査する
ことが必要である。もし、これらが“空”状態でなけれ
ば（これをリソース・コンフリクト、レジスタ・コンフ
リクトと呼ぶ）該命令の実行は待たされることになる。

このようなコンフリクトが発生すると、後続の命令が割
付けられたリソースやレジスタに空時間が生じてしまい
、これがシステムの性能を低下させることになる。この
性能低下を改善する従来技術として、例えば、その一つ
に「チエイニング」と呼ばれる技術が知られている。こ
の技術は、先行するベクトル命令のへクトルレジヌタへ
の書込が全て終了しなくても、書込まれた要素に関して
は、後続命令での読み出しを行なうよう処理するもので
ある。即ち、二つのパイプラインを連結（チエイン）し
て処理するわけである。このチエイニングにより、レジ
スタコンフリクトによるパイプライン処理機構の無駄な
空時間の発生を抑えることができる。

なお、このようなチエイニングに関する技術は、「日経
エレクトロニクス、１，９８４．１１．１９、第２６２
頁から第２６４頁」、「日経エレクトロニクス、１９８
３．４．、ＬＬ第１４７頁から第１４８頁」等において
論じられたものが知られている。

また、リソース・コンフリクト時の処理装置性能低下防
止対策として、各リソースに次に実行すべき命令のバッ
ファを設け、実行中の命令終了後直ちに次の命令を実行
する方式も提案されている。

この技術は、命令起動管理回路とリソース間の制御信号
の送受における無駄時間を排除して、処理装置の性能低
下を防止するものである。

〔発明が解決しようとする課題〕

ところが、前記従来技術は、続出中のベクトルレジスタ
に対する書込動作のチエイニングについては考慮されて
いなかった。すなわち、前記従来技術は、先行命令によ
るベクトルレジスタの続出が終了するまで、該ベクトル
レジスタに書込む後続命令の発行もしくは実行を抑止す
るように制御するものであり、また、前記以外の場合、
例えば、先行する命令によるレジスタ続出中の後続命令
による続出、または、ベクトルレジスタ周辺回路のレジ
スタ間共用によるコンフリクｉ−発生時にも、後続命令
の発行もしくは実行を抑止するものであった。

一例として、次の簡単なプログラムを考える。

これを、ベクトル処理装置で実行する場合のベクトル命
令列は、となる。ここでＶＲはベクトルレジスタである。

この場合、ＶＲＯは、Ｌ　ｏａｄ命令による書込と、Ｓ
　ｔｏｒｅ命令による読出でコンフリクトが発生するが
、前記チエイニング技術により回避可能である。

ところが、前記ベクトル命令を、最大ベクトル長５０の
装置で処理することを考えると状況は変化する。つまり
、前記ベクトル命令は、ベクトル長１００のベクトル処
理であるので、前記ベクトル長５０の装置では、上記ベ
クトル命令を２回実行する必要が生じるため、１回目の
Ｓ　ｔｏｒｅ命令と２回目のＬ　ｏａｄ命令でＶＲＯが
ぶつかることになる。

一般に、このような場合のコンフリクト回避は、チエイ
ニング相当の技術の実現回路が複雑になるために行なわ
れない。この結果、２回目のＬ　ｏａｄ命令の実行は、
１回目のＳ　ｔｏｒｅ命令の実行終了まで待たされるこ
とになる。

ところが、パイプライン処理機構において、前記のよう
なコンフリクト発生時に抑止する必要がある処理は、ベ
クトルレジスタへの書込動作、または、ハク１−ルレジ
スクからの読出動作以降であり、該動作以前のパイプラ
イン・ステージでは、コンフリクトとは無関係に該命令
の処理を実行することが可能である。つまり、パイプラ
イン処理機構において、先行する命令によるベクトルレ
ジスタへのアクセスが完全に終了した段階で後続命令を
パイプライン処理機構に投入する従来技術は、コンフリ
クトとは無関係なステージ分の無駄な空時間が発生して
しまうという問題点を有し、さらに、コンフリクトによ
って発行を抑止させられた命令の後続命令が、コンフリ
クトを発生しない場合であっても、過剰に後続命令を止
めてし、まい、これが処理システム全体の性能低下を生
じさせるという問題点を有する。

本発明の目的は、先行命令に対してコンフリクトを起こ
している後続命令の処理過程において、該後続命令の実
行に無駄な空時間を発生させず、且つ、該コンフリク１
−に無関係な命令の実行を過剰に抑止することを、比較
的簡単な制御機構により防止することのできるベクトル
処理装置の命令実行制御方式を提供することにある。

〔課題を解決するための手段〕

本発明によれば、前記目的は、ＶＲへの書き込みコンフ
リクトが発生していることを検出する回路と、そのコン
フリクトの解消を検出する回路と、命令によっては指定
することのできない、リソースとＶＲとの間に位置する
１本のワーク・ベクトル・レジスタく以下、ＷＶＲとい
う）と、要素対応にマスク値を保持するワーク・マスク
・レジスタ（以下、ＷＭＲという）と、ＷＭＲの制御回
路と、コンフリクトが検出されたとき、ＷＶＲが空かど
うかによって、該コンフリクトが検出された命令をＷＶ
Ｒへの書き込みと、ＷＶＲからＶＲへの転送の２つに分
解して実行するか、あるいは、実行を待たせるかを制御
する手段とを備えることにより達成される。さらに、前
記目的は、ＷＶＲへの書き込みが始まる前に、コンフリ
クトが解消した場合に、書き込み先を元のＶＲに戻し、
２つ目の命令であるＷＶＲからＶＲへの転送をキャンセ
ルする回路を備えることにより達成される。

〔作　用〕

ベクトル処理装置が、ベクトル命令を実行しようとした
場合に、その命令で書き込みを行おうとするＶＲが、先
行する命令により使用中であるというコンフリクトが検
出され、また、その他のコンフリクトが無いこと、及び
ＷＶＲが空きであることが検出されると、ベクトル処理
装置は、前記ベクトル命令の書き込み先をＷＶＲに変更
する指示を付加して、リソース制御回路に命令を発行し
、命令の実行を開始する。また、ベクトル処理装置は、
ＷＶＲの有効ビットを“１″とし、該命令の書き込み先
ＶＲ番号を保持する。

前記ベクトル命令は、前述したように、その書き込み先
がＷＶＲに変更されたことにより、コンフリクトが回避
され実行可能となる。但し、この場合、チエイニングカ
ウンタは、カウントアツプされない。また、ＷＶＲの有
効ビットが１″である間、書き込み先のＶＲの書き込み
ビジーは、“１”とされているので、以降のコンフリク
トの判定を誤ることがない。

前述のコンフリクトが解消された時点で、ＷＭＲに書き
込まれたデータは、順次本来のＶＲへ転送され、同時に
、該ＶＲのチエイニングカウンタは、カウントアツプさ
れ、後続の命令のチエイニング動作が可能とされる。

ＷＶＲからＶＲへの前述のデータの転送が終了すれば、
ＷＶＲの有効ビットが“Ｏ”とされ、ＷＶＲは解放され
る。

前記ベクトル命令の書き込み先を、−旦、ＷＭＲに変更
した後、ＷＶＲへの書き込みを開始する前に、コンフリ
クト状態が解消した場合、ベクトル処理装置は、該命令
の書き込み先をＷＶＲへ変更する指示を取り消す指示を
発行し１．同時にＷＶＲの有効ビットを“Ｏ″とする。

前述のようにして、本発明においては、コンフリクトが
発生した場合にも、リソースの空きを短縮することがで
きる。

実行しようとするベクトル命令がマスク付命令で、前述
と同様なコンフリクトが検出された場合、ベクトルデー
力がＷＶＲ−書き込まれると同時に、付随するマスク値
がＷ　Ｍ　Ｒ’に保持され、本来のＶＲへの書き込みを
行う場合には、マスク値が“１”の場合のみ書き込み動
作を行えばよく、２俳ｊ令に分割されても、その結果を
誤ることはない。

〔実施例〕

以下、本発明によるベクトル処理装置の命令実行制御方
式の一実施例を図面により詳細に説明する。

第１図は本発明が適用されるベクトル処理装置の構成を
示すブロック図、第２図はベクトル命令解読部の構成を
示すブロック図である。第１図第２図において、１はス
カラ処理ユニット、２はベクトル命令実行制御装置、３
，４はアクセス命令処理ユニット、５．６は演算装置、
９は主記憶装置、２０はベクトル命令解読部、２１はベ
クトル命令実行制御部、７０〜７７はベクトル・レジス
タ（ＶＲ）、７８ばワーク・ベクトル・レジスタ（ＷＶ
Ｒ）　、７９ばワーク・マスク・レジスタ（ＷＭＲ）　
、８０．８１はスイッチング回路、２００はベクトル命
令レジスタ、２０１はパイプライン装置状態表示回路、
２０２はベクトルレジスタ状態表示回路、２０３はワー
クベクトルレジスタ状態表示回路、２０４は実行可否判
定回路、２０５はコンフリクト解消検出回路、２１３は
ワークベクトルし・ジスタ制御カウンタ、２１８はデコ
ーダである。

第１図に示すベクトル処理装置ば、スカラ処理ユニット
１と、ベクトル命令実行制？ｆＢＩ装置２と、アクセス
命令処理ユニ゛ント３，４、演算装置５゜６及び複数の
ＶＲ７０−７７から成るパイプライン処理装置とによっ
て構成されている。第１図において、ＷＶＲ７８は、命
令によっては直接指定できないものであり、また、ＷＭ
Ｒ７９は、ＷＶＲ７８の各要素に対し、それぞれ１ビツ
トのマスクデータを保持するものである。

前述のように構成されたベクＩ・生処理装置において、
スカラ処理ユニット１からベクトル命令実行制御装置２
に送られるベクトル命令は、該ベクトル命令制御装置２
内のベクトル命令解読部２０により、解読、実行可否判
定、リソース割り付けが行われた後、ベクトル命令実行
制御部２１から、ハイブライン処理装置のアクセス命令
処理ユニット３，４、ＶＲ７０〜７７及び演算袋２５．
６への実行指示信号２ａ、２ｂ、２ｃとして送出される
。なお、ベクトル命令実行制御装置２内のマスクレジス
タ２２は、演算装置５により生成されるマスク情報を保
持しており、このマスク情報は、マスク付演算命令の実
行時に、パイプライン処理装置に送られ、ＶＲへの書き
込み時のライトイネーブルとして使用される。

ベクトル命令解読部２０の詳細な構成を示す第２図にお
いて、ベクトル命令レジスタ２００は、スカラ処理ユニ
ット１から送られてくるベクトル命令を保持するレジス
タであり、パイプライン装置状態表示回路２０１は、ア
クセス命令処理装置３．４及び演算装置５，６のビジー
状態を表示する回路である。また、ベクトルレジスタ状
態表示回路２０２は、ＶＲ７０〜７７のビジー状態を、
ワーク−・クトルレジスタ状態表示回路２０３は、ＷＶ
Ｒ７８のビジー状態と本来の書き込み先ベクトルレジス
タ番号とを表示する回路である。前記状態表示回路２０
１，２０２のビジー状態は、ベクトル命令実行制御部２
１からのフリー信号２１３２１ｂによってリセットされ
る。

スカラ処理ユニット１から送られてくるベクトル命令は
、−・巳ヘク１ル命令レジスタ２００に保持され、実行
可否判定回路２０４は、前述した状態表示回路２０１〜
２０３の表わす演算装置５゜６、ＶＲ７０〜７７及びＷ
ＶＲ７Ｂのビジー状態に基づき、この命令が実行可能か
否かを判定する。

すなわち、実行可否判定回路２０４は、前述の命令の実
行に必要な装置、レジスタが何れも空いている場合、実
行可と判定し、必要とする演算装置が空いていなければ
、実行不可と判定する。実行不可と判定された場合、前
述の命令は、演算装置５．６が空きとなるまでベクトル
命令レジスタ２００に保持される。また、実行可否判定
回路２０４は、必要とずろ装置が空きであり、書き込み
先のＶＲのみが、読み出し中または書き込み中で空いて
いない場合、ＷＶＲ７１３が空きであれば、実行可と判
定し、信号２０４ａ〜２０４Ｃを発して、ベクトル命令
実行制御部２１へ命令を発行する。ここで、信号２０４
ａは、実行開始指示信号、信号２０４ｂは、命令データ
、処理要素数を示す信号、信号２０４Ｃは、書き込み先
ＶＲをＷＶＲ７８に変更することを示す信号である。

実行可否判定回路２０４は、前述のようにしてベクトル
命令実行制御部２１に命令を発行すると同時に、信号２
０４ｄを発行して、該命令で使用される装置及びレジス
タに対応する状態表示回路２０１．２０２の位置をビジ
ー表示とし、さらに、その命令がＷＶＲ７８への書き込
み指示付きであれば、ワークベクトルレジスタ状態表示
回路２０３の有効ビ・ン）Ｖを１°゛とし７、本来の書
き込み先のＶＲＯ番月をＲＧＮ部に保持させる。

このワークベクトルレジスタ状態表示回路２０３の有効
ビットが“ｌ”とされるので、実行可否判定回路２０４
は、以後、ＲＧＮ部に保持されている番号のＶＲは書き
込め動作中であるとみなし、以降の命令実行可否判定を
正しく行うことができる。

−１り１−ル実行制御部２１は、ＶＲ７０〜７７に対応
してチエイニングカウンタが儂えられ、ＶＲに書き込み
を行ったとき“→−１゛を行′い、ＶＲから読み出し、
を行ったとき“−１”を行うようにして、読み出し７が
書き込みを追い越さないような制御を行っている。

前述のようにして、ＷＶＲ７Ｂへの書き込み指示付きの
命令が発行された場合、ＷＶＲ７８への書き込みで信号
２１Ｃが与えられ、ベクトル命令解読部２０内のワーク
ベクトルレジスタ制御カウンタ２１３がカウントアツプ
され、その書き込みが終了すれば、信号２１ｄが与えら
れて、フリツプフロツプ２１０が１″にセットされる。

以上により、実行しようとする命令で使用するＶＲが先
行する命令で使用中である場合、そのＶＲに書き込むべ
きデータが、ＷＶＲに退避されたことになり、ベクトル
命令制御装置２は、次の命令の処理を行うことが可能と
なる。

その後、コンフリクト解消検出回路２０５は、コンフリ
クトの解消、すなわち、ＷＶＲ７８に対するワークベク
トルレジスタ状態表示回路２０３のＲＧＮ部に保持され
ている番号と同一番号のＶＲの読み出し、書き込み再動
作の終了を監視し、この終了検出時点で、ＡＮＤゲート
２０８，２０９にパルス信号を送出する。この時点で、
ＷＶＲへの書き込み開始信号２１ｅがすでに到達してい
れば、フリップフロップ２０６は１″となっており、こ
の結果、ＡＮＤ回路２０８は、ＷＶＲ７８からベクトル
レジスタへの転送許可を表わすフリップフロップ２１１
を“１”にセットする。また、ＷＶＲ７８への書き込み
開始信号２１１４１がまだ到達していなければ、ＡＮＤ
回路２０９は、フリップフロップ２１２を“１″にセッ
トし、ベクトル命令実行制御部２１に対してキャンセル
指示を送出し、書き込み先を本来のＶＲ番号を持ったＶ
Ｒに切替えるように指示する。このとき、同時に、ＯＲ
回路２１６は、その出力を１″として、ワークベクトル
レジスタ状態表示回路２０３の有効ビットを“０”にリ
セットする。

一方、フリップフロップ２１１が“１”にセットされた
とき、制御カウンタ２１３の出力が０″でなげれば、す
なわち、端子ＮＺの出力が“１′″であれば、ＡＮＤ回
路２１７は、その出力を１″として、ＷＶＲ７Ｂに対す
る読み出し信号２１７ａをＷＶＲ７８に送出し、同時に
この信号２１７ａがデコーダ２１８にイネーブル信号と
して与えられ、本来のＶＲに対する書き込み信号２１８
ａ〜２１８ｈの１つが送出され、データ及びマスクビッ
トの転送が行われ、本来のＶＲへのデータの書き込みが
行われる。前述の信号２１８ａ〜２１８ｈは、同時に実
行制御部２１へ送られ、該当するＶＲのチエイニングカ
ウンタをカウントアツプし、後続の命令とのチエイニン
グを可能とする。

また、実行制御部２１からＷＶＲ７８への書き込み終了
信号ｖ２１ｄが与えられ、フリップフロップ２１０が“
１″となった状態で、制御カウンタ２１３が“０、すな
わち、端子Ｚの出力が“１”となれば、ＡＮＤ回路２１
５は、その出力を“１”として、ＯＲ回路２１４を通し
て、ＷＶＲ７８の読出し許可を示すフリップフロップ２
１１を、またＯＲ回路２１６を通して、ワークベクトル
レジスタ状態表示回路２０３の有効ビットＶを、それぞ
れ“０”にリセットし、ベクトル命令実行制御部２１に
信号２１５ａを送出して動作の終了を報告する。

前述した本発明の実施例は、ベクトルレジスタが空きで
ないようなコンフリクトが発生した場合、その時点にお
ける命令をＷＶＲへの書き込みと、ＷＶＲからＶＲへの
転送の２つに分解して実行し、そのベクトルレジスタに
書き込む−゛きデータを、ワークベクトルレジスタに−
・旦退避して、命令の実行を進めることができるので、
効率良くベクトル命令の処理を行うことができる。

前述した本発明の実施例は、ＷＶＲをＶＲと同等の構成
のものとしたが、ＷＶＲは、−船釣なデータバッファと
ポインタの組合せによって構成されてもよい。

〔発明の効果〕

以」二説明したように、本発明によれば、実行しようと
する命令で使用するレジスタが、先行する命令によって
使用中であっても、そのレジスタに書き込むべきデータ
を、ワークベクトルレジスタに退避することにより、処
理を進めることができるので、パイプライン処理機構の
無駄な空時間の発生を抑止し、効率よくベクトル命令の
処理を実行することができる。

【図面の簡単な説明】

第１図は本発明が適用されるベクトル処理装置の構成を
示すブロック図、第２図はベクトル命令解読部の構成を
示すブロック図である。１・・・・・・・・・スカラ処理ユニッＩ・、２・・・
・・・・・・ベクトル命令制御装置、３，４・・・・・
・・・・アクセス命令処理ユニット、５．６・・・・・
・・・・演算装置、９・・・・・・・・・主記憶装置、
２０・・・・・・・・・ベクトル命令解読部、２１・・
・・・・・・・ベクトル命令実行制御部、７０〜７７・
・・・・・・・・ベクトルレジスタ（ＶＲ）、７８・・
・・・・・・・ワークベクトルレジスタ（ＷＶＲ）　、
７９・・・・・・・・・ワークマスクレジスタ（ＷＭＲ
）　、８０．８１・・・・・・・・・スイッチング回路
、２００・・・・・・・・・ベクトル命令レジスフ、２
０１・・・・・・・・・パイプライン装置状態表示回路
、２０２・・・・・・・・・ベクトルレジスタ状態表示
回路、２０３・・・・・・・・・ワークベクトルレジス
タ状態表示回路、２０４・・・・・・・・・ベクトル実
行可否判定回路、２０５・・・・・・・・・コンフリク
ト解消検出回路、２１３・・・・・・・・・ワークベク
トルレジスタ制御カウンタ、２１８・・・・・・・・・
デコーダ。７９：７−フ７ズ７レリ゛スタ（ＷＭＲ）

Claims

【特許請求の範囲】１、複数要素のデータを保持するベクトルレジスタと、
該ベクトルレジスタ内のデータに対して、その複数要素
を連続的に処理する複数個のパイプライン処理機構とを
備え、各パイプライン処理機構に個別のベクトル命令を
割り当てて処理するベクトル処理装置において、命令に
より指定されるベクトルレジスタの他に、命令によつて
は直接指定不可能なワークベクトルレジスタと、各パイ
プラインに割り当てられる命令で指定されたベクトルレ
ジスタまたは該ベクトルレジスタへの書き込みパスが先
行する命令によつて使用中であるというコンフリクト状
態を検出する機構とを備え、コンフリクト状態が検出さ
れた場合、前記パイプラインに割り当てられる命令を、
前記ワークベクトルレジスタへの書き込みと、ワークベ
クトルレジスタからベクトルレジスタへの転送の２つに
分割して実行することを特徴とするベクトル処理装置の
命令実行制御方式。２、前記ワークベクトルレジスタからベクトルレジスタ
への転送を行わせる命令を、該命令が実行可能となるま
で保持し、その後の命令が追い越して実行されることを
可能とし、ワークベクトルレジスタへの書き込み開始前
に、前記コンフリクトが解消した場合、直ちに、その書
き込み先を本来のベクトルレジスタに変更し、前記ワー
クベクトルレジスタからベクトルレジスタへの転送を行
わせる命令をキャンセルすることを特徴とする特許請求
の範囲第１項記載のベクトル処理装置の命令実行制御方
式。３、前記ワークベクトルレジスタの各ベクトル要素に対
応したマスク情報を保持するマスクレジスタをさらに備
え、マスク付ベクトル命令の実行を可能としたことを特
徴とする特許請求の範囲第１項または第２項記載のベク
トル処理装置の命令実行制御方式。