JPH0281596A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタルテレビ受像機或はデジタルビデオテー
プレコーダに用いて好適なデジタル映像信号処理装置に
関する。

〔発明の概要〕

本発明はデジタルテレビ受像機或はデジタルビデオテー
プレコーダに用いて好適なデジタル映像信号処理装置に
関し、アナログ映像信号をデジタル映像信号に変換して
映像信号処理を行なう記憶手段を有する映像信号処理装
置に於いて、記憶手段を映像信号のフィールドの相関性
を利用してノイズ除去するノイズリダクション手段と、
フィールド周波数を２倍にして面フリッカを軽減するフ
リッカリダクション手段に兼用してシステムを簡素化し
、デジタル映像信号処理回路のコストダウンを図る様に
したものである。

〔従来の技術〕

最近のＩＱＴＶ（ｉｍｐｒｏｖｅｄ　Ｄｅｆｉｎｉｔｏ
ｎ　Ｔｅ１ｅｖｉｓｉｏｎ）では映像信号系がデジタル
化されて、フレームメモリ或はフィールドメモリ等の大
容量記憶手段を用いて高精細、高画質の再生画像を得て
いる。第７図はこの様なｌ０ＴＶの構成を示す系統図で
ある。

同図でアンテナで受信したＲＦ倍信号チューナでベース
バンドの映像信号と音声信号に分離され、ＮＴＳＣ映像
信号は入力端子（１）に供給され、このアナログ信号を
デジタル処理するためにアナログーデジタル変換回路（
２）でデジタル信号に変換され動き適応Ｙ／Ｃ分離回路
（３）に供給して、被写体の動きをデジタル信号から抽
出し、動画部分ではライン型Ｙ／Ｃ分離回路による処理
に、静止画部分ではフレーム型Ｙ／Ｃ分離回路により処
理に切換えて分離特性の劣化は補償している。（４）は
動き適応Ｙ／Ｃ分離処理を行うために用いられるフレー
ムメモリである。Ｙ／Ｃ分離回路（３）で分離された輝
度信号データＹはデジタル−アナログ変換回路（６）に
供給されてアナログの輝度信号に変換される。色信号デ
ータＣも色復調回路（５）で色復調を行って色差信号デ
ータＲ−Ｙ、Ｂ−Ｙは夫々デジタル−アナログ変換回路
（７）、　　（８）でアナログの色差信号データに変換
される。この様にアナログ信号に変換した輝度信号及び
色差信号は再びアナログ−デジタル変換回路（９）、　
（１０）、　（１１）でデジタルデータに変換される。

この様に再びデジタル化を行なうのは助き適応Ｙ／Ｃ分
離回路（３）では図示していないがクロマにロングした
タロツクを用いなければならないが次段の動き適応順次
走査変換回路（１２）ではラインにロックしたクラッド
を用いなければならないためである。

動き適応順次走査変換回路（１２）は走査線数を従来の
ＮＴＳＣ方式に比べて倍にするものであり、又、ライン
型走査線補間処理とフィールド型走査線補間処理は被写
体の動きの有無に応じて相対的な特性を示しているので
、この動きの有無によって補間モードを切換える動き適
応逸走査線補間を行っている。フレームメモ！Ｉ　（１
３）はこの様な動作を行なうための記憶手段である。動
き適応順次走査変換回路（１２）の出力はマトリックス
回路（１４）でＲ（赤）、Ｇ（緑）、Ｂ（青）に変換さ
れデジタル−アナログ変換回路（１５）では走査線数が
２倍となされて陰極線管（ＣＲＴ）（１６）に供給され
る。勿論このＣＲＴ　（１６）は倍速走査される高精細
ブラウン管であり、このＣＲＴ（１６）の偏向コイル（
１７）には同期偏向系の回路（１９）からｆｖ、２ｆｈ
　の水平垂直偏向信号が供給される。又、アナログ−デ
ジタル変換回路（２）及び（１５）は４ｆｓ。（ｆｓ。

＝サブキ丁リア）及び８ｆｓｃ信号が供給されている。

〔発明が解決しようとする課題〕

従来のｌ０ＴＶの様に映像信号をデジタル的に処理する
場合には、クロック等が異なる動き適応Ｙ／Ｃ分離回路
（３）と動き適応順次走査変換回路（１２）を用いてＹ
／Ｃ分離処理、順次走査変換処理を行っているが、デジ
タル−アナログ変換回路（６）、　（７）（８）、アナ
ログ−デジタル変換回路（９）、　（１０）、　（１１
）並びに２個のフレームメモリ（４）、　（１３）　　
を必要とし、映像信号処理回路をデジタル化するために
回路が複雑化するだけでなく余分な回路を付加しなけれ
ばならない不都合があった。

本発明は叙上の点に鑑みなされたもので、その目的とす
るところはフレームメモリ等のデジタル部品を共通化し
、デジタル映像処理回路を簡素化して廉価に構成しよう
とするものである。

〔課題を解決するための手段〕

本発明の映像信号処理装置はその一例が第１図に示され
ている様にアナログ映像信号をデジタル映像信号に変換
して映像信号処理を行なう記憶手段（２６）を有する映
像信号処理装置に於いて、記憶手段（２６）を映像信号
のフィールドの相関性を利用してノイズを除去するノイ
ズリダクション手段（２２）と、フィールド周波数を２
倍にして面フリッカをＵ滅するフリッカリダクション手
段（２７）に兼用させる様にしたものである。

〔作用〕

本発明の映像信号処理装置によればフィールドの相関性
を利用してノイズ除去するノイズリダクション手段と、
フィールド周波数を２倍にして面フリッカを軽減するフ
リッカリダクション手段に記憶手段（２６）が兼用され
て、映像信号処理回路をデジタル化する際のデジタル部
品を少なくすることが出来るので回路構成を簡素化する
ことが出来る。

〔実施例〕

以下、本発明の映像信号処理装置の一実施例を図面につ
いて説明する。

第１図はデジタルテレビジョン受像機、或はデジタルビ
デオテープレコーダの映像信号処理回路をデジタル処理
する場合の輝度信号系を示すもので、ノイズリダクショ
ン回路のフレームメモリをフリッカリダクション回路の
フレームメモリと兼用する構成を示すものである。

第１図でＰ　Ａ　Ｌ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉ
ｏｎ　ｂｙ　Ｌｉｎｅ）方式、或は託ＣＡＭ（Ｓｅ’ｑ
ｕｅｎｔ＋ｃｅｌ　Ｃｏｕｌｅｕｒ　ａｍｅ’　ｍｏｉ
ｒｅ）　　方式の様に垂直周波数が５０Ｈｚの５０フイ
一ルド方式の映像信号はアナログ的なＹ／Ｃ分離回路を
通して、その輝度信号分Ｙが入力端子（２０）に供給さ
れる。このアナログ輝度信号はアナログデジタル変換回
路（２１）に供給されてデジタル輝度データに変換され
る。このデジタル変換されたデジタル輝度データＹＯは
ノイズリダクション回路（２２）に供給される。ノイズ
リダクション回路（２２）は巡回型フィルタ構成となさ
れ、１つのフィルタメモ’Ｊ（２６）を用いて繰り返し
加算する様になされている。即ち、デジタル輝度データ
Ｙ、は１−に倍〈ここでＫは減衰量でＱ＜Ｋ＜１＞され
加算回路（２４）を通してフレームメモリ（２６）に供
給される。

次に回路（２５）でに倍され加算回路（２４）で加算さ
れフィールドメモ！Ｊ　（２６）を含む、ループを巡回
する。

この過程で輝度信号中のノイズ成分を抑圧する。

この抑圧原理は映像信号とノイズでは加算時の性質が異
なり、同一の振幅、周波数位相の信号Ｓｉの加算は加算
回路をＭとすれば加算出力ＳｏはＳｏ＝Ｍ−３ｉ　　　
　　　　・・・・・・〔１〕ｔ’ｌするが、同一の実効
値電圧Ｎｉ　のノイズの加算は加算回路をＭ、加算出力
をＮｏ　とすればＮｏ＝Ｎ−Ｎ１・・・川（２） となり映像信号の加算は加算回路Ｍに比例するが、ノイ
ズは加算回路の平方根に比例するために映像信号とノイ
ズの開きは大きくなりＳＮ比は向上することになる。

この様な加算ではフィールド間で同じ静止画で加算する
Ｋを増加すればノイズが抑圧されるが動画ではフィール
ド毎に絵が異なるために違った動画をフィールド加算す
るとぼけてみえることになるので動画時はノイズ低減を
行なわないでに＝０とし、静止画のみに→１とする様に
動き検出回路（２８）を設けて動きによってｌ−にの回
路（２３）とＫの回路（２５）を制御している。動き検
出する方法としてはフィールド間の差分をとって制御端
子（２７）に供給する様にしている。フィールドメモリ
（２６）では後述するフリッカリダクション回路（２９
）からの書き込みコントロール信号ＶＣＬＲＧで　書き
込み、読み出しコントロール信号Ｖ。ＬＲ２で読み出さ
れ加算されたデジタル輝度データはデジタル−アナログ
変換回路（３０）を介して一般にはノイズ低減されて出
力される。本例ではこのノイズリダクション回路（２２
）に用いられるフィールドメモＵ（２６）をフリッカリ
ダクション回路（２９）のフィールドメモリと共用する
。このフリッカリダクション回路（２９）を第２図Ａ、
Ｂ及び第３図Ａ、Ｂの画像及び走査線の三次元モデルで
説明する。ＰＡＬ或はＳＥＣＡＭ方式では垂直周波数が
第２図Ａ、Ｂに示す様に１フイールド（３１）と１士１
フイールド（３２）はインクレース走査され、ｌフィー
ルド（３１）、ｉ＋ｌ＋２フイールド２）、ｌ＋２フイ
ールド（３３）・・・・間は５〇七で２０μｓであるが
、この嘩な５ｏフイ一ルド方本のものでは大画面部分に
おいてちらつきが目立つ問題があるのでフィールド周波
数を第３図Ａ、Ｂに示す様に２倍の１００Ｈｚ　、　１
０μｓとして大画面部分のフリッカを低減させるための
ものである。

尚、第３図Ａ、Ｂの１フイールド（３１）の垂直同期信
号間（１ｖ）は３１３．０Ｈ１１フィールド（３１ａ）
の１ｖは３１２．５Ｈ，（ｉ　＋１）　７　イールド（
３２）は３１２、ＯＨ，（ｉ＋ｌ）’　フ４−ルド（３
２ａ）　　は３１２．５８　（ｉ　＋２）　７　イール
）’（３３Ｈ！　３１３．０ハ−−トナル。

第１図で、フリッカリダクション回路（２９）からフィ
ールドメモ！Ｊ　（２６）に供給されているＶＣＬＩＩ
Ｑは書き込みコントロール信号であり、ＶＣＬＩＩは読
み出しコントロール信号を示し、この読み出し速度は書
き込み速度の２倍で読み出されるために、フィールドメ
モ！Ｊ　（２６）の２ポートのうちの出力端子（２６ｂ
）　　には出力端子（２６ａ）　　に比べ２倍のデジタ
ル輝度データ２Ｙが出力される。この輝度データはデジ
タル−アナログ変換回路（３０）でアナログ信号に変換
されてＲＧＢ変換回路等に供給される。

第１図ではデジタル輝度データ処理について説明したが
、第４図でＰＡＬ用のデジタルテレビ受信機の構成を示
す。尚、第１図との対応部分には同一符号を付して重複
説明を省略する。

入力端子（３５）にはＰ　Ａ　Ｌ／ＳＥＣＡＭ方式のコ
ンポジットビデオ信号が人力されてアナログＹ／Ｃ分離
回路（３６）及び同期分離回路（４１）に供給される。

アナログＹ／Ｃ分離回路（３６）では輝度信号Ｙと色差
信号Ｒ−Ｙ、Ｂ−Ｙに分離され、輝度信号Ｙはアナログ
−デジタル変換回路（２１）に供給されデジタル信号に
変換されたのちに第１図で示したと同様の系を通ってデ
ジタル−アナログ変換回路（３０）に出力されて２Ｙの
アナログ輝度信号をＲＧＢ変換回路（４０）に供給する
。このデジタル輝度データ処理径路では４ビツト構成の
メモＩＪ　（２６Ｙ）、　（２６Ｙ’）と成されている
以外は第１図と全く同じ構成である。

アナログＹ／Ｃ分離回路（３６）で分離された色差信号
Ｒ−Ｙ、Ｂ−Ｙはアナログスイッチ（３７）を介してＲ
−Ｙ、Ｂ−Ｙ、Ｒ−Ｙ、Ｂ−Ｙの様にシリアルな色差デ
ータとなされ、アナログ−デジタル変換回路（３８）で
デジタル化され、色差用のノイズリダクション回路（３
９）を介してメモリ（２６ｃ）、　（２６ｃ’）に供給
される。メモリ（２６ｃ）、　（２６ｃ’）は４ビツト
構成で８ビツトのシリアルデータをパラレルに４ビット
単位でメモリする。メモ！Ｊ　（２６ｃ）、　（２６ｃ
’）出力はフリッカリダクション回路（２９）に８ビツ
トで入力され、２倍の色差信号２Ｒ−Ｙ、２Ｂ−Ｙとし
て出力される。このために読み出しコントロール信号Ｖ
ＣＬＩＩ＋は書き込みコントロール信号Ｖ。Ｌ、。の２
倍で読み出される。

同期分離回路（４１）では垂直同期信号Ｖ　ｓ　ｙ　ｎ
　と水平同期信号Ｈｓ　ｙ　ｎ　を分離し、Ｈｓ　ｙ　
ｎ　は水平用のＡＦＣ回路（４２）に供給され基準の、
例えば２８ＭＨｚクロックＣＬＫを発生し、フリッカリ
ダクション回路（２９）に供給すると共に、メモリ（２
６Ｙ）　、　（２６Ｙ　’）　。

（２６ｃ）、　（２６ｃ’）　、デジタル−アナログ変
換回路（３０）に供給され、フリッカリダクション回路
（２９〉はアナログＹ／Ｃ分離回路（３６）　、アナロ
グスイッチ（３７）、アナログ−デジタル変換回路（３
８）、　（２１）ノイズリダクション回路（２２）、（
３９）　　、偏向回路（４３）ヲコントロールしている
。

上述の第１図及び第４図で示す構成でフリッカリダクシ
ョン回路（２９）を単体で使ったときと同じタイミング
でメモリを動作させれば書き込みデータがノイズリデニ
ーサ回路を通った分だけ遅延しているのでＣＲＴに表示
される画面の左端にノイズリダクション回路（２２）、
　（３９）　　の遅延量分のブランキングを発生する。

この様な問題を解決するためにはフリッカリダクション
回路を単独で用いる時より、ノイズリダクション回路の
遅延量だけ書き込みコントロール信号を遅らせてやれば
よい。

この構成を第５図に示す。

第５図では簡単のため第１図と同様のデジタル輝度デー
タを得る場合について説明する。尚、簡単のために動き
検出回路（２８）は設けていない。第５図で７リツ力リ
ダクシヨン回路（２９）から書き込みコントロール信号
ＶＣＬＩ。をノイズリダクション回路（２２）の遅延量
だけ遅延させる遅延回路（４４）をＩＣ構成のノイズリ
ダクション回路内に組み込みこの遅延回路（４４）を通
してＶＣＬＩＬ、Ｏの書き込みコントロール信号でフィ
ールドメモリ（２６）にノイズリダクションＩｆｉｌ−
ｆ″−夕及びフリョカリダクション用データを書き込む
、このフィールドメモリ（２６）はＦＩＦＯ（Ｆｉｒｓ
ｔ−ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）の様なシリアル２ボー
ト出力で、ノイズリダクション回路（２２）内で加算を
行なうために用いるフィールドメモＩＪ（２６）の読み
出しコントロール信号ＶｅＬ１２は書き込みコントロー
ル信号Ｖ。ＬＩＩＧ　　と同じ読み出し速度でよく、フ
ィールドメモＩＪ（２６）の第１の出力端子（２６ａ）
　　を通して加算演算が行なわれる。

一方フリッカリダクション回路（２９）のフレームメモ
リ（２６）として用いる場合には書き込みコントロール
信号ＶＣＬＩ。′の２倍の読み出し速度で読み出す様に
フリッカリダクション回路（２９）からの読み出しコン
トロール信号ＶＣＬ□が出力されてフィールドメモリ（
２６）の第２の出力端子（２６ｂ）　　に２Ｙの輝度信
号が得られる。

この様に遅延回路（４４）をノイズリダクション回路（
２２）に設け、ノイズリダクション回路（２２）で遅延
量だけ書き込みコントロール信号を遅延させたＶＣＬＩ
ＩＯを用いることで画面の左端にブランキング区間が発
生するのを防止出来る。

更にＰＡＬ方式でノイズリダクション回路（２２）にフ
ィールドメモリを用いたフィールド相聞タイプのもので
は垂直同期信号間隔は３１３Ｈ→３１２Ｈ→３１３Ｈ→
３１２Ｈ・・・・と交互に繰り返す様に構成されている
ので加算位置が順次ずれる問題が生ずるので、本例では
第６図に示す様に書き込みコントロール信号ＶＣＬＩＩ
Ｏ又はＶ。Ｌｌｌｌ）′の垂直クリアパルス（３１）を
３１３Ｈ→３１２Ｈ→３１３　Ｈ−３１２Ｈ・・・・の
様に構成させることで比較位置信号のずれは自動的に補
正されることになる。本発明の映像信号処理用記録装置
によれば高価なデジタル用のフィールドメモリを共通利
用出来るだけでなく、Ａ／Ｄ、Ｄ／Ａ変換をデジタル映
像信号処理回路内で何回も行なう必要もなく、回路が簡
略化されて大幅なコストダウンを図ることが出来る。

尚、本発明は叙上の実施例に限定されることなく、本発
明の要旨を逸脱しない範囲で種々の変更が可能であるこ
とは勿論である。

〔発明の効果〕

本発明の映像信号処理装置によれば記憶手段が兼用出来
、全体のシステムを簡略化出来て、大幅なコストダウン
を図ることが出来る。

【図面の簡単な説明】

第１図は本発明の映像信号処理装置の原理的構成を示す
系統図、第２図はＰＡＬ方式の画像及び走査線の三次元
モデル図、第３図はフリッカリダクション回路の画像及
び走査線の三次元モデル図、第４図は本発明の映像信号
処理装置の一実施例を示す系統図、第５図はフィールド
メモリ書き込み方法を示す系統図、第６図は書き込みコ
ントロール信号の波形図、第７図は従来のｌ０ＴＶの系
統図である。 （２１）、　（３ｇ）　　はＡ／Ｄ変換器、（２２）、
　（３９）　　はノイズリダクション回路、（２６＞、
　（２６Ｙ）、　（２６Ｙ’）　、　（２６ｃ）。 （２６ｃ’）はフィールドメモリ、（２９）はフリッカ
リダクション回路である。 手続補正書 特許庁長官　　吉　１）文　穀　　　殿１、事件の表示 昭和６３年　特　許　願　第２３３２５５号２、発明の
名称 映像信号処理装置 ３、補正をする者 事件との関係　　　特許出願人 住　所　東京部品用区北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役　大　賀　典　雄 ４、代 人 ６、補正により増加する発明の数 （］）　　明細書、中、第３頁５行「により処理」とあ
るを「による処理」に訂正する。 （２）　　同、第４頁１行「クラッド」とあるを「クロ
ック」に訂正する。 （３）同、第７頁４行、５行、第８頁１行「フレームメ
モリ」とあるを「フィールドメモリ」に訂正する。 （４）同、第１０頁４行「１０μｓ」とあるを’　１０
ｎ＋ｓ　Ｊに訂正する。 （５）同、第１２頁９〜１０行「２倍で読み出される。 」とあるを「２倍の速さで供給しなければならない。」
に訂正する。 （６）同、第１４頁２行「フリッカリダクション」とあ
るを「フリッカリダクション」に訂正する。 （７）同、同頁１１〜１２行「フレームメモリ」とある
を「フィールドメモリ」に訂正する。 （８）同、第１５頁５〜７行「垂直同期信号間隔は・・
・・構成されているので」とあるを「垂直同期信号間隔
は３１２．５８であるため、書き込み又は読み出しコン
トロール信号ＶＣＬＲＯ又は■。Ｌｌｌｌが３１２Ｈ一
定又は３１３Ｈ一定の場合」 に訂正する。 第３図を別紙の通り訂正する。 以 上 補正図

Claims (1)

【特許請求の範囲】
1. アナログ映像信号をデジタル映像信号に変換して映像信
   号処理う行なう記憶手段を有する映像信号処理装置に於
   いて、上記記憶手段を上記映像信号のフィールドの相関
   性を利用してノイズ除去するノイズリダクション手段と
   、フィールド周波数を２倍にして面フリッカを軽減する
   フリッカリダクション手段に兼用してなることを特徴と
   する映像信号処理装置。