JPH027464A - 相補型mis集積回路 - Google Patents
相補型mis集積回路Info
- Publication number
- JPH027464A JPH027464A JP63157059A JP15705988A JPH027464A JP H027464 A JPH027464 A JP H027464A JP 63157059 A JP63157059 A JP 63157059A JP 15705988 A JP15705988 A JP 15705988A JP H027464 A JPH027464 A JP H027464A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- transistor
- channel transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、2種類の電源電圧を用いる相補型MIS集積
回路に関するものである。
回路に関するものである。
(従来の技術)
近年アナログ回路においても低消費電力化の傾向が強く
、相補型MIS集積回路が適用されることが多くなって
きた。その場合、部品点数の削減の面からディジタル回
路を同一チップ上に共存させたアナログ/ディジタル混
在の集積回路とすることが必要となる。アナログ回路に
おいては、通常高い信号対雑音比や大きなダイナミック
レンジが必要なため、±5v程度の両極性電源が用いら
れることが多いが、ディジタル回路においては、外部回
路との接続の面等から+5vの電源が適当であり、結局
同一の集積回路上に2種類の電源が共存することになる
。
、相補型MIS集積回路が適用されることが多くなって
きた。その場合、部品点数の削減の面からディジタル回
路を同一チップ上に共存させたアナログ/ディジタル混
在の集積回路とすることが必要となる。アナログ回路に
おいては、通常高い信号対雑音比や大きなダイナミック
レンジが必要なため、±5v程度の両極性電源が用いら
れることが多いが、ディジタル回路においては、外部回
路との接続の面等から+5vの電源が適当であり、結局
同一の集積回路上に2種類の電源が共存することになる
。
従来このような単極性および両極性2種類の電源を有す
る相補型MIS集積回路は以下に示すようなものであっ
た。
る相補型MIS集積回路は以下に示すようなものであっ
た。
第2図は従来例の相補型MIS集積回路の断面を表わし
ており、同図において、N型シリコン基板21内に第1
のP型ウェル領域22および第2のP型ウェル領域23
が形成されており、基板21の表面に沿ってフィールド
絶縁膜24が形成されている。
ており、同図において、N型シリコン基板21内に第1
のP型ウェル領域22および第2のP型ウェル領域23
が形成されており、基板21の表面に沿ってフィールド
絶縁膜24が形成されている。
さらに、基板21の表面に沿って第1のゲート絶縁膜2
5と、それよりも厚い第2のゲート絶縁膜26とが形成
されている。27はゲート電極である。第1のP型ウェ
ル領域22および第2のP型ウェル領域23は、P+型
コンタクト領域28および29を介してそれぞれOvお
よび一5vに固定されている。
5と、それよりも厚い第2のゲート絶縁膜26とが形成
されている。27はゲート電極である。第1のP型ウェ
ル領域22および第2のP型ウェル領域23は、P+型
コンタクト領域28および29を介してそれぞれOvお
よび一5vに固定されている。
基板21は+5vに固定されている。
ゲート電極27に接して各領域内にN+型領領域303
1およびP1型領域32.33が形成されており、M工
Sトランジスタを構成している。34は単極性電源用相
補型MISトランジスタ、35は両極性電源用相補型M
ISトランジスタである。
1およびP1型領域32.33が形成されており、M工
Sトランジスタを構成している。34は単極性電源用相
補型MISトランジスタ、35は両極性電源用相補型M
ISトランジスタである。
両極性電源用のトランジスタに厚いゲート絶縁膜を用い
ているのはドレイン付近の電界を緩和していわゆる基板
電流を抑制し、寄生バイポーラ効果によるトランジスタ
のブレークダウンを防止するためである。
ているのはドレイン付近の電界を緩和していわゆる基板
電流を抑制し、寄生バイポーラ効果によるトランジスタ
のブレークダウンを防止するためである。
(発明が解決しようとする課題)
上記のような従来例の相補型MIS集積回路においては
、同一基板上に4種類のトランジスタがあり、ゲート酸
化膜も2種類あるため、それぞれのトランジスタのしき
い値電圧を制御することが困難な欠点があった。
、同一基板上に4種類のトランジスタがあり、ゲート酸
化膜も2種類あるため、それぞれのトランジスタのしき
い値電圧を制御することが困難な欠点があった。
また、両極性電源用のトランジスタは特にアナログ用途
の場合、電流の精度が要求されると、ドレインに印加さ
れる電圧が高いことから通常ゲート長を比較的大きい値
とするため、ゲート絶縁膜厚を厚くしたこととあいまっ
てキャリアの移動度の小さいPチャネルトランジスタに
おいてトランジスタの幅が非常に大きくなる欠点があっ
た。
の場合、電流の精度が要求されると、ドレインに印加さ
れる電圧が高いことから通常ゲート長を比較的大きい値
とするため、ゲート絶縁膜厚を厚くしたこととあいまっ
てキャリアの移動度の小さいPチャネルトランジスタに
おいてトランジスタの幅が非常に大きくなる欠点があっ
た。
本発明の目的は、従来の欠点を解消し、高い方の電源電
圧で用いるPチャネルMISトランジスタの幅を小さく
することができ、さらに、しきい値電圧の制御が容易な
相補型MIS集積回路を提供することである。
圧で用いるPチャネルMISトランジスタの幅を小さく
することができ、さらに、しきい値電圧の制御が容易な
相補型MIS集積回路を提供することである。
(課題を解決するための手段)
本発明の相補型MIS集積回路は、第1の電源電圧が印
加される第1の回路と第1の電源電圧より高い第2の電
源電圧が印加される第2の回路とを有する集積回路にお
いて、第1の回路を構成するNチャネルおよびPチャネ
ルM工Sトランジスタと第2の回路を構成するPチャネ
ルM工Sトランジスタとのゲート絶縁膜膜厚が第1の膜
厚であり、第2の回路を構成するNチャネルM工Sトラ
ンジスタのゲート絶縁膜膜厚が第1の膜厚よりも厚い第
2の膜厚である構造のものである。
加される第1の回路と第1の電源電圧より高い第2の電
源電圧が印加される第2の回路とを有する集積回路にお
いて、第1の回路を構成するNチャネルおよびPチャネ
ルM工Sトランジスタと第2の回路を構成するPチャネ
ルM工Sトランジスタとのゲート絶縁膜膜厚が第1の膜
厚であり、第2の回路を構成するNチャネルM工Sトラ
ンジスタのゲート絶縁膜膜厚が第1の膜厚よりも厚い第
2の膜厚である構造のものである。
(作 用)
本発明の相補型MIS集積回路では、しきい値電圧の制
御が容易である。また、高い方の電源電圧で用いるPチ
ャネルMISトランジスタの幅を小さくすることができ
る。
御が容易である。また、高い方の電源電圧で用いるPチ
ャネルMISトランジスタの幅を小さくすることができ
る。
(実施例)
本発明の一実施例を第1図に基づいて説明する。
第1図は本発明の相補型MIS集積回路の断面図である
。同図において、N型半導体基板1の表面に沿って第1
のP型ウェル領域2および第2のP型ウェル領域3が形
成されており、基板1の表面に沿ってフィールド絶縁膜
4が形成されている。
。同図において、N型半導体基板1の表面に沿って第1
のP型ウェル領域2および第2のP型ウェル領域3が形
成されており、基板1の表面に沿ってフィールド絶縁膜
4が形成されている。
さらに、基板1の表面に沿って厚さ20〜30mの第1
のゲート絶縁膜5と、厚さ40〜50+g+の第2のゲ
ート絶縁膜6とが形成されている。7はゲート電極であ
る。第1のP型ウェル領域2および第2のP型ウェル領
域3は、P+型コンタクト領域8および9を介してそれ
ぞれovおよび一5vに固定されている。基板1は+5
vに固定されている。
のゲート絶縁膜5と、厚さ40〜50+g+の第2のゲ
ート絶縁膜6とが形成されている。7はゲート電極であ
る。第1のP型ウェル領域2および第2のP型ウェル領
域3は、P+型コンタクト領域8および9を介してそれ
ぞれovおよび一5vに固定されている。基板1は+5
vに固定されている。
ゲート電極7に接して各領域内にN0型領域1o。
11およびP+型領域12.13が形成されており、M
ISI−ランジスタを構成している。14は単極性電源
用相補型MISトランジスタ、15は両極性電源用相補
型MISトランジスタである。ここで、両極性電源用相
補型M工Sトランジスタ15のうちPチャネルM工Sト
ランジスタ側には第1のゲート絶縁膜5が適用されてい
るが、−船釣にPチャネルトランジスタにおいてはいわ
ゆるホットキャリアの発生が少なく、また基板がN型で
あることにより、基板の抵抗が低いため寄生バイポーラ
動作によるブレークダウンの問題は生じにくい。
ISI−ランジスタを構成している。14は単極性電源
用相補型MISトランジスタ、15は両極性電源用相補
型MISトランジスタである。ここで、両極性電源用相
補型M工Sトランジスタ15のうちPチャネルM工Sト
ランジスタ側には第1のゲート絶縁膜5が適用されてい
るが、−船釣にPチャネルトランジスタにおいてはいわ
ゆるホットキャリアの発生が少なく、また基板がN型で
あることにより、基板の抵抗が低いため寄生バイポーラ
動作によるブレークダウンの問題は生じにくい。
なお、本実施例では、ゲート絶縁膜に関し薄い方を第1
.厚い方を第2としたが、これは形成順序を表わすもの
ではなく、どちらを先に形成してもよい。
.厚い方を第2としたが、これは形成順序を表わすもの
ではなく、どちらを先に形成してもよい。
(発明の効果)
本発明によれば、高い方の電源電圧を適用する相補型M
工Sトランジスタにおいて、Pチャネルトランジスタの
ゲート絶縁膜がNチャネルトランジスタのグー1−絶縁
膜より薄いため、Pチャネルトランジスタの単位幅あた
りの電流駆動能力が大きく、結果としてPチャネルトラ
ンジスタの幅が縮小でき、集積度を向上させることがで
きる。
工Sトランジスタにおいて、Pチャネルトランジスタの
ゲート絶縁膜がNチャネルトランジスタのグー1−絶縁
膜より薄いため、Pチャネルトランジスタの単位幅あた
りの電流駆動能力が大きく、結果としてPチャネルトラ
ンジスタの幅が縮小でき、集積度を向上させることがで
きる。
また、チャネル部分のみについて云えばPチャネルトラ
ンジスタは1種類のみであり、しきい値電圧の制御を同
時に行うことができて工程が簡略化され、その実用上の
効果は大である。
ンジスタは1種類のみであり、しきい値電圧の制御を同
時に行うことができて工程が簡略化され、その実用上の
効果は大である。
第1図は本発明の一実施例による相補型MIS集積回路
の断面図、第2図は従来の相補型MIS集積回路の断面
図である。 1 ・・・基板、 2・・・第1のP型ウェル領域、
3・・・第2のP型ウェル領域、4・・・フィールド絶
縁膜、 5・・・第1のゲート絶縁膜、 6・・・第2
のゲート絶縁膜、 7・・・ゲート電極、 8,9 ・
・・P9型コンタクト領域、10.11・・・N+型領
領域12.13・・・Pゝ型領領域14・・・単極性電
源用相補型MISトランジスタ、15・・・両極性電源
用相補型MISトランジスタ。 特許出願人 松下電子工業株式会社 第1図 第2図
の断面図、第2図は従来の相補型MIS集積回路の断面
図である。 1 ・・・基板、 2・・・第1のP型ウェル領域、
3・・・第2のP型ウェル領域、4・・・フィールド絶
縁膜、 5・・・第1のゲート絶縁膜、 6・・・第2
のゲート絶縁膜、 7・・・ゲート電極、 8,9 ・
・・P9型コンタクト領域、10.11・・・N+型領
領域12.13・・・Pゝ型領領域14・・・単極性電
源用相補型MISトランジスタ、15・・・両極性電源
用相補型MISトランジスタ。 特許出願人 松下電子工業株式会社 第1図 第2図
Claims (1)
- 第1の電源電圧が印加される第1の回路と、前記第1の
電源電圧よりも高い第2の電源電圧が印加される第2の
回路とを有する集積回路において、前記第1の回路を構
成するNチャネルおよびPチャネルMISトランジスタ
と、前記第2の回路を構成するPチャネルMISトラン
ジスタとのゲート絶縁膜膜厚が第1の膜厚であり、前記
第2の回路を構成するNチャネルMISトランジスタの
ゲート絶縁膜膜厚が、前記第1の膜厚よりも厚い第2の
膜厚であることを特徴とする相補型MIS集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157059A JPH027464A (ja) | 1988-06-25 | 1988-06-25 | 相補型mis集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63157059A JPH027464A (ja) | 1988-06-25 | 1988-06-25 | 相補型mis集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH027464A true JPH027464A (ja) | 1990-01-11 |
Family
ID=15641312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63157059A Pending JPH027464A (ja) | 1988-06-25 | 1988-06-25 | 相補型mis集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH027464A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04122063A (ja) * | 1990-09-12 | 1992-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010153891A (ja) * | 1996-04-08 | 2010-07-08 | Renesas Electronics Corp | 半導体集積回路装置 |
-
1988
- 1988-06-25 JP JP63157059A patent/JPH027464A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04122063A (ja) * | 1990-09-12 | 1992-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010153891A (ja) * | 1996-04-08 | 2010-07-08 | Renesas Electronics Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3315356B2 (ja) | 高耐圧半導体装置 | |
JPWO2004038805A1 (ja) | 横型短チャネルdmos及びその製造方法並びに半導体装置 | |
US5677550A (en) | Integrated circuit devices including insulated-gate transistor device having two separately biasable gates | |
JP2003258118A (ja) | 半導体装置 | |
JPS63252480A (ja) | 縦形モス電界効果トランジスタ | |
KR0137857B1 (ko) | 반도체 장치 | |
JPH05121738A (ja) | Misfetを有する半導体装置 | |
JPH027464A (ja) | 相補型mis集積回路 | |
JPH065747B2 (ja) | Mos型半導体装置 | |
JPS6380573A (ja) | 伝導度変調型たて型mos―fet | |
JPH0410659A (ja) | 薄膜トランジスタ | |
JPH01309367A (ja) | 半導体装置 | |
CA1060587A (en) | Electrical circuit logic elements | |
JP3216705B2 (ja) | 半導体装置 | |
JPH04280474A (ja) | Mos型トランジスタ | |
JPH01111378A (ja) | 縦型mos fet | |
JP2540754B2 (ja) | 高耐圧トランジスタ | |
JPH01286367A (ja) | 縦型電界効果トランジスタ | |
JPH02137372A (ja) | Mos電界効果型トランジスタ | |
JPH0344425B2 (ja) | ||
JPH04171938A (ja) | 半導体集積回路装置 | |
JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
JPS6355976A (ja) | 電界効果半導体装置 | |
JPH08316469A (ja) | 高耐圧半導体装置 | |
JPH03791B2 (ja) |