JPH027422A - High-temperature heat treatment by laser - Google Patents
High-temperature heat treatment by laserInfo
- Publication number
- JPH027422A JPH027422A JP63157518A JP15751888A JPH027422A JP H027422 A JPH027422 A JP H027422A JP 63157518 A JP63157518 A JP 63157518A JP 15751888 A JP15751888 A JP 15751888A JP H027422 A JPH027422 A JP H027422A
- Authority
- JP
- Japan
- Prior art keywords
- laser beams
- impurity
- wavelength
- laser beam
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 24
- 238000005468 ion implantation Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路装置を製造するプロセスにおい
て、例えばイオン注入法により導入された不純物を活性
化したり、拡散させるためにレーザビームを用いて高温
熱処理する方法に関するものである。Detailed Description of the Invention (Industrial Application Field) The present invention uses a laser beam to activate or diffuse impurities introduced by, for example, ion implantation in the process of manufacturing semiconductor integrated circuit devices. The present invention relates to a method of high-temperature heat treatment.
（従来の技術）
半導体集積回路装置の配線材料としては主にＡＱ又はＡ
Ｑ−８ｉ合金が使用される。これらの配線材料は融点が
低いため、配線工程後に高温熱処理を施すことができな
い。(Prior art) AQ or A is mainly used as a wiring material for semiconductor integrated circuit devices.
Q-8i alloy is used. Since these wiring materials have low melting points, they cannot be subjected to high-temperature heat treatment after the wiring process.
高温熱処理方法としてレーザビームを用いる方法がある
。従来のレーザビームアニール法は、半導体基板のごく
表面層のみを短時間で急熱し急冷する方法である。その
ため、メタル配線工程を過ぎて配線が形成された状態の
ウェハではレーザビームアニールを行なうことはできな
い。As a high-temperature heat treatment method, there is a method using a laser beam. The conventional laser beam annealing method is a method of rapidly heating and rapidly cooling only the very surface layer of a semiconductor substrate in a short period of time. Therefore, laser beam annealing cannot be performed on a wafer on which wiring has been formed after the metal wiring process.
また、ウェハ表面に酸化膜や窒化膜がある状態ではレー
ザビームの入射エネルギーが変化するなどの不具合があ
る。Furthermore, when there is an oxide film or a nitride film on the wafer surface, there are problems such as changes in the incident energy of the laser beam.
マスクＲＯＭではプログラミングを行なう工程（コア工
程）の段階により、拡散層マスクコード方式、イオン注
入マスクコード方式、コンタクトマスクコード方式など
種々の方式がある。マスクＲＯＭのように短工期を要求
される半導体集積回路装置では、コア工程はできる限り
後工程であることが望ましいが、配線材料としてＡＱや
ＡＱ金合金使用する限りコア工程はコンタクト形成前あ
るいはコンタクト工程で行なわれる。There are various methods for mask ROMs, such as a diffusion layer mask code method, an ion implantation mask code method, and a contact mask code method, depending on the stage of the programming process (core process). For semiconductor integrated circuit devices such as mask ROMs that require a short production period, it is desirable that the core process be carried out as late as possible, but as long as AQ or AQ gold alloy is used as the wiring material, the core process should be carried out before or after contact formation. It is done in the process.
第７図には一例としてイオン注入マスクコード方式によ
るマスクＲＯＭの製造プロセスを示す。FIG. 7 shows, as an example, a mask ROM manufacturing process using the ion implantation mask code method.
（Ａ）１はシリコン基板、２はフィールド酸化膜。(A) 1 is a silicon substrate, 2 is a field oxide film.
３はソース、４はドレインであり、チャネル領域上には
ゲート酸化膜を介してポリシリコンゲート電極５が形成
されている。この状態は通常のＭＯ８工程の不純物拡散
が終った状態である。3 is a source, 4 is a drain, and a polysilicon gate electrode 5 is formed on the channel region with a gate oxide film interposed therebetween. This state is a state in which impurity diffusion in the normal MO8 process has been completed.
（Ｂ）プログラミングを行なうため、書き込むべき情報
に従がってレジストパターン６を形成し、イオン注入法
によりゲート電極５の直下に不純物７を打ち込む。(B) To perform programming, a resist pattern 6 is formed according to the information to be written, and impurities 7 are implanted directly under the gate electrode 5 by ion implantation.
（Ｃ）層間絶縁膜８を堆積し、アニールによりデンシフ
ァイして表面を滑らかにする。このときゲート直下に打
ち込まれた不純物が活性化される。(C) An interlayer insulating film 8 is deposited and densified by annealing to smooth the surface. At this time, the impurity implanted directly under the gate is activated.
７ａは活性化された不純物を表わしている。7a represents an activated impurity.
（Ｄ）層間絶縁膜８に写真製版とエツチングによりコン
タクトホール９，１０を形成する。(D) Contact holes 9 and 10 are formed in the interlayer insulating film 8 by photolithography and etching.
（Ｅ）メタル層、例えばＡＱ層を堆積し、写真製版とエ
ツチングによりメタル配線１１．１２を形成する。(E) Deposit a metal layer, for example an AQ layer, and form metal interconnections 11 and 12 by photolithography and etching.
（Ｆ）パッシベーション膜１３を堆積し、写真製版とエ
ツチングによりパッド用の開口を設け、基板１の裏面を
研磨してマスクＲＯＭの製造工程が完了する。(F) A passivation film 13 is deposited, an opening for a pad is provided by photolithography and etching, and the back surface of the substrate 1 is polished to complete the mask ROM manufacturing process.
しかし、この製造工程ではコア工程が比較的前工程にあ
るため、プログラミングから完了まで５〜７日間を要す
る。However, since the core process is relatively early in this manufacturing process, it takes 5 to 7 days from programming to completion.
本発明は半導体基板の目的とする箇所のみを高温熱処理
できるようにし１例えばマスクＲＯＭにおいてはコア工
程をメタル配線形成後の工程（例えばメタル工程、パッ
シベーション工程及び裏面研磨工程後の最終工程）にす
ることができるような熱処理方法を提供することを目的
とするものである。The present invention makes it possible to perform high-temperature heat treatment only on the intended location of the semiconductor substrate.1 For example, in mask ROM, the core process is the process after metal wiring formation (for example, the metal process, the passivation process, and the final process after the back polishing process). The object of the present invention is to provide a heat treatment method that enables the following.
（課題を解決するための手段）
上記目的を達成するために、本発明では波長が１．２μ
ｍ以上の複数本のレーザビームを半導体基板の目的とす
る箇所で交叉するように照射してその箇所を加熱する。(Means for Solving the Problem) In order to achieve the above object, the present invention has a wavelength of 1.2μ.
A plurality of laser beams of m or more are irradiated so as to intersect at a target location on the semiconductor substrate to heat the target location.
（作用）
加熱用レーザビームとして波長が１．２μｍ以上のもの
を用いるのは、第４図に示されるように波長が１．２μ
ｍ以上でシリコンウェハの吸収係数が小さくなるからで
ある。特に、波長が５μｍ以上（例えば波長が１０μｍ
のＣＯ２レーザ）では、シリコンウェハの吸収係数が小
さいだけではなく、不純物を添加すると吸収係数が大き
くなり。(Function) When using a heating laser beam with a wavelength of 1.2 μm or more, as shown in FIG.
This is because the absorption coefficient of the silicon wafer becomes small when it is greater than m. In particular, if the wavelength is 5 μm or more (for example, if the wavelength is 10 μm)
In CO2 lasers), not only is the absorption coefficient of the silicon wafer small, but the absorption coefficient increases when impurities are added.
したがってイオン注入法により不純物が導入された領域
で選択的にレーザビームが吸収されて高温に加熱される
。加熱用レーザビームの波長を１．２μｍ以上にしたの
は、上記理由に加えて、ウェハ内部を加熱するためには
１０”ｃｍ’″１程度の吸光係数が必要であり、かつ、
レーザビームがウェハを透過する必要があるためである
。Therefore, the laser beam is selectively absorbed in the region into which impurities are introduced by the ion implantation method, and the region is heated to a high temperature. The reason why the wavelength of the heating laser beam was set to 1.2 μm or more was because, in addition to the above reasons, an extinction coefficient of about 10 cm'″1 is required to heat the inside of the wafer, and
This is because the laser beam needs to pass through the wafer.
第２図において、例えばＣＯ２レーザ２０を用い、その
レーザビーム２３をレンズ２１で集光してウェハ２２に
照射する。このとき、第３図に示されるように、１本の
レーザビーム２３を用い、で活性化させようとする不純
物２４を加熱するために大きな出力のレーザビーム２３
で照射したとすれば、レーザビーム２３の経路に沿って
ウェハ２２の裏面から内部を通り表面にわたる全域を加
熱してしまう。その結果１表面のＡＭ又はＡＱ金合金配
線を溶融してしまい、また、目的とする領域以外の不純
物の拡散も促進してしまうため、メタル配線形成後の熱
処理としては適さない。In FIG. 2, for example, a CO2 laser 20 is used, and its laser beam 23 is focused by a lens 21 and irradiated onto a wafer 22. At this time, as shown in FIG. 3, one laser beam 23 is used, and in order to heat the impurity 24 to be activated, the laser beam 23 has a high power.
If the wafer 22 is irradiated with the laser beam 23, the entire area from the back surface of the wafer 22 to the front surface will be heated along the path of the laser beam 23. As a result, the AM or AQ gold alloy wiring on one surface is melted, and the diffusion of impurities in areas other than the intended area is also promoted, so this method is not suitable for heat treatment after metal wiring is formed.
そこで、第１図に示されるように複数本のレーザビーム
２３−１〜２３−３を基板２２の目的とする箇所１例え
ば活性化させようとする不純物２４のある領域で交叉す
るように照射し、かつ、各レーザビーム２３−１〜２３
−３の出力を１本のレーザビームの照射によってはメタ
ル配線や他の箇所の不純物に影響を与えない程度に下げ
ておく。Therefore, as shown in FIG. 1, a plurality of laser beams 23-1 to 23-3 are irradiated so as to intersect at a target location 1 of the substrate 22, for example, a region where the impurity 24 to be activated is located. , and each laser beam 23-1 to 23
-3 output is lowered to such an extent that impurities in the metal wiring and other parts are not affected by irradiation with one laser beam.
複数本のレーザビーム２３−１〜２３−３が交叉した箇
所では温度が所定の温度まで上昇し、その箇所の不純物
２４の拡散や活性化が促進される。At the location where the plurality of laser beams 23-1 to 23-3 intersect, the temperature rises to a predetermined temperature, promoting diffusion and activation of the impurity 24 at that location.
（実施例） 第１図は一実施例を表わしたものである。(Example) FIG. 1 represents one embodiment.
シリコンウェハ２２に不純物２４がイオン注入法により
導入されているものとする。この不純物２４を活性化し
たり拡散させるために複数本のレーザビーム、例えば３
本のＣ○２レーザビーム２３−１〜２３−３を裏面側か
ら照射する。ウエハ２２の表面側にはポリシリコン、絶
縁膜、メタル配線などが形成されているため、裏面側か
ら照射する方が好ましい。It is assumed that an impurity 24 has been introduced into the silicon wafer 22 by ion implantation. In order to activate and diffuse this impurity 24, multiple laser beams, for example 3 laser beams, are used.
C○2 laser beams 23-1 to 23-3 are irradiated from the back side of the book. Since polysilicon, an insulating film, metal wiring, etc. are formed on the front side of the wafer 22, it is preferable to irradiate from the back side.
複数本のレーザビーム２３−１〜２３−３は加熱しよう
とする目的の箇所で交叉させる。これにより、レーザビ
ーム２３−１〜２３−３が交差した箇所の温度だけを所
定の温度以上に上昇させることができる。The plurality of laser beams 23-1 to 23-3 are made to intersect at the target location to be heated. Thereby, only the temperature at the intersection of the laser beams 23-1 to 23-3 can be raised to a predetermined temperature or higher.
第５図はウェハ２２を装着する装置（ウェハチャック）
２５内を冷却水や液体ガスなどの冷却媒体２６を流して
ウェハ２２を冷却できるようにし、選択的な加熱を一層
行ないやすくしている。Figure 5 shows a device for mounting the wafer 22 (wafer chuck)
A cooling medium 26 such as cooling water or liquid gas is allowed to flow through the inside of the wafer 25 to cool the wafer 22, making it easier to selectively heat the wafer 22.
第６図は本発明を用いてイオン注入マスクコード方式の
マスクＲＯＭを製造する工程を示す。FIG. 6 shows a process for manufacturing an ion implantation mask code type mask ROM using the present invention.
（Ａ）従来と同様にＭＯ３工程の不純物拡散まで行なう
。１はシリコン基板、２はフィールド酸化膜、３はソー
ス、４はドレインであり、チャネル領域上にはゲート酸
化膜を介してポリシリコンゲート電極５が形成されてい
る。(A) Impurity diffusion in the MO3 step is performed in the same way as in the conventional method. 1 is a silicon substrate, 2 is a field oxide film, 3 is a source, 4 is a drain, and a polysilicon gate electrode 5 is formed on the channel region via a gate oxide film.
（Ｂ）層間絶縁膜８を堆積する。加熱してデンシファイ
し、表面を滑らかにしておく。(B) Deposit interlayer insulating film 8. Heat to densify and smooth the surface.
（Ｃ）写真製版とエツチングにより、層間絶縁膜８にコ
ンタクトホール９，１０を形成する。(C) Contact holes 9 and 10 are formed in the interlayer insulating film 8 by photolithography and etching.
（Ｄ）ＡＱまたはＡＱ合金のメタル膜を堆積し。(D) Depositing a metal film of AQ or AQ alloy.
写真製版とエツチングによりメタル配線１１，１２を形
成する。Metal wirings 11 and 12 are formed by photolithography and etching.
（Ｅ）プログラミングを行なうために記憶すべき情報に
従がって写真製版によりレジストパターン６を形成し、
高エネルギーのイオン注入法により不純物７をゲート電
極５の直下に注入する。(E) forming a resist pattern 6 by photolithography according to information to be memorized for programming;
Impurity 7 is implanted directly under gate electrode 5 using a high-energy ion implantation method.
又は（Ｅ′）に示されるように、パッシベーション膜１
３を堆積した後に写真製版によりプログラミング用のレ
ジストパターン６を形成し、高エネルギーイオン注入法
により不純物７を注入してもよい。Or as shown in (E'), the passivation film 1
After depositing the resist pattern 3, a resist pattern 6 for programming may be formed by photolithography, and the impurity 7 may be implanted by high energy ion implantation.
（Ｆ）基板１の裏面を研磨した後、裏面側から複数本の
ＣＯ□レーザビーム２３−１〜２３−３を照射し、ゲー
ト電極直下に注入された不純物領域で交叉させ、注入不
純物７を活性化させる。(F) After polishing the back surface of the substrate 1, a plurality of CO□ laser beams 23-1 to 23-3 are irradiated from the back surface side and intersect with the impurity region implanted directly under the gate electrode to remove the implanted impurity 7. Activate.
この例では、コア工程がメタル配線形成後、又はパッシ
ベーション膜形成後というような後工程になるので、プ
ログラミングから半導体集積回路装置完了までを３〜４
日に短縮することができる。In this example, the core process is a post process such as after metal wiring formation or passivation film formation, so it takes 3 to 4 days from programming to completion of the semiconductor integrated circuit device.
It can be shortened to days.
第６図の例のように、プログラミングを行なうメモリ素
子についてのみイオン注入とレーザビーム照射を行なう
ようにしてもよく、又は全てのメモリ素子のゲート電極
直下にイオン注入を行ない、書き込むべき情報に従がっ
て所定のメモリ素子のみにレーザビームを照射してその
メモリ素子の不純物を活性化するようにしてもよい。As in the example shown in FIG. 6, ion implantation and laser beam irradiation may be performed only on the memory element to be programmed, or ion implantation may be performed directly under the gate electrode of all memory elements in accordance with the information to be written. Therefore, only a predetermined memory element may be irradiated with a laser beam to activate the impurities in that memory element.
本発明の方法はマスクＲＯＭの製造プロセスに限らず、
種々のトランジスタ、ウェル、拡散抵抗などを形成する
際にも従来のレーザアニールに代えて使用することがで
きる。その場合はレーザビームの照射はウェハの表面側
と裏面側のどちらから行なってもよい。The method of the present invention is not limited to the manufacturing process of mask ROM,
It can also be used in place of conventional laser annealing when forming various transistors, wells, diffused resistors, etc. In that case, the laser beam irradiation may be performed from either the front side or the back side of the wafer.
（発明の効果）
本発明では波長が１．２μｍ以上の複数本のレーザビー
ムを半導体基板の目的とする箇所で交叉するように照射
してその箇所を加熱するようにしたので、ＡＱ又はＡＱ
合金の配線形成後にも高温熱処理が可能になる。その結
果５例えばマスクＲＯＭにおいてはコア工程を配線形成
後にすることができ、納期を短縮することができる。(Effects of the Invention) In the present invention, a plurality of laser beams having a wavelength of 1.2 μm or more are irradiated so as to intersect at a target location on a semiconductor substrate to heat that location.
High-temperature heat treatment is also possible after alloy wiring is formed. As a result, for example, in a mask ROM, the core process can be performed after wiring is formed, and the delivery time can be shortened.
また、２種類以上のトランジスタ、ウェル、拡散抵抗な
どを作成するときにも有効である。It is also effective when creating two or more types of transistors, wells, diffused resistors, etc.
第１図は一実施例を示す断面図、第２図は１本のレーザ
ビームを示す構成図、第３図は１本のレーザビームを照
射した場合を示す断面図、第４図はシリコンウェハの光
吸収特性を示す図、第５図は一実施例におけるウェハ装
着装置を一部を断面で示す正面図、第６図（Ａ）から同
図（Ｆ）は本発明を適用したマスクＲＯＭの製造工程を
示す断面図、第７図（Ａ）から同図（Ｆ）は従来のマス
クＲＯＭの製造工程を示す断面図である。
２２・・・・・・ウェハ、２３−１〜２３−３・・・・
・・ＣＯ２レーザビーム、２４・・・・・・不純物。Fig. 1 is a sectional view showing one embodiment, Fig. 2 is a configuration diagram showing one laser beam, Fig. 3 is a sectional view showing the case of irradiation with one laser beam, and Fig. 4 is a silicon wafer. FIG. 5 is a partially cross-sectional front view of a wafer mounting device according to an embodiment, and FIGS. 6(A) to 6(F) are diagrams showing a mask ROM to which the present invention is applied. 7A to 7F are cross-sectional views showing the manufacturing process of a conventional mask ROM. 22...Wafer, 23-1 to 23-3...
...CO2 laser beam, 24... impurity.
Claims (1)
半導体基板の目的とする箇所で交叉するように照射して
その箇所を加熱する高温熱処理方法。(1) A high-temperature heat treatment method in which multiple laser beams with a wavelength of 1.2 μm or more are irradiated so as to intersect at a target location on a semiconductor substrate to heat that location.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157518A JPH027422A (en) | 1988-06-24 | 1988-06-24 | High-temperature heat treatment by laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157518A JPH027422A (en) | 1988-06-24 | 1988-06-24 | High-temperature heat treatment by laser |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027422A true JPH027422A (en) | 1990-01-11 |
Family
ID=15651426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157518A Pending JPH027422A (en) | 1988-06-24 | 1988-06-24 | High-temperature heat treatment by laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027422A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5236891A (en) * | 1990-08-08 | 1993-08-17 | Sumitomo Electric Industries, Ltd. | Method of preparing bismuth oxide superconductor comprising heating under a reduced pressure |
| JP2008004867A (en) * | 2006-06-26 | 2008-01-10 | Denso Corp | Process for fabricating semiconductor device |
| JP2008218726A (en) * | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | Manufacturing method of semiconductor device, and semiconductor device |
| JP2013545303A (en) * | 2010-10-25 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | Cryogenic implant for improving BJT current gain |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165640A (en) * | 1979-06-11 | 1980-12-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS58106836A (en) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | Laser annealing device |
| JPS58222521A (en) * | 1982-06-18 | 1983-12-24 | Citizen Watch Co Ltd | Forming method for semiconductor film |
| JPS59195819A (en) * | 1983-04-20 | 1984-11-07 | Mitsubishi Electric Corp | Formation of semiconductor single crystal layer |
-
1988
- 1988-06-24 JP JP63157518A patent/JPH027422A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165640A (en) * | 1979-06-11 | 1980-12-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS58106836A (en) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | Laser annealing device |
| JPS58222521A (en) * | 1982-06-18 | 1983-12-24 | Citizen Watch Co Ltd | Forming method for semiconductor film |
| JPS59195819A (en) * | 1983-04-20 | 1984-11-07 | Mitsubishi Electric Corp | Formation of semiconductor single crystal layer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5236891A (en) * | 1990-08-08 | 1993-08-17 | Sumitomo Electric Industries, Ltd. | Method of preparing bismuth oxide superconductor comprising heating under a reduced pressure |
| JP2008004867A (en) * | 2006-06-26 | 2008-01-10 | Denso Corp | Process for fabricating semiconductor device |
| JP2008218726A (en) * | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | Manufacturing method of semiconductor device, and semiconductor device |
| JP2013545303A (en) * | 2010-10-25 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | Cryogenic implant for improving BJT current gain |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010074629A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| JP3277533B2 (en) | Method for manufacturing semiconductor device | |
| WO2007015388A1 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| US5885904A (en) | Method to incorporate, and a device having, oxide enhancement dopants using gas immersion laser doping (GILD) for selectively growing an oxide layer | |
| JP2728412B2 (en) | Semiconductor device | |
| JPS59920A (en) | Manufacture of semiconductor device | |
| JPH027422A (en) | High-temperature heat treatment by laser | |
| JPH09186336A (en) | Method of manufacturing thin film transistor | |
| JPH0562924A (en) | Laser annealing device | |
| JPS6074443A (en) | P-n junction semiconductor element and method of producing same | |
| JPH0677155A (en) | Heat treatment method for semiconductor substrate | |
| JPH02864B2 (en) | ||
| JPH07105359B2 (en) | Connection structure formation method | |
| JPS6250972B2 (en) | ||
| JPH02863B2 (en) | ||
| JPS5814525A (en) | Manufacturing semiconductor device | |
| JPS60117617A (en) | Manufacture of semiconductor device | |
| JPS6059751A (en) | Semiconductor programmable element and manufacture thereof | |
| JPS5837918A (en) | Manufacture of semiconductor device | |
| JPS60106174A (en) | Manufacture of mos semiconductor device | |
| JPS62147724A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS5850755A (en) | Semiconductor device | |
| JPS6079769A (en) | Manufacture of semiconductor device | |
| JPS60119718A (en) | Manufacture of semiconductor device | |
| JPS5919331A (en) | Manufacture of semiconductor device |