JPH0272667A

JPH0272667A - 半導体装置

Info

Publication number: JPH0272667A
Application number: JP22350288A
Authority: JP
Inventors: Seiji Yasuda; 聖治安田; Shigeo Furuguchi; 古口　栄男
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-09-08
Filing date: 1988-09-08
Publication date: 1990-03-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（に梁上の利用分野）本発明は半導体装置に係り、特にバイポーラトランジス
タの耐圧を向上させる為の電極構造の改良に関する。

（従来の技術）バイポーラトランジスタを用いる場合、ベース、コレク
タ接合に順電圧を印加して用いる場合と逆電圧を印加し
て用いる場合がある。ＮＰＮ型のトランジスタのベース
。コレクタ接合に逆電圧を印加する場合について簡単の
ためにＰＮ接合ダイオードを用いて説明する。第８図（
ａ）はブレーナ形接合により形成されたＰＮ接合ダイオ
ードであり、コレクタとしてのＮ型の基板ｔｔａの表面
にベースとしてのｒ型の拡散層α３が形成されている。

そしてその主面には絶縁層（１４１が形成されていて、
上記拡散層０謙の直上にコンタクトホールが開孔され、
上記Ｐ〜の拡散層０りの直上にベース電極ＯＩが形成さ
れている。そして上記基板０９側の表面にはコレクタ電
極ｔ１！１９が形成されている。このようなＰＮ接合ダ
イオードの上記ベース’ｉ！Ｉ＆Ｈにマイナスを、上記
コレクタ電極（１９にはプラスの電圧を印加すると上記
拡散層ｕ３１と上記基板Ｈとの間に破線で示すような空
乏層が形成される。その際、上記基板ａｚ側の空乏層の
形状はＰＮ接合の接合部分の形状と全く同一にならない
。上記空乏層は上記ベース電極（ｌＯ）直下の接合形状
が平坦１部分では平坦になるが、絶縁層（１荀近傍の湾
曲した部分では空乏層の幅が狭くなる。そのために、上
記ＰＮ接合ダイオードに高逆電圧を印加した場合十分な
耐圧が得られない。そこで従来はこれを改良して、第８
図（ｂ）に示すようにベース′ｆｍ　極ｕ、ｌ）を絶縁
層を介して上記基板０２上部にまで延ばしたフィールド
プレート構造を用いていた。このようＶＣ構成されたも
のにおいては、上記基板（１ツの上部にまで上記ベース
電極Ｏυが址びているために、この部分がＭＯ８型トラ
ンジスタのような構造になり、上記ベース電極（１１）
にマイナスの電圧を印加した場合、空乏層は破線で示す
ように上記ベース１１υの端部まで形成される。その結
果、上記ＰＮ接合の湾曲した部分の空な６２層の幅は狭くはない。従来は上述したようなフィール
ドプレート構造を用いることにより、高逆電圧を印加し
ても空乏層の幅が狭くならないようにしていた。

（発明が解決しようとす不課題）上述したように従来の半導体装置においては、バイポー
ラトランジスタに逆電圧を印加する際には、ベース電極
をフィールドプレート構造のものを使用していたが、こ
のような構造にするとベース電極の横方向の広がりが大
きくなり電極の占有面積が増大する。更に必要な接合耐
圧を得るためには、トランジスタのエミッタ電極及びコ
レクタ電極をベース電極から十分に離しておかなければ
ならず素子面積が大きくなる。また、高逆電圧を印加す
ると、ベース電極端部直下の半導体素子表面に電界が集
中し素子破壊の恐れがある。この問題を改善する為には
、ベース電極直下の絶縁膜を厚くするか絶縁膜の誘電率
を下げるかしなければならない。しかしながら、絶縁膜
を厚くすればその分素子の動作が不安定になる。

そこで本発明は、トレンチアイソレージワン技術を利用
することにより従来のフィールドプレート構造に比較し
て、素子面積を縮小でき、しかも半導体素子の不純物濃
度により計算される理想耐圧に近い耐圧が得られる半導
体装１斤を提供することを目的とする。

〔発明の構成〕

（課順を解決するための手段）本発明の半導体装置は、半導体堰板の一部に形成された
ＰＮ接合の廻りを取り囲むように溝部が形成され、上記
基板表面及び上記溝部に絶縁膜が形成され、上記ＰＮ接
合形成領域の上記基板と反対導電型領域に電気信号を人
出力する電極が形成され、上記電極が上記絶縁膜を介し
、上記ＰＮ接合を横切り、上記溝部内部まで達するよう
形成されている。

（作用）上述したように構成されたものにおいては、半導体基板
に形成されたＰＮ接合の形成領域に電極が形成され、−
上記ＰＮ接合を横切り、上記ＰＮ接合の廻りを取り囲む
溝部内部まで達するように形成されているため、上記電
極に逆電圧を印加する場合においても空乏すが一様に広
がり電荷集中を抑止することができる。

（実施例）以下、図面を参照して本発明の詳細な説明する。第１図
（ａ）及び（ｂ）は本発明に係る半導体装置の一実施例
を示す。同図において簡単のためにＰＮ接合ダイオード
を用いる。まず、Ｐ型の半導体基板（１）に高濃度のＮ
型の拡散層（２）が形成され、さらにその主面にフレフ
タとして一上記拡ＷｉＭ　（２１よりも低濃度のＮ型の
エピタキシャル層（３）が形成されていて、更にその表
面の一部にベースとして上記基板（１）よりも高濃度の
ｐ％の埋め込み層（４）が形成されているうそして、上
記埋込み層（４）の廻りに上記基板（１）にまで達する
深さの素子分離用の溝部（５）が形成され、更罠これを
上記埋込み層（４）とコレクタ電極取出し領域とに分離
する溝部（７）が形成されている。また、上記溝部（５
）及び（７）と」二記−増の埋込み層（４）とのコンタ
クト領域以外の半導体素子主面には絶縁層（８）が形成
され、上記コンタクト領域には、上記埋込み層（４）の
廻りを取り囲む渦部（５）及び（７）にまで延び、上記
を型埋込み層（４）−Ｎ型エピタキシャルＭ（３）の接
合部を横切り、上記溝部（５）、（力を埋めてしまうよ
うにベース電極（９）が形成されている。

このように構成された半導体装置の製造方法の一具体例
を第２図（ａ）乃＋　（ｆ）に示す。この例では第２図
（ａ）に示すように、先ずＰ型のシリコン基板（１）全
ｔｉｊ　Ｋ　濃度ｌ×１０”ｃｒＦ？程度のリンを拡散
し、Ｎ”型の拡￥ｆ１．層（２）を形成した後、その主
面にエピタキシャル成長により約２５μｍの厚さで、濃
度３×１ＯＬ４ａｎ３のリンがドープされたＮ型のエピ
タキシャル層（３）を形成する。

次に第２図（ｂ）に示すように、素子分離用の溝部（５
）を高？Ｉ　ＲＩ　Ｅ装置により上記基板（１）に達す
る程度（３０μｍ以上）の深さに形成する。その後、ペ
ース電極取出し領域とコレクタ電極取出し領域とを分離
する為の溝部（７）を上記Ｎ力切の拡散層（２）まで達
しない程度（２０μｍ）の深さに形成する。

次に第２図（Ｃ）に示すように、減圧ＣＶＤ装置により
、上記溝部（５）、（７）が完全に埋まり上記エピタキ
シャル層（３）上に一様に推棺する程度の５１０２膜（
９）を形成する。

次に第２図（ｄ）に示すように、゛上記Ｓｉｎ、膜（９
）をエッチバックして上記エピタキシャル層（３）表面
及び上記溝部（５）、（力の深さ１５μｍ程度までの上
記Ｓ１０．膜（９）を除去する。

次に第２図（ｅ）　Ｋ示すように、熱酸化を行ない約５
μｍの厚さの絶縁層（８）を形成する。

次に第２図（ｆ）　Ｋ示すように、上記絶縁層（８）の
ベース形成予定領域直上に位置する部分を除去し、等方
性のエツチングを行ないエミッタ形成予定領域にコンタ
クトホールな形成する２、そしてその後、１　ｘ　Ｉ　
Ｑ”　ｃｍ”’　　の濃度のどロンがドープされた多結
晶シリコンを上記コンタクトホールに堆積して約５μｍ
の深さのＰ型の埋込層（４）を形成する。史に、上記絶
縁層（８）の全面に約５μｍの厚さにアルミ蒸着を行な
い一上記溝部（５）、（７）の内部もアルミで埋め、上
記素子分離用の溝部（５）の外側及び上記ベース電極取
出し領域上に形成されたアルミを除去して、ベース電極
（９）及びコレクタ電極（６）を形成する。

このように製造された半導体装置においては、上記ベー
ス電極（９）が上記砂型埋込み層（４）−上記Ｎ型エピ
タキシャル層（３）の接合部を横切り上記？型埋込み層
（４）の廼りを取り囲む溝ｇ　（５）及び（力の内部ま
で形成されているため、上記ベースＴ１１極（９）Ｋ逆
電圧を印加した場合、上記Ｐ　Ｎ接合部に形成される空
乏層は第１図（ａ）に破線で示すように、−上記溝部（
５）、ｆ７）内部の上記ベース′証極（９）の底部まで
一様に形成される。そのため、従来に比して電荷集中を
大幅に減らすことかできる、次に、本発明の半導体装置【と従来のフィールドプレー
ト構造を石°する半導体装置とから得られる耐圧とを比
較して説明する。

まず、第１Ｕ（ａ）に示す本発明の実施例の半導体装置
及び、第８図（ａ）及び（ｂ’）に示す従来の半導体装
置において、Ｎ型のエピタキシャル層（３１の表面の一
部分にＰ＋型の坤込み層（・１１か形成されている場合
の接合部の理想耐圧ＢＶは次式で与えられる。

ＫＳは牛、ＩＪ’４４相料の比誘り率でシリコンの場合
１２０１Σりは真空中のｂ　’ｆｆｉ　’４＝で８．９
　Ｘ　ｌ　Ｏ［Ｆ７ｔｎ）Ｅｃｒｉｔは臨界電界強度で
ある。また、ｑは電子の電荷で１．６Ｘ１σ１１１ＣＣ
〕、ＣＢは基板側の不純物濃度である。ここで、上記Ｎ
型のエピタキシャル層（３）の不純物濃度ＣＢを３×１
０′４〔ＣｉＩ〕、δ、・。

界亀界強度Ｅｃ　ｒ　ｉ　ｔを２．７　Ｘ　１０５（Ｖ
／ｃｍ　）　トして理想耐圧ＢＹ工ｄｉａｌ　を計算し
てみると、ＢＶｘｄｉａｌ＝　８０６　　　ＣＶ　）と
なる。

次に１従来及び本発明の半導体装置を用いるとどの程度
の耐圧が得られろか求めてみると、まず、第８図（ａ）
に示すような電極形状を有する従来のＰＮＰ型のバイポ
ーラトランジスタを用いた場合、上記Ｐ１埋込み層（４
）の深六を５μｍとすれば、せいぜい１５０　（Ｖ）程
度の耐圧しか得られない。また、第８図（ｂ）に示すフ
ィールドプレート構造を有するバイポーラトランジスタ
を用いてベース電極αＤに５００ＣＶ）を印加した場合
、−上記橋板ｑｚ表面での上記Ｐ階ジ埋込み層（１３）
との接合部分から上記ベース電極圓の端部までの距１１
Ｆ（Ｆ。

Ｐ、Ｌｅｎｇｔｈ）とその時の最大粗７１’強川との関
係を実験により求めてみると、第３図に示すような関係
が得られる。この図において○印は上記絶縁層（８）の
厚さが１μｍで上記Ｎ型基板ａ２の表面部分と上記Ｐ“
型埋込み層（１３１との接合部分近傍における特性で・
印は上記基板（１２）の上記ベース電極αυ端部の直下
に位置する部分における特性である。同様に△印及びム
印は厚３μｍの場合の特性で、目印及び箇印は厚さ５μ
ｍの場合の特性である。

この図によると、接合部分近傍の特性はＦ、Ｐ。

Ｌｅｎｇｔｈが長くなるに従って電界強度が弱くなり電
荷集中が緩和され、Ｆ、Ｐ、Ｌｅｎｇｔｈが４０μｍ以
上になれば電界強度はこれ以上弱くならなくなる。一方
上記ベース■極←υ端部の直下の電界強度は、上記Ｆ、
Ｐ、Ｌｅｎｇｔｈが長くなるにつれて強くなっていき、
長さが４０μｍ程度でほぼ飽和している。この図かられ
かるように接合部分近傍と上記ベース電極圓端部直下の
電界強度は、Ｆ。

Ｐ、Ｌｅｎｇｔｈに対して相反する関係をもっており、
両者の電界強度が上記臨界電界強度を同時に満足できる
条件は存在しない。したがってフィールドプレート構造
をもってしても５００　（：Ｖ）を印加すれば電界集中
が起こり素子が破壊されてしまい理想耐圧に程遠い耐圧
しか実現できない。

一方、本発明の半導体装置の構造を用いれば、第４図に
示すようにＰ型埋込み層（４）の深さをＸｙ、絶縁膜（
８）の厚さをｔＯｘ、上記Ｐ増埋込層（４）側の上記絶
縁膜（８）の一端から上記溝部（７）Ｋ形成されている
上記絶縁膜（８）の内壁面までの距離をｌｐ、上記溝部
（７）に形成されている上記絶縁膜（８）の測面方向の
厚さをＷ　Ｌ　、上記絶縁膜（８）の上記溝部（７）に
おける深さをｌｒｒとし、ｔｏｘ＝１μｍ、ＷＬ＝　５
μｍ。

１Ｄ＝１０μｍ１入力端子を５００（Ｖ：］としてＸｙ
をパラメータとしたときのｌｐと最大電界強度との関係
を求めると、第５図に示すような関係が得られる。この
図において、○印はＸＹ＝５μｍで上記Ｎ型エピタキシ
ャル層（３）の表面部分と上記？型埋込み層（４）との
接合部分近傍における特性で、・印は上記Ｎ型エピタキ
シャル層（３）の上記溝部（７）側壁面付近の特性であ
る。同様に△印及びム印はＸｙ＝３μｍの場合の特性で
、目印及び−印はＸｙ＝２μｍの場合の特性である。こ
の図によると、上記溝部（７）側壁面付近の電界強度は
！？の長さにほとんど依存しないが、上記Ｐ型埋込み層
（４）と上記Ｎ型エピタキシャル層（３）との接合部分
近傍の電界強度はｌ′Ｆの長さが短い程弱くなっていて
、ｌ　ｐが１０〜１２μｍ程度の時に両者の電界強度が
ほぼ同じＫなる。

次Ｋ　Ｘ　Ｙ　”　５１’　ｒｎ　ｓ　Ｔ　ＯＸ　＝　
Ｉ　Ａ　ｒｎ　％　７　Ｆ　”　１２ＡＬ　ｒｎ−ＷＩ
、＝　５μｍとして、上記溝部（力側壁付近の電界強度
（Δ印）と上記接合部分近傍の電界強度（○印）の、ｌ
　Ｄと最大電界強度との関係を求めると第６図のようＫ
なる。この図によると、ｌＤの深さが深くなるに従って
上記溝部（７）側壁面付近の電界強度は高くなり、上記
Ｎ型エピタキシャル層（３）との接合部分近傍の電界強
度は弱くなって、１０μｍ以上の深さＫなるとほぼ一定
となる。よって、Ａ’Ｄが１２μＩｎ程度で両者の電界
強度は約２２０ＫＶ／ａｍとなり、上記臨界電界強度の
２７０ＫＶ／ａｎよりも大幅に低くすることかでき、ま
たｌＤが約５μｍより深ければ電界強度は２７０ＫＶ／
ｃｍ以下になり電界集中による素子破壊が生じる恐れが
なくなる。

次１ｃ、Ｘｙ＝５．４ｍ、ｔＯＸ＝１μｍ、／ｌ１＝１
２μｍ、１Ｄ＝１２μｍ１ＷＸｌ＝５μｍ　として上記
ベース電極（９）Ｋ印加する電圧を変えていった場合の
上記溝部（７）側壁付近の電界強度（△印）及び上記接
合部分近傍の電界強度（Ｏ印）との関係を求めると第７
図のようＫなる。この図によると、印加電圧が増加する
に従って電界強度も増加していき、印加電圧が約６３０
Ｖで電界強度が臨界電界強度の２７０ＫＶ／ｃｍになる
。上述のように計算により算出した理想耐圧は８０６Ｖ
であるのに対して、従来のＰＮＰ型のバイポーラトラン
ジスタでは約１５０Ｖ（１９％）の耐圧しか得られない
が、本実施例に示す構造を用いれば約６３０　Ｖ　（７
８％）の耐圧を得ることができる。また、ベース電極の
長さ（Ｆ、Ｐ、Ｌｅｎｇｔｈ）が従来は、第３図を見て
も分かるとおり、約４０μｍ必要なのに対し、本実施例
では１０μｍ程度でも十分効果も得ることができ、素子
面積の縮小も図ることができる。

以上詳述した実施例においては、ＮＰＮトランジスタを
用いて説明してきたが、ＰＮＰ）ランジスタを用いても
勿ろん同様の効果を得ることができろう〔発明の効果〕本発明は以上説明してきたように、トレンチアイソレー
ションの為の溝の内部まで電極を形成するようにしたこ
とにより、素子面積を縮小し、なおかつ計算により算出
される理想耐圧に近い耐圧を得ることができる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例を示す半導体装置の断
面図、同［ａ　（ｂ）はその平面図、第２図（ａ）〜（
ｆ）は同装置の製造方法の一具体例を示す工程図、第３
図はフィールドプレート構造を有する従来の半導体装置
ｏＦ、Ｐ、Ｌｅｎｇｔｈ　−電界強度特性図、第４図は
本発明の一実施例を示す半導体装置の要部拡大図、第５
図は同装置を用いた場合のｌｐ−電界強度特性図、第６
図はそのｌＤ−電界強度特性図、第７図はその印加電圧
−電界強度特性図、第８図（ａ）は従来のＰＮＰ型バイ
ポーラトランジスタの断面図、同図（ｂ）はフィールド
プレート構造を有する従来の半導体装置の断面図である
。１・・・半導体基板、３・・・Ｎ型エピタキシャル層、４・・・Ｐ型埋込み層、５９７・・・溝部、８・・・絶縁模、９・・・ベース電極。代理人　弁理士　則　近　憲　佑同　　　　竹　花　喜久男

Claims

【特許請求の範囲】半導体基板と、上記半導体基板の一部に形成されたＰＮ接合と、上記ＰＮ接合の廻りを取り囲むよ
う形成された溝部と、上記半導体基板及び上記溝部に形
成された絶縁膜と、上記ＰＮ接合形成領域の上記基板と
反対導電型領域に電気信号を入出力する電極とを有する
半導体装置において、上記電極が上記絶縁膜を介し、上
記ＰＮ接合を横切り、上記溝部の内部まで達するよう形
成されていることを特徴とする半導体装置。