JP2701881B2 - 半導体の分離領域 - Google Patents

半導体の分離領域

Info

Publication number
JP2701881B2
JP2701881B2 JP63242198A JP24219888A JP2701881B2 JP 2701881 B2 JP2701881 B2 JP 2701881B2 JP 63242198 A JP63242198 A JP 63242198A JP 24219888 A JP24219888 A JP 24219888A JP 2701881 B2 JP2701881 B2 JP 2701881B2
Authority
JP
Japan
Prior art keywords
trench
region
silicon
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63242198A
Other languages
English (en)
Other versions
JPH01120842A (ja
Inventor
ウォン−シン テング クラレンス
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH01120842A publication Critical patent/JPH01120842A/ja
Application granted granted Critical
Publication of JP2701881B2 publication Critical patent/JP2701881B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に半導体に関し、より詳細には、選択
的なシリコン成長を用いる活性デバイス間の分離トレン
チに関する。
従来技術とその問題点 トレンチ分離は、半導体製作に用いて、活性デバイス
を電気的に互いに分離する。トレンチ分離を用いて、活
性デバイスを、「トレンチ」により分離した「堀」に形
成する。これらのトレンチは、シリコン基板の堀の間の
ところをエッチングすることにより形成する。エッチン
グした部分を分離材料で埋めて、堀の間の漏れを防ぐ。
典型的には、追加の分離を提供するために、チャネル・
ストップ領域をトレンチの外側の壁面中に拡散させる。
一般にCVD酸化物の再充填(レフィル)に関係する、
従来より開発されているトレンチの形成方法では、トレ
ンチをエッチングして、その後に、CVD酸化物被着で再
度埋める。この手続きには、特に、トレンチの幅が最小
特徴サイズから任意に大きい幅まで様々で有り得る、一
般的なフィールド分離の場合、幾つかの不利な点があ
る。様々なトレンチを埋めるのに必要な酸化物の量がト
レンチの幅によって異なるので、トレンチを再度埋める
工程は、適切な再充填及び平坦化を達成するのに複雑な
段階を必要とする。現在の全てのCVD酸化物再充填技術
は、少なくとも2回のリソグラフィック段階を必要と
し、また多くは、改良した平坦化のために、幾つかの複
雑なプラズマ・エッチング工程を必要とする。
更に、厚い酸化物を用いて堀領域を分離するので、CV
D酸化物再充填技術は、放射線損傷に対する劣等の抵抗
を提供する。放射線により引き起こされるしきい値電圧
のシフトは、酸化物の厚さに強く依存し、典型的には、
酸化物の厚さの2乗或いは3乗に比例するということが
よく知られている。従って、酸化物を比較的薄くして、
放射線損傷を阻止することが望ましい。しかし、従来の
分離構造は、堀の間の漏れを止めるために、通常、約8,
000オングストロームの厚いフィールド酸化物を有し、
従って、放射線による損傷を受けやすい。更に、従来よ
り開発されている工程に用いるCVD酸化物は、熱成長酸
化物よりも劣っており、更に一層、放射線損傷を受けや
すいことになる。
従って、一般的なフィールド分離と両立できる、複雑
な工程段階を伴なわないトレンチ分離技術の必要性が産
業界に生じている。更に、トレンチ分離技術は、放射線
損傷に対する優れた保護を提供しなければならない。
問題点を解決するための手段 ここに開示する本発明により、従来の分離技術に関連
する問題を実質的に除去する、集積回路の活性領域を分
離する装置を説明する。
本発明のトレンチ分離領域は、半導体材料中に形成し
たトレンチを含む。側壁酸化物層を、熱成長或いは化学
気相成長技術を用いて、トレンチの側壁上に形成する。
シリコン領域を、トレンチの底の部分の、露出した半導
体材料からシリコンを選択的に成長させることにより、
トレンチ内に形成する。
本発明のこの態様により、従来の分離技術より有利な
幾つかの技術点を提供する。第一に、本発明の分離領域
を形成する工程は、一回のリソグラフィック段階のみを
必要とし、且つ平坦化のためのプラズマ・エッチングを
必要としない。第二に、この工程は、活性領域の間の狭
いトレンチも広いトレンチもどちらも有する回路設計に
用いることができる。第三に、この工程によれば、優れ
た分離をもって、0.1マイクロメートルという微小技術
に到達することができる。第四に、この工程は、側壁酸
化物が他のトレンチ分離技術に比べて薄いため、放射線
損傷に対して非常に抵抗性のある構造となる。第五に、
この工程は、活性領域への侵入、すなわち「バーズ・ビ
ーク」を全く生じない。
本発明の態様において、傾斜したトレンチを形成し、
チャネル・ストップ注入をトレンチの側面及び底部に行
なう。側壁酸化物を形成した後、更に追加のチャネル・
ストップ注入をトレンチの底部に行なう。
本発明のこの態様により、トレンチの側壁付近に形成
される活性デバイスのソース及びドレイン領域との低電
圧接合降伏を防ぐために、トレンチの側壁を軽くドーピ
ング(低い不純物濃度にドーピング)するという利点を
提供する。しかし、トレンチの底部は重くドーピング
(高い不純物濃度にドーピング)してデバイスの間の分
離を増やす。
本発明と関連する参考例において、トレンチ分離領域
をSOI(絶縁体の上のシリコン)材料の上に形成する。
この参考例の態様により、放射線に対する優れた耐性を
提供する。
添付の図面に関連して、以下の説明を参照することに
より、本発明及びその利点をより完全に理解することが
できるであろう。
実施例 本発明の好ましい実施例は、第1図乃至第10図の図面
を参照することにより最もよく理解され、図面中、同一
数字は様々な図面の類似部分及び相当部分に用いる。
第1図により、本発明に従ってトレンチ分離領域を形
成する第一の段階の断面図を説明する。この第一段階に
おいて、パッド酸化物層10を基板12の上に形成する。典
型として、このパッド酸化物層10は、シリコン基板12の
上に、900度から950度の温度で、約350オングストロー
ムの深さに熱成長させる。パッド酸化物層10を形成した
後、窒化物層14を、パッド酸化物層10の上に、約1400オ
ングストロームの深さに形成する。この窒化物層14は、
低圧化学気相成長(LPCVD)技術を用いて形成すること
ができる。
パッド酸化物層10及び窒化物層14を基板12の上に形成
した後、活性デバイスが上に形成されることになる堀領
域16をフォトレジスト層で被覆するが、トレンチ領域18
は露出したままにする。堀領域16を覆うフォトレジスト
層と共に、エッチングを窒化物層14及びパッド酸化物層
10に施すが、なるべくならCHF3/C2F6のエッチング溶液
を用いるのがよい。パッド酸化物層10及び窒化物層14の
エッチングに続いて、トレンチ領域18中の基板をエッチ
ングする。この基板は、フレオン11+N2のエッチング、
或いはCF4+O2のエッチングを用いてエッチングするこ
とができる。どちらのエッチングでも、第1図に示すよ
うな内側に傾斜するトレンチ18を生じることになる。そ
の代わりに、周知のエッチング工程を用いて垂直なトレ
ンチを形成することができる。しかし、以下に説明する
理由のため、傾斜したトレンチ18が好ましいであろう。
トレンチ18を形成しさえすれば、チャネル・ストップ
領域20をトレンチ18の側面22及び底部24に形成する。チ
ャネル・ストップ領域20は、ボロンの注入及び拡散を用
いて形成する。このボロン注入は、傾斜するトレンチ18
を形成した場合に、トレンチ18の側面22にチャネル・ス
トップ領域を形成するのに効果的である。チャネル・ス
トップ領域20を形成した後、フォトレジストを窒化物層
14の表面から除去する。他の技術も同様に、トレンチ18
の側面22にチャネル・ストップ領域を形成するのに用い
ることができる。
第2図により、本発明の工程の第二の段階を説明する
が、この段階では、側壁酸化物の形成及び第二のチャネ
ル・ストップ注入を行う。側壁酸化物26は、熱成長技術
かまたはCVD技術を用いて形成することができるが、500
−2,000オングストロームの厚さに形成すべきである。C
VD技術を用いた場合、エッチングは、トレンチ18の側面
22及び底部24だけでなく、窒化物層14の上にも行われて
しまう。しかし、放射線損傷にかかわる理由のため、熱
酸化物層26を成長させることが好ましい。側壁酸化物層
26を形成した後、異方性エッチングをトレンチ18の底部
24に施して、図示のごとく、シリコンを底部24のところ
で露出させる。異方性エッチング後、追加のチャネル・
ストップ注入を底部領域24に施して、より濃い(より不
純物濃度が高い)チャネル・ストップ領域20を形成す
る。追加のチャネル・ストップ注入の目的は、トレンチ
18の側面22が軽くドーピング(低い不純物濃度にドーピ
ング)したチャネル・ストップ領域を有することを可能
にする一方、底部24のところの一層重くドーピング(高
い不純物濃度にドーピング)した領域を可能にすること
である。活性デバイスが堀16上に形成されるので、ま
た、トレンチ18の側面22上のチャネル・ストップ領域26
に密接してP形領域が形成されるので、低電圧接合降伏
を防ぐために、N+領域の近隣のチャネル・ストップ領域
は軽くドーピング(低い不純物濃度にドーピング)する
ことが好ましい。
第3図により、本発明の工程の第三の段階を説明する
が、この段階では、シリコンを形成してトレンチ18を埋
める。シリコン或いはエピタキシ28を、露出した底部24
を「種」として用いて、トレンチ18内に選択的に成長さ
せる。このシリコンは、SiH2Cl2の溶液を用いて成長さ
せることができる。この成長は選択的なため、エピタキ
シ28は、トレンチ18内で底部24から上方に成長するだけ
で、シリコン以外の材料からは成長しない。エピタキシ
28中にはデバイスが何も設けられないので、また、堀16
の間の漏れはエピタキシ28に関連する欠点により影響を
及ぼされないので、シリコンの質は主要な問題ではな
い。実際、エピタキシ28は、多結晶シリコンかまたは無
定形シリコンのどちらを用いても形成することが可能で
あるう。
本発明の工程を第四段階を第4図により説明する。こ
の段階で、約2,000オングストロームの薄いフィールド
酸化物30をエピタキシ28の表面上に、側壁酸化物層26と
接続させて、成長させる。
第5図において、トレンチ分離領域を形成する最後の
段階を説明する。この段階では、窒化物層14を、H3PO4
の溶液或いは他の適切なエッチング溶液を用いて取り除
く。その次に、最初のパッド酸化物層10を、ウェット・
エッチングを用いて取り除く。この終了結果が、エピタ
キシ領域28を取り囲む外側の周囲のチャネル・ストップ
領域20と側壁酸化物26とフィールド酸化物層30とを有す
るトレンチ分離領域32である。
第6図において、典型的なトランジスタ製作工程後の
トランジスタ構造を説明する。この実施例において、ソ
ース及びドレイン領域34を、ゲート・ポリシリコン領域
36の下の堀領域16に形成する。ゲート側壁酸化物層38に
より、ゲート・ポリシリコン領域36を取り囲む。中間の
(インターレベルの)酸化物層40を、堀領域16及びトレ
ンチ分離領域32の上部に形成する。中間の酸化物層40を
パターン形成し、エッチングして、金属接続層42がソー
ス及びドレイン領域34と接続するのを可能にする。
第1図乃至第6図で説明した工程には、従来の分離技
術より有利な点が幾つかある。第一に、本発明の工程
は、堀領域16への殆どゼロの侵入すなわち「バーズ・ビ
ーク」を提供する。バーズ・ビークは、熱酸化中の、窒
化物層14と基板12との間の酸化物の抑制されない成長の
結果であり、また成長した酸化物の厚さの関数である。
結果として、堀16のシリコン12の部分は、酸化物が成長
するにつれて消費され、そのため、堀16の質を低下させ
てしまう。薄いフィールド酸化物30の厚さはたった2000
オングストロームなので、バーズ・ビークはほとんどゼ
ロである。
バーズ・ビークは、酸化物を成長させるというよりも
むしろトレンチ18中に酸化物を被着することによる従来
より開発されている工程において減少することができた
が、酸化物の被着は、トレンチ18が様々な幅を有する場
合、平らでなくなる。その場合、酸化物は基板の表面よ
り上のレベルとはならず、複雑なマスキング工程なしで
は平坦にすることが不可能である。
本発明はまた、放射線損傷に対し優れた抵抗性を示す
という利点ももつ。この優れた抵抗性は、主に、トレン
チ18の側面22に形成した薄い側壁酸化物26に帰因する。
放射線への照射によるしきい値電圧のシフトは、酸化物
の厚さに強く依存し、より薄い酸化物が生じれば生じる
ほど、より低い電圧シフトとなるということはよく知ら
れている。従来より開発されている工程は、トレンチ18
を酸化物で埋めて、堀16の間の漏れを止めるので、放射
線からの損傷を受けやすい。本発明では、フィールド酸
化物30よりもむしろ薄い側壁酸化物26がデバイスの漏れ
に影響を与える。側壁酸化物がより一層薄いため、放射
線損傷に対する一層の抵抗が提供される。
低放射線感応性の第二の理由は、分離側壁酸化物26と
基板電位との関係にかかわっている。側壁酸化物26は、
ゼロの電圧か負の電圧のどちらかである基板電位と電気
的に接続しているので、フィールドしきい値電圧Vtf
ゼロ近くまで減少した場合でも、トレンチ分離領域32は
作動する。従来の分離構造では、ゲート或いは金属線は
通常、フィールド酸化物の上に置かれており、Vtfがゲ
ート或いはドレインの電圧以下に落ちた場合に、フィー
ルドの下にあるシリコン表面が反転してしまう原因とな
り、堀の間の漏洩経路になる。
本発明の他の利点は、分離を犠牲にすることなく、0.
1マイクロメートルの小さい構造にスケイルすることが
できるということである。幅0.2マイクロメートル、深
さ0.95マイクロメートルのような少寸法のトレンチ分離
構造のシミュレーションを行なうと、100ボルトという
大きいフィールドしきい値を示す結果になる。
本発明は、また、第1図に関連して説明した堀のパタ
ーン形成の段階である、マスキング段階一回のみを用い
るという利点を有する。他の分離技術は、クリティカル
な段階を行なうだけでなく、少なくとも二回のマスクを
用いる。
第2図に関連して説明したように、トレンチのプロフ
ィールは軽くドーピングして(低い不純物濃度にドーピ
ングして)、異方性酸化物エッチング工程後の、低エネ
ルギー、高濃度注入での、トレンチ18の底部24への追加
の不純物の任意の適応と共に、側壁へのチャネル・スト
ップの適応を可能にすることができる。底部がより高濃
度であるチャネル・ストップ領域20を形成することは、
ソース及びドレイン注入領域34が置かれることになる堀
16の上部付近に軽くドーピングした(低い不純物濃度に
ドーピングした)チャネル・ストップ領域を提供すると
いう利点をもつ。低接合電圧降伏が効果として生じ得る
ので、ソース及びドレイン注入領域34付近のチャネル・
ストップ濃度を制限することが望ましい。しかし、トレ
ンチ18の底部24のところには、低接合電圧降伏を生じる
危険が何もなく、従って、一層高い濃度のボロンが好ま
しい。
第7図乃至第10図に関連して説明するように、本発明
と関連する参考例の工程は、絶縁体の上のシリコン(SO
I)の材料を用いて、放射線に対する耐性を更にずっと
増やすことができる。さて、第7図を説明するが、同図
では、この工程の第一段階を説明する。SOI材料は、シ
リコン基板44、シリコン基板44の上に配置される絶縁体
層46、及び絶縁体層46の上に形成されるシリコン層48と
を含む。この工程の最初の段階では、第1図に関連して
説明したように、パッド酸化物層50をシリコン層48の上
に形成し、窒化物層52をパッド酸化物50の上に形成す
る。堀領域54及びトレンチ領域56を、フォトリソグラフ
ィック技術を用いてパターン形成する。第1図に関連し
て説明したように、窒化物層52及びパッド酸化物層50を
エッチングして、垂直な或いは傾斜したかのどちらかの
シリコンのエッチングを後に続ける。チャネル・ストッ
プ領域58を注入した後、トレンチ56中の絶縁体層46の部
分を、適切なエッチング溶液を用いて除去する。その次
に、フォトレジストを堀領域54から除去する。
第8図により、SOI材料と関係する参考例の工程の第
二段階を説明する。側壁酸化物60を、第2図に関連して
説明したように、トレンチ56の側面及び底部に形成す
る。異方性エッチングにより、トレンチ56の底部に形成
した酸化物を除去して、シリコン基板44を露出させる。
第9図では、SOI材料と関係する参考例の第三段階を
説明する。シリコン・エピタキシ領域62を、第3図に関
連して説明したように、トレンチ56中に形成する。従来
通り、シリコン・エピタキシは多結晶か無定形のシリコ
ンであり得る。
第10図により、SOI材料を用いる参考例のトレンチ分
離領域を形成する最後の段階を説明する。薄いフィール
ド酸化物64を、堀領域54のパッド酸化物層50の間、シリ
コン・エピタキシ領域62の上に形成する。これは、トレ
ンチ分離領域56を形成する最後の段階である。完了後
に、第6図で説明したように活性デバイスを堀領域54上
に形成することができる。
参考例により、他のSOI分離技術、特に、シリコン層4
8の部分を除去することによって堀を定めるメサ構造に
比べ、優れた利点を提供する。メサ構造では、堀の間の
分離は、絶縁体層46と、シリコン層48が除去されるとこ
ろの堀の間の空乏とにより提供される。しかし、メサ構
造には、幾つかの生来の不利がある。第一に、この構造
は、一般に好ましいとされる平坦な地形を提供しない。
第二に、参考例の絶縁シリコン領域62は、前に述べたよ
うに、基板バイアスに結び付けられており、放射線損傷
に一層抵抗する構造を生じる。
以上に本発明を詳細に説明したが、添付の特許請求の
範囲で定める本発明の精神及び範囲から離れることな
く、様々な変化、置換え、及び変更を行なうことができ
るということを理解されたい。
以上の説明に関連して、更に、下記の項を開示する。
(1) 半導体デバイスが上に形成される隣接の堀領域
の間の分離領域であって、 隣接の堀領域の側面に形成して、堀領域を電気的に分
離する側壁酸化物層と、 隣接の堀領域と関連する側壁酸化物層の間に形成する
シリコン領域とを含む分離領域。
(2) 第(1)項に記載した分離領域であって、更
に、前記シリコン領域の上に置かれ、隣接の堀領域と関
連する側壁酸化物と接続している薄いフィールド酸化物
を含む分離領域。
(3) 第(1)項に記載した分離領域であって、更
に、隣接の堀領域の側面に注入したチャネル・ストップ
領域を含む分離領域。
(4) 第(1)項に記載した分離領域であって、更
に、隣接の堀領域の間に形成したチャネル・ストップ領
域を含む分離領域。
(5) 第(1)項に記載した分離領域であって、更
に、前記シリコン領域と電気的に接続する半導体領域を
含む分離領域。
(6) 第(5)項に記載した分離領域であって、更
に、前記シリコン領域と前記半導体領域との間に形成し
たチャネル・ストップを含む分離領域。
(7) 第(1)項に記載した分離領域において、前記
シリコン領域が多結晶シリコン材料を含むことを特徴と
する分離領域。
(8) 第(1)項に記載した分離領域において、前記
シリコン領域が無定形シリコン材料を含むことを特徴と
する分離領域。
(9) 半導体材料中に形成されるデバイス間に分離領
域を形成する方法が、 活性デバイス間にトレンチを形成する段階と、 前記トレンチの側壁上に酸化物層を形成する段階と、 前記側壁酸化物層の内部にシリコン領域を形成する段
階とを含む方法。
(10) 第(9)項に記載した方法であって、更に、 前記半導体層の上にパッド酸化物層を形成する段階
と、 前記酸化物層の上に窒化物層を形成する段階と、 前記窒化物層及びパッド酸化物層をエッチングして、
前記トレンチを定める段階とを含む方法。
(11) 第(9)項に記載した方法であって、更に、チ
ャネル・ストップ領域を前記トレンチの底部に注入する
段階を含む方法。
(12) 第(11)項に記載した方法であって、更に、チ
ャネル・ストップ領域を前記トレンチの側壁に注入する
段階を含む方法。
(13) 第(9)項に記載した方法であって、更に、 チャネル・ストップ領域を、側壁酸化物層を形成する
前に、前記トレンチの側壁及び底部に注入する段階と、 追加のチャネル・ストップをトレンチの底部に注入し
て、トレンチの側面のところよりも、一層高い濃度のチ
ャネル・ストップがトレンチの底部のところに発生する
ようにする段階とを含む方法。
(14) 第(9)項に記載した方法であって、更に、前
記シリコン領域の上にフィールド酸化物層を形成する段
階を含む方法。
(15) 第(9)項に記載した方法において、前記シリ
コン領域を形成する前記段階が、前記シリコンを、トレ
ンチの底部のところの半導体材料から選択的に成長させ
る段階を含むことを特徴とする方法。
(16) 第(9)項に記載した方法において、前記側壁
酸化物層を形成する前記段階が、前記トレンチ中に前記
酸化物層を熱成長させる段階を含むことを特徴とする方
法。
(17) 第(9)項に記載した方法において、前記側壁
酸化物層を形成する前記段階が、化学気相成長を用いて
前記酸化物層を被着する段階を含むことを特徴とする方
法。
(18) 半導体材料上の活性デバイス間に分離領域を形
成する方法が、 第一の酸化物層を半導体材料の上に形成する段階と、 窒化物層を前記第一の酸化物材料の上に形成する段階
と、 フォトリソグラフィック技術を用いてトレンチ領域を
定める段階と、 前記第一の酸化物層及び前記窒化物層を介して、半導
体材料中に、トレンチをエッチングする段階と、 ボロンを、前記トレンチの底部のところの、露出した
半導体材料中に注入する段階と、 第二の酸化物層を前記トレンチの側壁及び底部に形成
する段階と、 前記トレンチの底部に置かれる前記第二の酸化物層の
前記部分をエッチングして、下にある半導体材料の部分
を露出させる段階と、 露出した半導体材料からシリコンを成長させて、前記
トレンチを実質的に埋める段階と、 第三の酸化物層を前記成長したシリコンの上に形成す
る段階とを含む方法。
(19) 第(18)項に記載した方法であって、更に、ト
レンチの側壁にボロンを注入する段階を含む方法。
(20) 第(19)項に記載した方法であって、更に、前
記第二の酸化物層をエッチングする前記段階の後に、ト
レンチの底部のところで露出する半導体材料中に追加の
ボロンを注入する段階を含む方法。
(21) 第(9)項に記載した方法により形成する分離
領域。
(22) 第(18)項に記載した方法により形成する分
離。
(23) トレンチ・フィールド分離領域を活性デバイス
の間に形成するが、パッド酸化物層10及び窒化物層14を
基板12上に形成して、フォトリソグラフィック技術を用
いて、前記パッド酸化物層10及び窒化物層14をエッチン
グして、トレンチ18を定めることにより行なう。トレン
チ18を、活性デバイスが上に形成される堀領域の間のと
ころの基板(12)中にエッチングする。側壁酸化物層26
をトレンチの側壁22上に形成し、シリコン28をトレンチ
18の底部から選択的に成長させて、トレンチ18を埋め
る。フィールド酸化物層30をシリコン領域(28)の上に
形成する。追加的に、チャネル・ストップ領域20をトレ
ンチ18の側面22及び底部に形成することができる。
【図面の簡単な説明】
第1図は、本発明の第一段階の断面図で、同段階では、
第一の窒化物層と第一のパッド酸化物層をシリコン基板
の上に形成して、トレンチを、酸化物層と窒化物層、及
びその下にある基板を通して形成する。 第2図は、本発明の第二段階の断面図で、同段階では、
側壁酸化物層をトレンチの側壁上に形成する。 第3図は、本発明の第三段階の断面図で、同段階では、
シリコンをトレンチ内に選択的に成長させる。 第4図は、本発明の第四段階の断面図で、同段階では、
薄いフィールド酸化物をトレンチ内に形成したシリコン
領域の上に形成する。 第5図は、本発明の第五段階の断面図で、同段階では、
窒化物層及びパッド酸化物層を基板から除去する。 第6図は、本発明の第六段階を示し、同段階では、デバ
イスをトレンチ分離領域の間の堀領域中に形成する。 第7図は、絶縁材料の上のシリコンと関連する参考例の
第一段階の断面図で、同段階では、トレンチ領域をSOI
材料の上に形成したパッド酸化物層と窒化物層とを通し
てエッチングする。 第8図は、SOI材料と関連する参考例の第二段階の断面
図で、同段階では、側壁酸化物層をトレンチの側壁上に
形成する。 第9図は、SOI材料と関連する参考例の第三段階の断面
図で、同段階では、シリコンをトレンチ領域中に選択的
に成長させる。 第10図は、SOI材料と関連する参考例の第四段階の断面
図で、同段階では、薄いフィールド酸化物をトレンチ中
に形成したシリコン領域の上に形成する。 主な符号の説明 10:パッド酸化物層 12:基板 14:窒化物層 16:堀領域 18:トレンチ領域 20:チャネル・ストップ領域 22:トレンチ18の側面 24:トレンチ18の底部 26:側壁酸化物 28:シリコン・エピタキシ 30:フィールド酸化物 32:トレンチ分離領域 34:ソース及びドレイン領域 36:ゲート・ポリシリコン領域 38:ゲート側壁酸化物層 40:中間の酸化物層 42:金属接続層 44:シリコン基板 46:絶縁体層 48:シリコン層 50:パッド酸化物層 52:窒化物層 54:堀領域 56:トレンチ領域 58:チャネル・ストップ領域 60:側壁酸化物 62:シリコン・エピタキシ領域 64:薄いフィールド酸化物

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体デバイスが上に形成される隣接の堀
    領域の間の分離領域であって、 隣接の堀領域の側面に形成して、堀領域を電気的に分離
    する側壁酸化物層と、 隣接の堀領域と関連する側壁酸化物層の間に形成するシ
    リコン領域と、 前記側壁酸化物層に沿って設けられた軽くドーピングし
    たチャネルストップ領域と、 前記側壁酸化物層の底部でかつ前記シリコン領域に設け
    られた重くドーピングしたチャネルストップ領域とを含
    む分離領域。
JP63242198A 1987-09-28 1988-09-27 半導体の分離領域 Expired - Lifetime JP2701881B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10308387A 1987-09-28 1987-09-28
US103083 1987-09-28

Publications (2)

Publication Number Publication Date
JPH01120842A JPH01120842A (ja) 1989-05-12
JP2701881B2 true JP2701881B2 (ja) 1998-01-21

Family

ID=22293295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63242198A Expired - Lifetime JP2701881B2 (ja) 1987-09-28 1988-09-27 半導体の分離領域

Country Status (1)

Country Link
JP (1) JP2701881B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640655B2 (en) 2013-01-24 2017-05-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222984B2 (ja) * 1972-09-06 1977-06-21
JPS5683046A (en) * 1979-12-11 1981-07-07 Seiko Instr & Electronics Ltd Manufacture of integrated circuit
JPS6223128A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 素子分離領域の形成方法

Also Published As

Publication number Publication date
JPH01120842A (ja) 1989-05-12

Similar Documents

Publication Publication Date Title
US5384280A (en) Method of manufacturing a semiconductor device isolated by a trench
US6548859B2 (en) MOS semiconductor device and method of manufacturing the same
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
US4965221A (en) Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
US6069058A (en) Shallow trench isolation for semiconductor devices
US4819054A (en) Semiconductor IC with dual groove isolation
KR920006851B1 (ko) 반도체 집적회로 장치 및 그 제조방법
JP3604818B2 (ja) 半導体装置の製造方法
JPS63314844A (ja) 半導体装置の製造方法
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
US5904541A (en) Method for fabricating a semiconductor device having a shallow trench isolation structure
US5457339A (en) Semiconductor device for element isolation and manufacturing method thereof
US5854509A (en) Method of fabricating semiconductor device and semiconductor device
JPH1074828A (ja) 集積回路における改良した分離構成体の製造方法
EP0272491B1 (en) Deep trench isolation with surface contact to substrate
US5877540A (en) Epitaxial-base bipolar transistor
JP2701881B2 (ja) 半導体の分離領域
US5593928A (en) Method of making a semiconductor device having floating source and drain regions
JPS60208843A (ja) 半導体装置の製造方法
US6140193A (en) Method for forming a high-voltage semiconductor device with trench structure
JPS58200554A (ja) 半導体装置の製造方法
JP3001588B2 (ja) 半導体装置およびその製造方法
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
KR940006671B1 (ko) Soi구조의 반도체 장치 제조방법
KR20010001206A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

EXPY Cancellation because of completion of term