JPH0267766A - バイポーラ型半導体スイッチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はバイポーラ型半導体スイッチング装置に関す
るものである。

〔従来の技術〕

従来技術の例として、ドレインショート型ＩＧＢＴを例
としてその構成を説明する。

第８図に従来のドレインショート型Ｉ　ＧＢＴの模式断
面図を示す。図中、（１）は高比抵抗半導体の基板（通
常はＮ−基、ｉ　）であり、この基板（１）に、ドレイ
ンとなるＰ型不純物拡散領域（以下陽極領域という）（
２１，Ｎ＋ソース領域となるＮ型不純物拡散領域（以下
陰極領域という）（３）が形成されている。陽極領域（
２）−陰極領域（３）間を流れる主電流四の、オン、オ
フを制御するゲート（５）がゲート絶縁膜（６）を介し
て、主電流（２）の通路となるＰ型不純物拡散領域（４
）Ｃ以下Ｐウェルという）甲のＮチャネル領域（６）上
に形成されている。陰極領域（３）はＰウェル（４）と
ショートした形で、陰極配線（７）のように金属配線さ
れる。陽極領域（２）（ドレイン）も、基板（１）とシ
ョートした形で形成されているＮ型不純物領域（８）（
以下ショートドレイン領域という領域）とショートした
形で陽極配線（９）される。このように、陽極領域（２
）（ドレイン）に、ショートドレイン領域（８）をショ
ートした形で形成するので、一般にドレインショート型
と呼ばれている。

次に、ドレインショート型ＩＧＢＴの動作について説明
する。

まずオン動作は正電圧をゲート（５月こ印加することに
よって、Ｐウェル（４）の基板（１）表面に近い部分が
Ｎチャネル領域（ロ）となり、ターンオンが始まる。

Ｎチャネル領域ｑυを介して、陰極領域（３）（ソース
）から、Ｎベースとなる基板（１）へ電子の注入が起こ
り、これに伴い、陽極領域（２）（ドレイン）より、ホ
ールが注入される。オン動作が完了すれば、Ｎベース層
である基板＋１１内にキャリアの蓄積が起こり、本来高
比抵抗層であった基板（１）が導電率変調を起こして、
オン抵抗が通常のパワーＭＯＳ　Ｆ　ＥＴに比べて一桁
程度小さ（なる。

次に、オフ動作はゲート（５）に印加している電圧を取
り去りゼロにすることによって行われる。ゲート（５）
　ｆ［圧がゼロになると、Ｎチャネル領域（ロ）が消失
し、元のＰウェル（４）にもどるので、陰極領域（３）
から基板（１）のベース領域への電子の注入が断たれオ
フ状態へと移行し、最終段階ではＰ型不準物領域のＰウ
ェル（４）と基板（１）のＮ−領域に形成される空乏層
が、陽極領域（２）の手前まで、基板（１）全体に広が
り、オフ動作が完了する。それまでの、過渡状態におい
て、基板（１）中には、ホールが残ってオリ、かすかな
がら、陽極領域（２）と基板（１）及びＰウェル（４）
　（Ｐ−ス）のＰ型不純物領域で形成されるＰＮＰ　ト
ランジスタにホール電施が流れることになる。このＮチ
ャネルが消失してから、オフ動作が完了するま；でのＰ
ＮＰ　トランジスタに電流が流れている時間を、テール
時間（ｉｔａｌｌ）　　と呼ぶ、スイッチング損失を考
える場合、このｔｔｉＨの間は主電圧は回復してきて８
す、ｔｔｉＨが長くなるほどオフ時の電力損失は太き（
なり、最悪の場合、素子の破壊につながる。従って、ｊ
ｔａｌｌは小さけれハ小さい程良い。ショートドレイン
領域（８）のＮ十不純物領域はＧＴＯ（ゲートターンオ
フサイリスタ）のエミッタ短絡構造を真ねＬものであり
、ｊｔａｌｌを小さくする目的で設けられπ部分である
。ｔｌｌｌの間に、基板（１）甲に残存しているキャリ
アのうち、電子はＮ＋のショートドレイン領域（８］に
流れ込み電子濃度が減小するので、基板（１）中の電気
的中性条件を保つために、ホール濃度も減少する。した
がって、Ｌｔ＆目がショートドレイン領域（８）を設け
ないときよりも設けたときの方が小さ（なる。また、シ
ョートドレイン領域・（８）を設けることによって、−
素子に占める陽極領域（２）の割合が小さくなることも
副次的はｔａｉｌの減少効果に寄与している。

〔発明が解決しようとする課題〕

従来のドレインショート型ＩＧＢＴは以上のように構成
されていたので次のような問題点がＪ）つた。

第１に、従来の形のショートドレイン領域はターンオフ
時には機能するが、オン動作に無用のものであるだけで
な（、むしろオン特性を阻害する働きを持っている。タ
ーンオンの初期過程は上記のごとく、ゲート順バイアス
によるＮチャネル領域の形成に支配されるが、ターンオ
ンはドレイン領域の陽極領域から注入されたホールが陰
極領域に到達することをもって完了する。したがって、
陽極領域側からのホールの注入効率によって、支配され
るものである。ホールの注入効率はＰ　不純物領域の濃
度、及び面積の関数と考えられるので、陽極領域の一素
子当りに占める面積が大きいほど良い。しかし、ショー
トドレイン領域を設けることにこって、陽極領域の面積
は大幅に縮小され、かつ、陽極領域とＮ　のショートド
レイン領域の界面近傍は、ドレインあるいはショートド
レインとしての機能を失い、また、陽極領域より、基板
に注入されたホールの一部はＮ＋のショートドレイン領
域へと流れ込み、陰極領域へ到達せずに消滅してしまう
。

第２に、従来の形のショートドレイン領域はオン抵抗に
も悪影響を及ぼす。すなわち、オン状態が完了し、キャ
リγの蓄積が基板内で起・つてもＮ＋のショートドレイ
ン領域近傍ではホール密度が減少するために、低抵抗領
域が、ショートドレイン領域のない場合に比べて小さ（
なる。

第３に、従来の形のショートドレイン領域では、オフ時
に充分な機能を発揮しているとは言えない状態にある。

ｔｔｉＨ時、ショートドレイン領域のごく近傍のホール
濃度は、電子かＮ　のショートドレイン領域に流れ込む
ことによって電気的中性条件を保つために減少するが陽
極領域（ドレイン）−陰極領域（ソース）間の電位勾配
が大きい１こめに、大半の残存ホールは、陰極側のＰウ
ェルへと流れて行（ことになる。陽極とショートドレイ
ン領域を配線ショートしただけでは、ショートドレイン
領域のホールに対する有効領域は非常に限られており不
充分であると言える。

このように従来形のドレインショート型ｒＧＢＴはオン
特性、オフ特性の両方に問題点を持っていたわけであり
、これは、アノード側にＮ＋領領域短絡構造を持つ単ゲ
ートＳｌサイリスタ、　ＧＴＯサイリスタなど、すべて
のバイポーラ型半導体スイッチング装置に共通な問題点
であった。

上記のような問題を解決するために、第９図及び第１０
図のドレインショート型ＩＧＢＴの模式断面図に示すよ
うにｒｉ！Ｉ極領域色領域−トドレイン領域を独立に配
線したものがある（特許出願中）。図において（１）〜
（９）、（６）は第８図の従来例に示したものと同等で
ある。ＯＧはショート領域配線、卿は高比抵抗領域であ
る。しかし第９図及び第１θ図に示すものにおいては、
陽極領域（２）とショートドレイン（８）の逆バイアス
が素子設計上充分高くとれないと云う問題点があった。

すなわち第９図のように陽極領域がショートドレイン領
域と同一平面内に隣接して設けられているので、逆バイ
アス時に印加できる電圧は、陽極領域とショートドレイ
ン領域の不純物濃度が一定の場合は、この陽極領域とシ
ョートドレイン領域の距離によって決まり、この距離が
第１０図のように大きいほど高い電圧が印加できる。こ
のことは、高い逆バイアスによる動作を行う場合、Ａ子
面積が太き（なったり、逆に素子面積一定の場合には、
陽極領域、ショートドレイン領域の面積を小さくするな
どの制限が生れ、（高速スイッチング、低オン抵抗特性
と云う）本来の目的から遠ざかってしまうと云う問題点
をかかえていた。

この発明は、上記のような問題点を解消するためになさ
れたもので、オン特性オフ特性の両方の向上をはかるこ
とのできるバイポーラ型半導体スイッチング装置を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置は、アノード側のＮ＋ショー
ト領域をアノード領域と分ａｍを形成して各々の領域を
絶縁して配線したものである。

〔作用〕

この発明における半導体チイッチング装置は、アノード
側のＮ　のショートドレイン領域がｒｉＩＪ極領域占領
域分離して配線されたことにより、オン及びオフ動作時
に、陽極領域−ショートドレイン領域間に順・逆バイア
スが印加でき、ターンオン時間、ターンオフ時間をそれ
ぞれ短縮する。更に、Ｎ＋のショートドレイン領域と陽
極領域が分離溝によって分離されているので、充分に高
い順逆バイアスが印加ができるので一層、スイッチング
特性が向上する。

〔実施例〕

以下、この発明の一実施例について、第、１図にした、
ドレインショート型Ｉ　ＧＢＴの模式断面図を用いて説
明する。第１図は大面において第８図の従来例と同じで
あり、図中（１）〜＠は＠８図及び第９図に示したもの
と同等であるので説明は省略する。異なるのは、陽極領
域（２）とショートドレイン領域（８）の、各々に陽極
配線（９）及びショート領域配線ＱＱを設け、かつ、陽
極領域（２）とショートドレイン領域（８）を分離溝（
ロ）によって分離したことである。

この分離溝（２）によって、ゲートバイアスとは独立に
、陽極領域（２）−ショートドレイン領域（８）間に高
イア１１１ｉ・逆バイアスを印加することが可能になる
。

次に動作について、オン動作は第２図を用いて、オフ動
作は第３図を用いて説明する。

第２図は、第１図に示すＩ　ＧＢＴのオン動作の初期過
程を表わす断面図であり、（１２ａ）は陽極領域（２）
−ショートドレイン領域（８）間に順バイアスを印加す
る順バイアス＊Ｓ、α４０１１はいずれも模式的に表わ
した電子の流れである。オン動作の開始は従来技術の説
明で述べた如く、ゲート（５）に正電圧を印加すること
によって行なわれる。ゲート（６）に正電圧を印加した
だけでは、陽極領域（２）からホールの注入は起らず陰
極領域（３）からチャネルを通じて基板（１）に流れ込
む電子の流れσぐが、陽極領域（幻に到達して始めて、
陽極領域（２）からホールの注入が開始される。したが
って、陰極領域（３）を出発した電子が基板（１）中を
陽極領域（２）まで進む時間が必要である。そこで、陽
極領域（２）−ショートドレイン領域（８）間に高い順
バイアスを印加することにより、ショートドレイン領域
（８）より陽極領域（２）に向けて速やかに電子の流れ
（至）を注入すると、陰極領域（３）からの電子の到着
を待つまでもな（、陽極領域（２）から基板（１）へと
ホールが、ジョートドにイン領域（８）からＷｈ極極減
域２）へ注入された電子の流れ（イ）に引き寄せられて
、注入される。その結果、陽極領域（２）−ショートド
レイン領域（８）間がゼロ又は小さな順バイアスである
ときに比べてより早くオン動作が完了する。

第３図は、第１図に示すＩ　ＧＢＴのオフ動作の申・後
半の過程を表わす断面図であり、　（ｘｚｂ）は陽極領
域（２Ｊとショートドレイン領域（８Ｊ間の逆バイアス
電源、（財）はＰウェル（４）側より基板（１）甲へ延
び始めた空乏層を表わす。（至）はホールの流れ、αη
は電子の流れを模式的に表わす。オフの場合も始めは従
来技術の説明の場合と同じく、ゲート（５）の正電圧を
取り去ってやれば、Ｎチャネル領域（６）は消失し、陰
極領域（３）からの電子の注入はなくなり、Ｐウェル（
４）を含めたＰ　領域より空乏ａｈが図示のように拡が
り始める。基板（１）甲にとり残されたホールは、ＰＮ
Ｐ　）ランジスタのコレクターに相当するＰウェル（４
）などのＰ　領域へホールの流れαＱとなって流れ込む
。このとき、陽極領域（２）−ショートドレイン領域（
８）間に、充分高い逆バイアス電源（１２ｂ）を印加し
てやれば、基板（１）中の残存電子のかなりの部分がシ
ョートドレイン領域（８）へと流れ込ひ。そのために、
従来技術のショートドレイン構造によるホールの中和と
いうような消極的な方法ではなく、余剰電子の掃き出し
く引き出し）という積極的な方法でターンオフ時間、特
にｊｔａｌｌを短縮することができる。このｔｔａｉｌ
を短縮する効果は、ショートドレイン領域（８）から電
子の引き出しという形で、両面ゲートＳＩサイリスタの
第２ゲートと同様な働きが期待できる。

更に、従来のショートドレイン構造におけるショートド
レイン領域（８）より、この発明におけるショートドレ
イン領域（ｇＪの方がターンオフ動作に対してはるかに
有効に働（１こめ、従来のショートドレイン領域（８）
が−素子に対して占めていた面積の割合を小さくするこ
とが可能である。その結果、陽極領域（２）の面積を増
やすことが可能となり、陽極領域（２）からのホールの
注入効率が向上し、オン動作時の順バイアス効果に加え
て、更に一段のオン特性及びオン抵抗の改善がはかれる
。

このように、オン動作時に順バイアス電ｉ　（１２，）
を印加することによって従来、オン動作には悪影響を及
ぼす等のショートドレイン領域（８）が積極的にオン特
性を向上させ、かつ、オフ動作時にも、従来の消極的な
方法に代って積極的にオフ特性を向上させ、また、副次
的にも、オン−オフのトレードオフの良い素子設計を可
能にすることが出来る。

なお、上記第１図、第２図及び第３図に示した実施例で
は、陽極領域（２ンとショートドレイン領域（８）を分
離溝により分離して配置した場合を示したが、分離溝で
のもれ電流を小さくシ、安定した状態で大きな逆バイア
ス’；１１１１１７４　（１２ｂ）を印加する場合には
、第４図に示し１こように、陽極領域（２）−ショート
ドレイン領域（８）間の分離＃　＠をポリシリコン等の
絶は物で埋め合せた方が良い。第４図はこの発明の他の
実施例によるＩ　ＧＢＴの断面図で（１）〜（６）は第
１図に示したものと同等である。勾は埋め合わせ絶縁物
である。分離溝（財）を埋め合わせ絶縁物（２）により
埋め合せる；ことによって、素子の機械的な破壊強度も
増加するので、その意味からは、基板（１）と似かよっ
た物理的性質を有する物′Ｒ（例えば基板（１）がＳｉ
であればポリシリコン）が良いと考えられるが、素子の
大きさが比較的小さい（数鴫角程度）であれば、ポリイ
ミドのような有機高分子の液体を塗布して焼きしめる方
が工程的には簡便である。同じ意味あいから、ＳＯＧ　
（５ｐｉｎ　ｏｎＧｒａｓｓ　）の手法を用いることも
できる。

また、上記実施例では、ドレインショート型Ｉ　ＧＢＴ
について説明したが、この発明はパイポーラ型スイッチ
ング素子でアノード側にショート構造を有するもの全般
にわたって、適用可能である。

以下にＳｌサイリスタ、ＧＴＯサイリスクダイオードの
場合について説明する。

第５図は、この発明の一実施例によるＳｌサイリスタの
断ｕ図である。図において、（１）〜（６）　＊　（７
）　ｔ（９）　、　Ｑ（Ｊは第１図に示したものと同等
である。（２ａ）はアノード（Ｐ＋不純物領域）、（３
ａ）はカソード（Ｎ＋不純物領域）　、（８ａ）はショ
ートエミツパ夕（Ｎ＋不純物領域）、嬶はゲートｒｐ”
＋続物領域）、ＱｌはＮ−エピタキシャル層、（１）は
ゲート電極配線、（財）はＮ−高比抵抗のチャネル領域
を表わす。基本的なオン・オフ動作はそれぞれゲート（
ト）−力ソード（３ａ）間に順・純バイアスを印加し、
チャネル領域なυを空乏層によって開閉することによっ
て行われる。ＩＧＢＴの場合と同様に、チャネルの開閉
に伴ない、アノード（２ａ）−ショートエミッタ（８ａ
）間に順・逆バイアスを印加して、オン・オフ動作を助
ける。また、第６図はこの発明の他の実施例によるＳｌ
サイリスタで分離溝を埋め合わせ絶縁物（２）で埋め合
せた場合を示す断面図である。

第７図はこの発明の他の実施例によるＧＴＯサイリスタ
を示す断面図である。図中、同一符号のものはＳｌサイ
リスタの第５図に示したものに相当する。ＧＴＯサイリ
スタの場合、主電流は、ゲート（至）を通りぬけてカソ
ード（３ａ）−アノード（２ａ）　間に流れる。

〔発明の効果〕

以上のようにこの発明によれば、アノード側の陽極領域
と、ショートドレイン領域を分離溝を設けて独立に配線
し、オンオフ時に充分高い順・逆バイアスが印加できる
ように構成したので、オン特性・オフ特性が向上し、か
つ、オン−オフ特性のトレードオフの取り易い半導体ス
イッチング装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例であるドレインショート型
、ＩＧＢＴ半導体スイッチング装置の断面図、第２図及
び第３図は第１図の半導体スイッチング装置の動作を説
明する断面図、第４図はこの発明の他の実施例であるド
レインショート型Ｉ　ＧＥＴ半導体スイッチング装置の
断面図、第５図及び第６図はこの発明の他の実施例であ
るＳｌサイリスタの断面図、第７図はこの発明の他の実
施例であるＧＴＯサイリスタの断面図、第８図、第９図
、第１０図は従来のドレインショート型ＩＧＢＴ半導体
装置の断面図を示す。 図において、（１）は基板、（２月よ陽極領域、（２ａ
）はアノード（Ｐ＋不純物領域）　、　（３）は陰極領
域、（３ａ）はカソード（Ｎ　不純物領域）、（４月よ
Ｐウェル、（５）はゲート、（６）はゲート絶縁膜、（
７）は陰極配線、（８月よショートドレイン領域、（８
ａ）はショートエミッタ（Ｎ＋不純物領域）、（９）は
陽極配線、α〔はショート領域配線、αυはＮチャネル
領域、（ロ）は主電流、α０國は電子の流れ、α呻はホ
ールの流れ、（ト）はゲートＣＰ＋不純物領域）、Ｏｌ
ｅはＮ−エピタキシャル層、勾はゲート電極配線、（２
）はチャネル領域、（支）は分ａｍ、に）は埋め合わせ
絶縁物、鱒は空乏層である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　半導体基板をはさんで基板の裏面に第一の主電極とな
   る第一の導電型領域を、上記半導体基板の表面に第二の
   主電極となる第二の導電型領域を持つ、バイポーラ型半
   導体スイッチング装置において、裏面の第一の主電極と
   なる第一の導電型領域と独立に配線する制御電極となる
   第二の導電型領域を、分離溝を介して裏面に設け、かつ
   上記の分離溝の深さが、上記第一主電極となる第一導電
   型の領域が広がる深さ及び、上記制御電極となる第二導
   電型領域の広がる深さより深いことを特徴とするバイポ
   ーラ型半導体スイッチング装置。