JPH0265278A - １次元イメージセンサ - Google Patents
１次元イメージセンサInfo
- Publication number
- JPH0265278A JPH0265278A JP63217612A JP21761288A JPH0265278A JP H0265278 A JPH0265278 A JP H0265278A JP 63217612 A JP63217612 A JP 63217612A JP 21761288 A JP21761288 A JP 21761288A JP H0265278 A JPH0265278 A JP H0265278A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- image sensor
- dimensional image
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は１次元イメージセンサに関する。
（従来の技術）
第３図に従来の１次元イメージセンサのチップ１内の配
置を示す。第３図かられかるように、従来の１次元イメ
ージセンサにおいては、ポンディングパッドａ 、ａ
、ａ およびａ２２からな１１、 １．２
２１ゝ るボンディングパッド部３Ａと、ボンディングパッドａ
、ａａ およびａ２４からなるボン１３ １４
’ ２３ゝ ディングパッド部３Ｂが回路領域２を挟むように回路領
域２の両側に配置されていた。
置を示す。第３図かられかるように、従来の１次元イメ
ージセンサにおいては、ポンディングパッドａ 、ａ
、ａ およびａ２２からな１１、 １．２
２１ゝ るボンディングパッド部３Ａと、ボンディングパッドａ
、ａａ およびａ２４からなるボン１３ １４
’ ２３ゝ ディングパッド部３Ｂが回路領域２を挟むように回路領
域２の両側に配置されていた。
また、ウェハー４上のチップ１の配置は第４図に示すよ
うに１列配列か、または第５図に示すように２列配列と
なっている。なお第４図の符号１ １ ・・・および第
５図の符号］、１ｂｌ’ ｂ２
ｅｌｆ ｃ１２１ 、・・・はチップを示す
。
うに１列配列か、または第５図に示すように２列配列と
なっている。なお第４図の符号１ １ ・・・および第
５図の符号］、１ｂｌ’ ｂ２
ｅｌｆ ｃ１２１ 、・・・はチップを示す
。
２Ｌ
（発明か解決しようとする課題）
したがって、従来の１次元イメージセンサにおいては、
ポンディングパッド部３Ａおよび３Ｂが回路領域の両側
に設けられているため、ボンディング工程はポンディン
グパッド部３Ａをボンディングする工程とポンディング
パッド３Ｂをボンディングする工程に別かれてしまう。
ポンディングパッド部３Ａおよび３Ｂが回路領域の両側
に設けられているため、ボンディング工程はポンディン
グパッド部３Ａをボンディングする工程とポンディング
パッド３Ｂをボンディングする工程に別かれてしまう。
したかってボンディング工程においてはＩＣ自体を大き
く移動させる必要があり時間的なロスか生じるという問
題があった。
く移動させる必要があり時間的なロスか生じるという問
題があった。
また、第３図かられかるようにボンディングパラドａ２
１’ ａ２２’ ａ２３、およびａ２４が回路領域
２の上下に配置されているためチップ１の短辺の長さ（
寸法Ｄ２）か長くなる。このこと、およびウェハー上の
チップの配置形態（第４図および第５図参照）からウェ
ハー１枚当りのチップのとれ高か少なく、生産効率か悪
いという問題があった。
１’ ａ２２’ ａ２３、およびａ２４が回路領域
２の上下に配置されているためチップ１の短辺の長さ（
寸法Ｄ２）か長くなる。このこと、およびウェハー上の
チップの配置形態（第４図および第５図参照）からウェ
ハー１枚当りのチップのとれ高か少なく、生産効率か悪
いという問題があった。
本発明は上記問題点を考慮してなされたものであって、
ボンディング工程の時間を短縮することができるととも
に、ウェハー１枚からチップを可及的に多く取ることの
できる１次元イメージセンサを提供することを目的とす
る。
ボンディング工程の時間を短縮することができるととも
に、ウェハー１枚からチップを可及的に多く取ることの
できる１次元イメージセンサを提供することを目的とす
る。
（課題を解決するための手段）
本発明による１次元イメージセンサは、チップ上に形成
される回路領域に対してチップ上の長手方向の一方の側
にポンディングパッド部を設けたことを特徴とする。
される回路領域に対してチップ上の長手方向の一方の側
にポンディングパッド部を設けたことを特徴とする。
（作 用）
このように構成された本発明による１次元イメジセンサ
によれば、ポンディングパッド部が回路領域に対してチ
ップ上の長手方向の一方の側に設けられることによりボ
ンディング工程の時間を短縮することができるばかりで
なく、ウェハー１枚からチップを可及的に多く取ること
ができることとなる。
によれば、ポンディングパッド部が回路領域に対してチ
ップ上の長手方向の一方の側に設けられることによりボ
ンディング工程の時間を短縮することができるばかりで
なく、ウェハー１枚からチップを可及的に多く取ること
ができることとなる。
（実施例）
第１図に本発明による１次元イメージセンサの一実施例
を示す。ポンディングパッドａ、、（ｉ。
を示す。ポンディングパッドａ、、（ｉ。
Ｊ
ｊ−１，・・・ｎ）からなるポンディングパッド部３か
チップ１上に形成される回路領域２に対してチップ上の
長手方向の一方の側に設けられている。
チップ１上に形成される回路領域２に対してチップ上の
長手方向の一方の側に設けられている。
すなわちポンディングパッド部３がチップ］の片側に寄
せられているばかりでなく、回路領域２の上下には、ポ
ンディングパッドが存在しない。これによりボンディン
グ工程においてはＩＣ自体を大きく移動させる必要がな
く短時間でボンディングを行うことができる。
せられているばかりでなく、回路領域２の上下には、ポ
ンディングパッドが存在しない。これによりボンディン
グ工程においてはＩＣ自体を大きく移動させる必要がな
く短時間でボンディングを行うことができる。
さらに、通常ポンディングパッドａ１．は１辺のＪ
長さが約１００μｍであるため、本実施例の１次元イメ
ージセンサは、チップの幅（Ｄｌ）を従来のチップの幅
（Ｄ２）比べて約２００μｍ短くすることかできる。し
たがってチップ幅を１正とすると約２０％短くなり、ウ
ェハー１枚当りのチップのとれ高は約２０％多くなるこ
とになる。
ージセンサは、チップの幅（Ｄｌ）を従来のチップの幅
（Ｄ２）比べて約２００μｍ短くすることかできる。し
たがってチップ幅を１正とすると約２０％短くなり、ウ
ェハー１枚当りのチップのとれ高は約２０％多くなるこ
とになる。
なお、本実施例のようにすることにより、チップの長手
方向の長さ（Ｗｌ）は従来のチップの長さ（Ｗｌ）に比
べて若干長くなる。しかし、チップの長さが若干長くな
ってもチップのウェハー上の配置を第４図または第５図
に示す配置とすることによりウェハー１枚当りのとれ高
にはほとんど影響がないこととなる。
方向の長さ（Ｗｌ）は従来のチップの長さ（Ｗｌ）に比
べて若干長くなる。しかし、チップの長さが若干長くな
ってもチップのウェハー上の配置を第４図または第５図
に示す配置とすることによりウェハー１枚当りのとれ高
にはほとんど影響がないこととなる。
以上により本実施例によればボンディング工程の時間を
短縮することができるとともにウェハー１枚からチップ
を可及的に多く取ることができることとなる。
短縮することができるとともにウェハー１枚からチップ
を可及的に多く取ることができることとなる。
なお、ポンディングパッドａ、 （ｉ＝１． ・・・
ｎ）を１列にしたポンディングパッド部を第２図に示す
ように回路領域２に対してチップ１上の長平方向の一方
の側に設けることによっても第１の実施例と同様の効果
を得ることができる。
ｎ）を１列にしたポンディングパッド部を第２図に示す
ように回路領域２に対してチップ１上の長平方向の一方
の側に設けることによっても第１の実施例と同様の効果
を得ることができる。
本発明によればボンディング工程の時間を短縮すること
ができるばかりでなく、ウェハー１枚から可及的に多く
のチップをとることができる。
ができるばかりでなく、ウェハー１枚から可及的に多く
のチップをとることができる。
第１図は本発明による１次元イメージセンサの一実施例
を示すブロック図、第２図は本発明による１次元イメー
ジセンサの他の実施例を示すブロック図、第３図は従来
の１次元イメージセンサを示すブロック図、第４図ない
し第５図はウェハー上のチップ配列を示す図である。 １・・・チップ、２・・・回路領域、３・・・ポンディ
ングパッド部。 出願人代理人 佐 藤 −雄 ｍ剣−
を示すブロック図、第２図は本発明による１次元イメー
ジセンサの他の実施例を示すブロック図、第３図は従来
の１次元イメージセンサを示すブロック図、第４図ない
し第５図はウェハー上のチップ配列を示す図である。 １・・・チップ、２・・・回路領域、３・・・ポンディ
ングパッド部。 出願人代理人 佐 藤 −雄 ｍ剣−
Claims (1)
- チップ上に形成される回路領域に対してチップ上の長手
方向の一方の側にボンディングパッド部を設けたことを
特徴とする１次元イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217612A JPH0265278A (ja) | 1988-08-31 | 1988-08-31 | １次元イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217612A JPH0265278A (ja) | 1988-08-31 | 1988-08-31 | １次元イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265278A true JPH0265278A (ja) | 1990-03-05 |
Family
ID=16707020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63217612A Pending JPH0265278A (ja) | 1988-08-31 | 1988-08-31 | １次元イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337474A (en) * | 1991-05-31 | 1994-08-16 | Fuji Xerox Co., Ltd. | Process for fabricating electronic devices and image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145656A (ja) * | 1984-01-09 | 1985-08-01 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| JPS62260363A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体ラインセンサとその製造方法 |
-
1988
- 1988-08-31 JP JP63217612A patent/JPH0265278A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145656A (ja) * | 1984-01-09 | 1985-08-01 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| JPS62260363A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体ラインセンサとその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337474A (en) * | 1991-05-31 | 1994-08-16 | Fuji Xerox Co., Ltd. | Process for fabricating electronic devices and image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2634516B2 (ja) | 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール | |
| US5757082A (en) | Semiconductor chips, devices incorporating same and method of making same | |
| JPH0265278A (ja) | １次元イメージセンサ | |
| JP3274633B2 (ja) | 半導体集積回路装置 | |
| JPH0685151A (ja) | 半導体装置とその製造方法 | |
| EP0477937B1 (en) | Lead frame for semiconductor device of the resin encapsulation type | |
| JPS6352455A (ja) | 封止型半導体装置用リ−ドフレ−ム | |
| JPH0461152A (ja) | 半導体装置 | |
| JPS6185832A (ja) | ワイヤボンデイング方法 | |
| JPH04199721A (ja) | ワイヤボンディグ方式半導体装置 | |
| JPH02142151A (ja) | 集積回路装置 | |
| JPS60234335A (ja) | 半導体装置 | |
| US6651868B2 (en) | Workpiece retainer for a bonding apparatus | |
| JPH0365894B2 (ja) | ||
| JPH01150347A (ja) | 半導体装置製造用リードフレーム | |
| JPH01196138A (ja) | マスタスライス集積回路 | |
| JPH07202105A (ja) | 半導体装置用リードフレーム | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| KR970053631A (ko) | 반도체 다핀 패키지 및 그 제조방법 | |
| JPH0266965A (ja) | 半導体装置の製造方法 | |
| JPS5831733B2 (ja) | 集積回路装置 | |
| JPS59101857A (ja) | 半導体装置 | |
| JPS6364054B2 (ja) | ||
| JPH03150869A (ja) | メモリモジュール | |
| JPH02125649A (ja) | 半導体集積回路用ピン・グリッド・アレイ・パッケージ |