JPH0265278A - 1次元イメージセンサ - Google Patents
1次元イメージセンサInfo
- Publication number
- JPH0265278A JPH0265278A JP63217612A JP21761288A JPH0265278A JP H0265278 A JPH0265278 A JP H0265278A JP 63217612 A JP63217612 A JP 63217612A JP 21761288 A JP21761288 A JP 21761288A JP H0265278 A JPH0265278 A JP H0265278A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- image sensor
- dimensional image
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は1次元イメージセンサに関する。
(従来の技術)
第3図に従来の1次元イメージセンサのチップ1内の配
置を示す。第3図かられかるように、従来の1次元イメ
ージセンサにおいては、ポンディングパッドa 、a
、a およびa22からな11、 1.2
21ゝ るボンディングパッド部3Aと、ボンディングパッドa
、aa およびa24からなるボン13 14
’ 23ゝ ディングパッド部3Bが回路領域2を挟むように回路領
域2の両側に配置されていた。
置を示す。第3図かられかるように、従来の1次元イメ
ージセンサにおいては、ポンディングパッドa 、a
、a およびa22からな11、 1.2
21ゝ るボンディングパッド部3Aと、ボンディングパッドa
、aa およびa24からなるボン13 14
’ 23ゝ ディングパッド部3Bが回路領域2を挟むように回路領
域2の両側に配置されていた。
また、ウェハー4上のチップ1の配置は第4図に示すよ
うに1列配列か、または第5図に示すように2列配列と
なっている。なお第4図の符号1 1 ・・・および第
5図の符号]、1bl’ b2
elf c121 、・・・はチップを示す
。
うに1列配列か、または第5図に示すように2列配列と
なっている。なお第4図の符号1 1 ・・・および第
5図の符号]、1bl’ b2
elf c121 、・・・はチップを示す
。
2L
(発明か解決しようとする課題)
したがって、従来の1次元イメージセンサにおいては、
ポンディングパッド部3Aおよび3Bが回路領域の両側
に設けられているため、ボンディング工程はポンディン
グパッド部3Aをボンディングする工程とポンディング
パッド3Bをボンディングする工程に別かれてしまう。
ポンディングパッド部3Aおよび3Bが回路領域の両側
に設けられているため、ボンディング工程はポンディン
グパッド部3Aをボンディングする工程とポンディング
パッド3Bをボンディングする工程に別かれてしまう。
したかってボンディング工程においてはIC自体を大き
く移動させる必要があり時間的なロスか生じるという問
題があった。
く移動させる必要があり時間的なロスか生じるという問
題があった。
また、第3図かられかるようにボンディングパラドa2
1’ a22’ a23、およびa24が回路領域
2の上下に配置されているためチップ1の短辺の長さ(
寸法D2)か長くなる。このこと、およびウェハー上の
チップの配置形態(第4図および第5図参照)からウェ
ハー1枚当りのチップのとれ高か少なく、生産効率か悪
いという問題があった。
1’ a22’ a23、およびa24が回路領域
2の上下に配置されているためチップ1の短辺の長さ(
寸法D2)か長くなる。このこと、およびウェハー上の
チップの配置形態(第4図および第5図参照)からウェ
ハー1枚当りのチップのとれ高か少なく、生産効率か悪
いという問題があった。
本発明は上記問題点を考慮してなされたものであって、
ボンディング工程の時間を短縮することができるととも
に、ウェハー1枚からチップを可及的に多く取ることの
できる1次元イメージセンサを提供することを目的とす
る。
ボンディング工程の時間を短縮することができるととも
に、ウェハー1枚からチップを可及的に多く取ることの
できる1次元イメージセンサを提供することを目的とす
る。
(課題を解決するための手段)
本発明による1次元イメージセンサは、チップ上に形成
される回路領域に対してチップ上の長手方向の一方の側
にポンディングパッド部を設けたことを特徴とする。
される回路領域に対してチップ上の長手方向の一方の側
にポンディングパッド部を設けたことを特徴とする。
(作 用)
このように構成された本発明による1次元イメジセンサ
によれば、ポンディングパッド部が回路領域に対してチ
ップ上の長手方向の一方の側に設けられることによりボ
ンディング工程の時間を短縮することができるばかりで
なく、ウェハー1枚からチップを可及的に多く取ること
ができることとなる。
によれば、ポンディングパッド部が回路領域に対してチ
ップ上の長手方向の一方の側に設けられることによりボ
ンディング工程の時間を短縮することができるばかりで
なく、ウェハー1枚からチップを可及的に多く取ること
ができることとなる。
(実施例)
第1図に本発明による1次元イメージセンサの一実施例
を示す。ポンディングパッドa、、(i。
を示す。ポンディングパッドa、、(i。
J
j−1,・・・n)からなるポンディングパッド部3か
チップ1上に形成される回路領域2に対してチップ上の
長手方向の一方の側に設けられている。
チップ1上に形成される回路領域2に対してチップ上の
長手方向の一方の側に設けられている。
すなわちポンディングパッド部3がチップ]の片側に寄
せられているばかりでなく、回路領域2の上下には、ポ
ンディングパッドが存在しない。これによりボンディン
グ工程においてはIC自体を大きく移動させる必要がな
く短時間でボンディングを行うことができる。
せられているばかりでなく、回路領域2の上下には、ポ
ンディングパッドが存在しない。これによりボンディン
グ工程においてはIC自体を大きく移動させる必要がな
く短時間でボンディングを行うことができる。
さらに、通常ポンディングパッドa1.は1辺のJ
長さが約100μmであるため、本実施例の1次元イメ
ージセンサは、チップの幅(Dl)を従来のチップの幅
(D2)比べて約200μm短くすることかできる。し
たがってチップ幅を1正とすると約20%短くなり、ウ
ェハー1枚当りのチップのとれ高は約20%多くなるこ
とになる。
ージセンサは、チップの幅(Dl)を従来のチップの幅
(D2)比べて約200μm短くすることかできる。し
たがってチップ幅を1正とすると約20%短くなり、ウ
ェハー1枚当りのチップのとれ高は約20%多くなるこ
とになる。
なお、本実施例のようにすることにより、チップの長手
方向の長さ(Wl)は従来のチップの長さ(Wl)に比
べて若干長くなる。しかし、チップの長さが若干長くな
ってもチップのウェハー上の配置を第4図または第5図
に示す配置とすることによりウェハー1枚当りのとれ高
にはほとんど影響がないこととなる。
方向の長さ(Wl)は従来のチップの長さ(Wl)に比
べて若干長くなる。しかし、チップの長さが若干長くな
ってもチップのウェハー上の配置を第4図または第5図
に示す配置とすることによりウェハー1枚当りのとれ高
にはほとんど影響がないこととなる。
以上により本実施例によればボンディング工程の時間を
短縮することができるとともにウェハー1枚からチップ
を可及的に多く取ることができることとなる。
短縮することができるとともにウェハー1枚からチップ
を可及的に多く取ることができることとなる。
なお、ポンディングパッドa、 (i=1. ・・・
n)を1列にしたポンディングパッド部を第2図に示す
ように回路領域2に対してチップ1上の長平方向の一方
の側に設けることによっても第1の実施例と同様の効果
を得ることができる。
n)を1列にしたポンディングパッド部を第2図に示す
ように回路領域2に対してチップ1上の長平方向の一方
の側に設けることによっても第1の実施例と同様の効果
を得ることができる。
本発明によればボンディング工程の時間を短縮すること
ができるばかりでなく、ウェハー1枚から可及的に多く
のチップをとることができる。
ができるばかりでなく、ウェハー1枚から可及的に多く
のチップをとることができる。
第1図は本発明による1次元イメージセンサの一実施例
を示すブロック図、第2図は本発明による1次元イメー
ジセンサの他の実施例を示すブロック図、第3図は従来
の1次元イメージセンサを示すブロック図、第4図ない
し第5図はウェハー上のチップ配列を示す図である。 1・・・チップ、2・・・回路領域、3・・・ポンディ
ングパッド部。 出願人代理人 佐 藤 −雄 m剣−
を示すブロック図、第2図は本発明による1次元イメー
ジセンサの他の実施例を示すブロック図、第3図は従来
の1次元イメージセンサを示すブロック図、第4図ない
し第5図はウェハー上のチップ配列を示す図である。 1・・・チップ、2・・・回路領域、3・・・ポンディ
ングパッド部。 出願人代理人 佐 藤 −雄 m剣−
Claims (1)
- チップ上に形成される回路領域に対してチップ上の長手
方向の一方の側にボンディングパッド部を設けたことを
特徴とする1次元イメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217612A JPH0265278A (ja) | 1988-08-31 | 1988-08-31 | 1次元イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217612A JPH0265278A (ja) | 1988-08-31 | 1988-08-31 | 1次元イメージセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0265278A true JPH0265278A (ja) | 1990-03-05 |
Family
ID=16707020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63217612A Pending JPH0265278A (ja) | 1988-08-31 | 1988-08-31 | 1次元イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0265278A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5337474A (en) * | 1991-05-31 | 1994-08-16 | Fuji Xerox Co., Ltd. | Process for fabricating electronic devices and image sensor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60145656A (ja) * | 1984-01-09 | 1985-08-01 | Toshiba Corp | 固体撮像装置およびその製造方法 |
JPS62260363A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体ラインセンサとその製造方法 |
-
1988
- 1988-08-31 JP JP63217612A patent/JPH0265278A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60145656A (ja) * | 1984-01-09 | 1985-08-01 | Toshiba Corp | 固体撮像装置およびその製造方法 |
JPS62260363A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体ラインセンサとその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5337474A (en) * | 1991-05-31 | 1994-08-16 | Fuji Xerox Co., Ltd. | Process for fabricating electronic devices and image sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2634516B2 (ja) | 反転型icの製造方法、反転型ic、icモジュール | |
US5757082A (en) | Semiconductor chips, devices incorporating same and method of making same | |
JPH0265278A (ja) | 1次元イメージセンサ | |
JP3274633B2 (ja) | 半導体集積回路装置 | |
JPH0685151A (ja) | 半導体装置とその製造方法 | |
EP0477937B1 (en) | Lead frame for semiconductor device of the resin encapsulation type | |
JPS6352455A (ja) | 封止型半導体装置用リ−ドフレ−ム | |
JPH0461152A (ja) | 半導体装置 | |
JPS6185832A (ja) | ワイヤボンデイング方法 | |
JPH04199721A (ja) | ワイヤボンディグ方式半導体装置 | |
JPH02142151A (ja) | 集積回路装置 | |
JPS60234335A (ja) | 半導体装置 | |
US6651868B2 (en) | Workpiece retainer for a bonding apparatus | |
JPH0365894B2 (ja) | ||
JPH01150347A (ja) | 半導体装置製造用リードフレーム | |
JPH01196138A (ja) | マスタスライス集積回路 | |
JPH07202105A (ja) | 半導体装置用リードフレーム | |
JPH03152966A (ja) | 半導体装置用リードフレーム | |
KR970053631A (ko) | 반도체 다핀 패키지 및 그 제조방법 | |
JPH0266965A (ja) | 半導体装置の製造方法 | |
JPS5831733B2 (ja) | 集積回路装置 | |
JPS59101857A (ja) | 半導体装置 | |
JPS6364054B2 (ja) | ||
JPH03150869A (ja) | メモリモジュール | |
JPH02125649A (ja) | 半導体集積回路用ピン・グリッド・アレイ・パッケージ |