JPH0260373A - Encoding circuit for facsimile equipment - Google Patents
Encoding circuit for facsimile equipmentInfo
- Publication number
- JPH0260373A JPH0260373A JP21210188A JP21210188A JPH0260373A JP H0260373 A JPH0260373 A JP H0260373A JP 21210188 A JP21210188 A JP 21210188A JP 21210188 A JP21210188 A JP 21210188A JP H0260373 A JPH0260373 A JP H0260373A
- Authority
- JP
- Japan
- Prior art keywords
- run
- data
- length
- run length
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ファクシミリ装置に関し、特に、ファクシミ
リ符号化回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to facsimile machines, and more particularly to facsimile encoding circuits.
従来の技術
従来、この種の符号化回路においては、ランレングス変
換回路と、ランレングス符号化回路との間のランレング
スデータのやりとりは、ランレングスの長い／短いにか
かわらず、ランレングスの上位データと下位データのそ
れぞれを転送する方法が提案されている。Conventionally, in this type of encoding circuit, run-length data is exchanged between a run-length conversion circuit and a run-length encoding circuit, regardless of whether the run length is long or short. Methods have been proposed for transferring data and lower-level data.
発明が解決しようとする課題
しかしながら、ファクシミリで扱う画信号においては、
短いランレングスの発生する確率が高く、このような短
いランレングス情報を伝えるには、ランレングス情報を
上位、下位に分けて送る必要はなく、下位側の情報ビッ
トだけでランレングス情報を伝えることができる。従っ
て、従来方法は、上位、下位データをそれぞれ送るとい
う点でランレングス情報の転送回数が多くなり、処理速
度において不利となる。Problems to be Solved by the Invention However, in image signals handled by facsimile,
There is a high probability that short run lengths will occur, and in order to convey such short run length information, it is not necessary to send the run length information separately to upper and lower parts, but to convey run length information only using the lower information bits. Can be done. Therefore, in the conventional method, the number of transfers of run-length information increases because upper and lower data are sent respectively, which is disadvantageous in terms of processing speed.
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規なファクシミリ符号化
回路を提供することにある。The present invention has been made in view of the above-mentioned conventional circumstances, and
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a novel facsimile encoding circuit which makes it possible to solve the above-mentioned problems inherent in the conventional technology.
課題番解決するための手段
上記目的を達成する為に、本発明に係るファクシミリ符
号化回路は、白／黒２値化された画データを１ライン単
位に順次取込み変化点検出を行い白／′黒のランレング
スに変換して長いランレングスの場合にはランレングス
データを上位データ、下位データに分割し出力し、短い
ランレングスの場合には下位データのみと上位データが
ないことを示すフラグ情報とをそれぞれ出力するランレ
ングス変換回路と、該変換回路の出力をフラグ情報によ
り判断し下位データだけの時には下位データを読み取り
、上位データと下位データが存在する時には両方のデー
タをそれぞれ読み取りランレングス符号化して符号を出
力するランレングス符号化回路とを備えて構成される。Means for Solving Problem No. In order to achieve the above object, the facsimile encoding circuit according to the present invention sequentially captures white/black binary image data line by line and detects change points to detect white/black binary image data. Converts to black run length, and in the case of a long run length, divides the run length data into upper data and lower data and outputs it, and in the case of a short run length, flag information indicating only lower data and no upper data. A run-length conversion circuit that outputs each of and a run-length encoding circuit that outputs a code.
実施例
次に本発明をその好ましい一実施例について図面を参照
して詳細に説明する。Embodiment Next, a preferred embodiment of the present invention will be explained in detail with reference to the drawings.
第１図は本発明に係るファクシミリ符号化回路の一実施
例を示すブロック構成図、第２図、第３図は本発明の詳
細な説明するためのランレングスデータとタイムチャー
トである。FIG. 1 is a block diagram showing an embodiment of a facsimile encoding circuit according to the present invention, and FIGS. 2 and 3 are run length data and time charts for explaining the present invention in detail.
第１図において、参照番号１はランレングス変換回路、
２はランレングス符号化回路、１１は画信号、１２は画
信号転送りロック、１３はランレングス・バス、１４は
ランレングス・レディ信号、１５はフラグ信号、２１は
ランレングス・リードパルス、２２はランレングス・ア
ドレス信号、２３は符号出力、２４は符号クロックをそ
れぞれ示す。In FIG. 1, reference number 1 is a run-length conversion circuit;
2 is a run-length encoding circuit, 11 is an image signal, 12 is an image signal transfer lock, 13 is a run-length bus, 14 is a run-length ready signal, 15 is a flag signal, 21 is a run-length read pulse, 22 23 represents a run-length address signal, 23 represents a code output, and 24 represents a code clock.
次にこの実施例の動作を第２〜第３図を使用して説明す
る。Next, the operation of this embodiment will be explained using FIGS. 2 and 3.
第２図ではランレングスデータとして上位１バイト、下
位１バイトの２バイト構成のランレングスデータを示し
ている。In FIG. 2, the run-length data has a 2-byte structure of 1 upper byte and 1 lower byte.
第３図においてランレングス変換回路１は画信号転送り
ロック１２を出力して、１バイト単位に画信号１１を取
り込む。次に変化点を検出し、ランレングスが準備でき
、ランレングスデータとして下位１バイトで送るときに
はフラグ信号１５を”Ｌｏ”レベルにし、ランレングス
レディ信号１４を“ＯＮ。In FIG. 3, the run length conversion circuit 1 outputs the image signal transfer lock 12 and takes in the image signal 11 in units of 1 byte. Next, when the change point is detected, the run length is ready, and the lower 1 byte is to be sent as run length data, the flag signal 15 is set to "Lo" level and the run length ready signal 14 is turned "ON".
（°旧°レベル）にして、ランレングス符号化回路２へ
知らせる。ランレングス符号化回路２は、フラグ信号１
５によりランレングスが下位のみであることを知り、ラ
ンレングス・アドレス信号２２を’Ｌｏ”レベルにして
ランレングス下位データを選択し、ランレングス・リー
ドパルス２１を出力してこれを読み込む。次にランレン
グス符号化回路２は、読み込んだランレングスを符号化
し、符号出力２３として符号クロック２４のタイミング
で出力する。(°old° level) and informs the run length encoding circuit 2. The run length encoding circuit 2 receives the flag signal 1
5, it knows that the run length is only the lower one, sets the run length address signal 22 to 'Lo' level, selects the run length lower data, outputs the run length read pulse 21, and reads it.Next. The run length encoding circuit 2 encodes the read run length and outputs it as a code output 23 at the timing of the code clock 24.
また、ランレングス符号化回路２は、ランレングス レ
ディ信号１４が“’ＯＮ” した時に、フラグ信号１５
が“旧パレベルてあったならば、ランレングスデータと
して上位データが存在することを知り、まずランレング
ス・アドレス信号２２を°’Ｌｏ”にして下位１バイト
データを読み、次にランレングス・アドレス信号２２を
°旧“にして上位１バイトデータを読み、これをランレ
ングス符号化して符号出力２３として出力する。Further, the run-length encoding circuit 2 outputs the flag signal 15 when the run-length ready signal 14 turns “ON”.
If there was a "old parallel level", we would know that upper data exists as run-length data, first set the run-length address signal 22 to °'Lo, read the lower 1 byte data, then read the run-length address signal 22. The signal 22 is changed to "Old", the upper 1 byte data is read, this is run-length encoded, and is output as a code output 23.
以上述べたように、最大２バイトを必要とするランレン
グスデータの転送において短いランレングスの場合には
１バイトでランレングスデータを転送できる。As described above, when transferring run-length data that requires a maximum of 2 bytes, if the run-length is short, the run-length data can be transferred in 1 byte.
発明の詳細
な説明したように、本発明によれば、ランレングスデー
タを転送する場合に、ランレングスデータの上位がある
か否かを示すフラグ信号を見ることで、ランレングスデ
ータの転送回数を少なくすることができ、ランレングス
符号化速度を上げることができる。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, when transmitting run-length data, the number of times the run-length data is transmitted can be determined by checking the flag signal indicating whether or not there is an upper run-length data. The run-length encoding speed can be increased.
第１図は本発明の一実施例を示すブロック構成図、第２
図、第３図は本発明の一実施例の動作を示すランレング
スデータとタイムチャートである。
１・・・ランレングス変換回路、２・・・ランレングス
符号化回路
代
理
人FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
3 are run length data and time charts showing the operation of an embodiment of the present invention. 1... Run-length conversion circuit, 2... Run-length encoding circuit agent
Claims (1)
取込み変化点検出を行い白／黒のランレングスに変換し
て長いランレングスの場合にはランレングスデータを上
位データ、下位データに分割して出力し短いランレング
スの場合には下位データのみと上位データがないことを
示すフラグ情報とをそれぞれ出力するランレングス変換
回路と、該変換回路の出力をフラグ情報により判断し下
位データだけの時には下位データを読み取り上位データ
と下位データが存在するときには両方をそれぞれ読み取
りランレングス符号化して符号を出力するランレングス
符号化回路とを有し、前記ランレングス変換回路と該ラ
ンレングス符号化回路との間のランレングスデータ転送
回数を前記ランレングス変換回路外出力のフラグ情報を
用いることにより減少させることを特徴とするファクシ
ミリ装置の符号化回路。Sequentially captures the white/black binary image signal data line by line, detects change points, converts it to white/black run lengths, and in the case of long run lengths, converts the run length data into upper data and lower data. A run-length conversion circuit that divides and outputs and outputs only the lower data and flag information indicating that there is no upper data in the case of a short run length, and a run-length conversion circuit that judges the output of the conversion circuit based on the flag information and outputs only the lower data. and a run-length encoding circuit that reads lower-order data when upper-order data and lower-order data are present, reads both of them, encodes run-lengths, and outputs a code, the run-length conversion circuit and the run-length encoder circuit 1. An encoding circuit for a facsimile apparatus, characterized in that the number of run-length data transfers between said run-length conversion circuit and said facsimile apparatus is reduced by using flag information output from outside said run-length conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21210188A JPH0260373A (en) | 1988-08-26 | 1988-08-26 | Encoding circuit for facsimile equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21210188A JPH0260373A (en) | 1988-08-26 | 1988-08-26 | Encoding circuit for facsimile equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260373A true JPH0260373A (en) | 1990-02-28 |
Family
ID=16616900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21210188A Pending JPH0260373A (en) | 1988-08-26 | 1988-08-26 | Encoding circuit for facsimile equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260373A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7684629B2 (en) | 2004-01-26 | 2010-03-23 | Fujifilm Corporation | Data compression apparatus, and data compression program storage medium |
-
1988
- 1988-08-26 JP JP21210188A patent/JPH0260373A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7684629B2 (en) | 2004-01-26 | 2010-03-23 | Fujifilm Corporation | Data compression apparatus, and data compression program storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644569A (en) | Transmission of messages | |
| EP0629068A1 (en) | 4B6B coding scheme | |
| JPS5812787B2 (en) | Fuakushimirishingounojiyushinhoushiki | |
| EP0149893B1 (en) | Apparatus for coding and decoding data | |
| JPH0260373A (en) | Encoding circuit for facsimile equipment | |
| JP2689745B2 (en) | Coded data transmission processing method | |
| JPS6339187B2 (en) | ||
| JPS6343473A (en) | Modified huffman code decoding circuit | |
| JPS6351429B2 (en) | ||
| JPS60224380A (en) | Facsimile data converting device | |
| JPS60253372A (en) | Picture signal coding system | |
| JP3350348B2 (en) | Change point detector | |
| JPH07236065A (en) | Binary picture compression device | |
| JPS6097777A (en) | Facsimile equipment | |
| JPS61189025A (en) | Serial-parallel converting system | |
| JPS5926691Y2 (en) | Facsimile signal transmission equipment | |
| JPS61240776A (en) | Facsimile equipment | |
| JPS60103850A (en) | Information transmission system | |
| JPS6377270A (en) | Image transmitting device | |
| JPS61176286A (en) | Picture communication equipment | |
| JPS60100875A (en) | Transmitter of still picture | |
| JP2787146B2 (en) | Data compression / decompression device | |
| JPS62199173A (en) | Modified huffman code decoding circuit | |
| JPH0834545B2 (en) | Image data coding device | |
| JPS59156073A (en) | Data decoding device |