JPS5926691Y2 - Facsimile signal transmission equipment - Google Patents

Description

【考案の詳細な説明】 本考案は副走査速度と信号伝送速度との整合をとる機能
を備えたファクシミリ信号の伝送装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a facsimile signal transmission device having a function of matching sub-scanning speed and signal transmission speed.

ファクシミリ信号の伝送時間の短縮を目的とした符号化
方式において、副走査速度と伝送速度との不整合、即ち
符号化圧縮率が高く符号化（復号化）速度に比較して機
械的動作を伴う副走査速度が小さく、副走査が追いつけ
なくなるという現象があり、従来これを解決する装置と
しては、第１図に示すように符号化部３の次に出力バッ
ファメモリ４を設け、副走査駆動としてパルスモータを
用いた可変走査速度方式を用い、この出力バッファメモ
リ４内に蓄積された情報量がある一定の高い基準値を越
えた場合には副走査を止めて符号化を中止し、別の一定
の低い基準値以下になった場合には副走査を行って符号
化を再開し、出力バッファメモリ４内の情報量がＯとな
ったときにはダミーコードを送出するように構成されて
いた。In an encoding method aimed at shortening the transmission time of facsimile signals, there is a mismatch between the sub-scanning speed and the transmission speed, that is, the encoding compression rate is high and mechanical movements are involved compared to the encoding (decoding) speed. There is a phenomenon in which the sub-scanning speed is low and the sub-scanning cannot catch up. Conventionally, as a device to solve this problem, as shown in FIG. A variable scanning speed method using a pulse motor is used, and when the amount of information accumulated in the output buffer memory 4 exceeds a certain high reference value, sub-scanning is stopped and encoding is stopped, and another When the value falls below a certain low reference value, sub-scanning is performed and encoding is restarted, and when the amount of information in the output buffer memory 4 reaches O, a dummy code is sent out.

しかし、このような装置では出力バッファメモリ４内の
情報量が０となるのをできる限り避けるため、例えば、
１ライン分のファクシミリ信号を符号化したときのビッ
ト数が非常に少ないこともあるので、副走査を再開させ
るときの低い基準値はかなり大きな値（例えば２０００
ビット程度）となる。However, in such a device, in order to prevent the amount of information in the output buffer memory 4 from becoming 0 as much as possible, for example,
Since the number of bits when encoding one line of facsimile signals may be very small, the low reference value when restarting sub-scanning is a fairly large value (for example, 2000
(about a bit).

更に、符号化後の出力ビツト数が大きくなり出力バッフ
ァメモリ４がオーバーフローするのをさけるため、２走
査線分程度の記憶容量が必要となるから、出力バッファ
メモリとしては非常に大きな容量（例えば８０００ビッ
ト程度）のメモリを必要とし、かつ、その制御が複雑に
なるという欠点があった。Furthermore, in order to prevent the output buffer memory 4 from overflowing due to the large number of output bits after encoding, a storage capacity of about two scanning lines is required, so the output buffer memory has a very large capacity (for example, 8000 bits). However, the disadvantage is that it requires a large amount of memory (on the order of bits) and its control is complicated.

本考案は、これらの欠点を除去するため、予め定めた本
数（以下この数をＸ本とおく）の走査線分の情報を符号
化した後、その符号化ビット数がその走査線分の副走査
時間に伝送する伝送ビット数より小さいときには強制的
にダミーコードを付与することにより、出力側のバッフ
ァメモリの容量を著るしく減少できるようにしたファク
シミリ信号の伝送装置を提供するものである。In order to eliminate these drawbacks, the present invention encodes information for a predetermined number of scanning lines (hereinafter this number will be referred to as X), and then the number of encoded bits is To provide a facsimile signal transmission device in which the capacity of an output side buffer memory can be significantly reduced by forcibly adding a dummy code when the number of transmission bits is smaller than the number of transmission bits transmitted in a scanning time.

以下図面を用いて本考案を詳細に説明する。The present invention will be explained in detail below using the drawings.

第２図は本考案の実施例であって、１は可変速度の副走
査を行って送出すべき書画からファクシミリ信号を走査
読取りする読取り走査部、２は読取ったファクシミリ信
号を一旦蓄積する入力バッファメモリ、３は入力バッフ
ァメモリ２に蓄積されたファクシミリ信号を符号化のア
ルゴリズムに応じて定まる適当な画素数の画素ブロック
又はランレングスを順次符号化する符号化部、４は符号
化部３で符号化されたファクシミリ信号を蓄積し一定の
伝送速度で出力端子５へ送出する出力バッファメモリ、
６は符号化部３で符号化された出力の符号化ビット数を
計数するカウンタ、７は予め定めた本数（Ｘ本）の走査
線分のファクシミリ信号の符号化終了時点においてカウ
ンタ６の内容と予め定めた一定の数を比較した後カウン
タ６を０にリセットしもし比較時のカウンタ６の内容が
予め定めた一定の数（以下この数をｙとする）より小さ
いときには次に述べる８のダミーコード発生器８とゲー
ト９にその差の数だけのパルスを出力する比較器、８は
比較器７からパルスを入力する毎に予め定められたパタ
ーン例えば連続０或は符号化部３の出力に現われないパ
ターンのダミーコードを１ビツトずつ送出するダミーコ
ード発生器、９は比較器７の出力パルスによりダミーコ
ード発生器８の出力を出力バッファメモリ４に書き込む
ためのゲートである。FIG. 2 shows an embodiment of the present invention, in which 1 is a reading scanning unit that performs sub-scanning at a variable speed to scan and read facsimile signals from calligraphy and images to be sent, and 2 is an input buffer that temporarily stores the read facsimile signals. 3 is an encoding unit that sequentially encodes the facsimile signal stored in the input buffer memory 2 into pixel blocks or run lengths with an appropriate number of pixels determined according to the encoding algorithm; 4 is an encoding unit that encodes the facsimile signal stored in the input buffer memory 2; an output buffer memory that stores the converted facsimile signals and sends them to the output terminal 5 at a constant transmission speed;
6 is a counter that counts the number of encoded bits of the output encoded by the encoder 3; 7 is a counter that counts the number of encoded bits of the output encoded by the encoder 3; and 7 is a counter that counts the contents of the counter 6 at the end of encoding the facsimile signal for a predetermined number (X) of scanning lines. After comparing a predetermined constant number, the counter 6 is reset to 0, and if the content of the counter 6 at the time of comparison is smaller than a predetermined constant number (hereinafter this number is referred to as y), the following 8 dummy is used. A comparator outputs the number of pulses equal to the difference between the code generator 8 and the gate 9, and the comparator 8 outputs pulses as many as the difference between them. A dummy code generator 9 sends out a dummy code of a pattern that does not appear one bit at a time, and 9 is a gate for writing the output of the dummy code generator 8 into the output buffer memory 4 in response to the output pulse of the comparator 7.

第２図のブロック図の動作は以下の通りである。The operation of the block diagram of FIG. 2 is as follows.

ファクシミリ画面は読取り走査部１において走査され、
時系列のファクシミリ信号に変換されるが、この副走査
は可変速度駆動によって行われる。The facsimile screen is scanned by the reading scanning section 1,
The sub-scanning is converted into a time-series facsimile signal, and this sub-scanning is performed by variable speed driving.

読取走査部１で読取られた各走査線のファクシミリ信号
は一旦入力バッファメモリ２に蓄えられ、出力バッファ
メモリ４の情報量が減少して例えば１ビツトになると、
直ちに符号化部３が動作して、出力バッファメモリの情
報量が例えばＯビットにならないうちに１符号化動作例
えばランレングス符号化においては１つのランの長さを
符号化する動作を完了し、その結果を出力バッファメモ
リ４に送出する。The facsimile signal of each scanning line read by the reading scanning section 1 is temporarily stored in the input buffer memory 2, and when the amount of information in the output buffer memory 4 decreases to, for example, 1 bit,
The encoding unit 3 immediately operates to complete one encoding operation, for example, in run-length encoding, the operation of encoding the length of one run before the amount of information in the output buffer memory reaches, for example, O bits. The result is sent to the output buffer memory 4.

このときの出力の符号化ビット数はカウンタ６において
計数されている。The number of encoded bits of the output at this time is counted by a counter 6.

また符号化部３は各走査線の情報の符号化終了毎に読取
り走査部１にパルスを出力し、読取り走査部１は１走査
線の情報を書画から読取る。Further, the encoding section 3 outputs a pulse to the reading scanning section 1 every time the encoding of the information on each scanning line is completed, and the reading scanning section 1 reads the information on one scanning line from the drawing.

更に符号化部３は予め定めた本数（例えば１，２，４．
８等の数で既にＸで表わした数である）の走査線分のフ
ァクシミリ信号の符号化終了毎に比較器７に一個のパル
スを出力している。Furthermore, the encoding unit 3 encodes a predetermined number of lines (for example, 1, 2, 4, etc.).
One pulse is output to the comparator 7 every time the encoding of the facsimile signal for scanning lines of 8, etc. (the number already represented by X) is completed.

比較器７はこのパルスを符号化部３から入力するとカウ
ンタ６の内容即ちそれまでに符号化された結果の出力ビ
ツト数と、予め定められた数ｙを比較する。When the comparator 7 receives this pulse from the encoder 3, it compares the contents of the counter 6, that is, the number of output bits of the result encoded up to that point, with a predetermined number y.

比較の結果、カウンタ６の内容（この数をＺとおく）が
予め定められた数組上、即ちＺ≧ｙであれば、カウンタ
６をＯにクリアするのみである。As a result of the comparison, if the contents of the counter 6 (this number is referred to as Z) are on a predetermined number of sets, that is, Z≧y, the counter 6 is simply cleared to O.

逆にカウンタ６の内容が予め定められた数未満、即ちＺ
＜ｙのときは、その差の数（ｙ−ｚ）だけダミーコード
発生器８及びゲート９にパルスを出力する。Conversely, if the content of the counter 6 is less than a predetermined number, that is, Z
When <y, pulses are output to the dummy code generator 8 and gate 9 by the number of differences (y-z).

ダミーコード発生器８は１個のパルスを入力する毎に予
め定められたパターン例えば連続のＯｌ或は符号化部３
の出力には現われない符号を１ビツトずつ出力する。The dummy code generator 8 generates a predetermined pattern each time it inputs one pulse, for example, a continuous OL or the encoder 3.
The code that does not appear in the output is output one bit at a time.

比較器７においてカウンタ６の内容と比較される予め定
められた数ｙは、受信機の副走査時間（この副走査時間
とは記録９紙送り等１副走査を完了するまでの時間であ
る）と伝送速度とにより定まる数であり、符号化部３が
比較器７ヘパルスを出力するまでの走査線の本数だけ受
信機が副走査するのに必要な時間に出力される伝送ビッ
ト数である。The predetermined number y, which is compared with the contents of the counter 6 in the comparator 7, is the sub-scanning time of the receiver (this sub-scanning time is the time required to complete one sub-scanning such as recording 9 paper feeds, etc.) This number is determined by the transmission speed and the number of transmission bits output during the time required for the receiver to sub-scan by the number of scanning lines until the encoder 3 outputs a pulse to the comparator 7.

これを式であられすと次式のようになる。Expressing this as a formula, it becomes the following formula.

ｙ ＝ ｘｘ （１副走査を行うのに必要な時間）×（
伝送速度） 第３図は第２図の符号化部３の詳細な構造例である。y = xx (time required to perform one sub-scan) x (
(Transmission rate) FIG. 3 is a detailed structural example of the encoder 3 shown in FIG. 2.

ただし、本図はランレングス符号化を例としている。However, this figure uses run-length encoding as an example.

３０は大力バッファメモリ２から送出されてくるファク
シミリ画素信号を受けるゲート、３１はレジスタ、３２
は１画素分の遅延回路、３３はレジスタ、３４は２つの
入力が一致しているときパルスを出力する一致回路で゛
、ゲート３０ないし一致回路３４によりファクシミリ信
号における変化画素（一画素前と異なる情報を有する画
素）が到来すると一致回路３４からはパルスが出力され
ない。30 is a gate for receiving the facsimile pixel signal sent from the large-scale buffer memory 2; 31 is a register; 32
is a delay circuit for one pixel, 33 is a register, and 34 is a match circuit that outputs a pulse when two inputs match. When a pixel (having information) arrives, the coincidence circuit 34 does not output a pulse.

３５は変化画素から次の変化画素はでの画素数即ちラン
レングスを計数回路で３０〜３４がランレングスコーダ
を形成する。35 is a circuit that counts the number of pixels from one changed pixel to the next changed pixel, that is, the run length; 30 to 34 form a run length coder.

３６はゲート、３７は否定回路、３８は遅延回路、３９
は可変長化回路で、変化画素を一致回路調が検出すると
、否定回路３７の出力パルスによりゲート３６が開き、
計数回路３５内のランレングスの値は可変長化回路３９
に送出され、この後遅延回路３８を経たパルスにより計
数回路３５はＯにクリアされる。36 is a gate, 37 is a negative circuit, 38 is a delay circuit, 39
is a variable length circuit, and when the matching circuit detects a changed pixel, the gate 36 is opened by the output pulse of the negative circuit 37.
The run length value in the counting circuit 35 is determined by the variable length circuit 39.
The counter circuit 35 is cleared to O by the pulse which is then sent through the delay circuit 38.

ランレングスの値は可変長化回路３９において、公知の
技術である可変長符号に変換され、次の４０のＰＳ変換
器において直列信号に変換されて出力バッファメモリ４
へ送られる。The run length value is converted into a variable length code using a known technique in the variable length circuit 39, converted into a serial signal in the next 40 PS converters, and then sent to the output buffer memory 4.
sent to.

出力バッファメモリ４へ送出すると同時に、カウンタ６
にはそのタイミングパルスが送られ、カウンタ６はこの
パルスを計数することにより出力バッファメモリ４に書
き込まれたビット数を計数することとなる。At the same time as sending to the output buffer memory 4, the counter 6
The timing pulse is sent to the counter 6, and by counting this pulse, the counter 6 counts the number of bits written in the output buffer memory 4.

一方、ゲート３０が開くのは、出力バッファメモリ４か
ら送られてくるパルスによりフリップフロップ４１がセ
ットされた後、一致回路３４が変化画素を検出して否定
回路３７からのパルスによりフリップフロップ４１がリ
セットされるまでの間で゛ある。On the other hand, the gate 30 opens after the flip-flop 41 is set by a pulse sent from the output buffer memory 4, and then the match circuit 34 detects a changed pixel and the flip-flop 41 is set by a pulse from the negation circuit 37. Until it is reset.

また、ゲート３０が開いている間はゲート４２も開いて
おり、ゲート４２は人力バッファメモリ２からファクシ
ミリ信号の画素を読み込む毎にパルスを出力しているこ
とになる。Further, while the gate 30 is open, the gate 42 is also open, and the gate 42 outputs a pulse every time a pixel of a facsimile signal is read from the manual buffer memory 2.

４３はそのイ直が一走査線内に含まれている画素数とな
ると、オーバーフローしパルスを出力すると共にその値
が０にクリアされるカウンタで゛、カウンタ４３の人力
がゲート４２からのパルスであるので、結局カウンタ４
３はゲート３０を通過したファクシミリ信号が各走査線
の終りとなるパルスを出力することとなる。43 is a counter that overflows and outputs a pulse and its value is cleared to 0 when the number of pixels contained in one scanning line is reached.The counter 43 is powered by the pulse from the gate 42. So, in the end, counter 4
3, the facsimile signal that has passed through the gate 30 outputs a pulse that is the end of each scanning line.

また、４４はその値が例えば４となるとオーバーフロー
し、パルスを出力すると共にそのイ直を０にクリアする
カウンタで、比較器７へは４走査線の終了毎にパルスが
送られることとなる。Further, 44 is a counter which overflows when its value reaches, for example, 4, outputting a pulse and clearing the counter to 0, and a pulse is sent to the comparator 7 every time four scanning lines are completed.

次に、第４図は本考案装置により作成されたファクシミ
リ信号を受信するためのファクシミリ受信機のブロック
図であり、１０はファクシミリ信号の入力端子、１１は
符号化されたファクシミリ信号を復号化する復号化部、
１２は復号されたファクシミリ信号を一旦蓄積するバッ
ファメモリ、１３はバッファメモリ１２の内容を受信記
録紙に記録走査する記録走査部、１４は入力端子１０か
らの入力ビツト数を計数するカウンタで復号化部１１が
予め定められた本数即ちＸ本の走査線の終了を判定する
毎に出力するパルスによって０にクリアされる。Next, FIG. 4 is a block diagram of a facsimile receiver for receiving the facsimile signal created by the device of the present invention, where 10 is an input terminal for the facsimile signal, and 11 is a terminal for decoding the encoded facsimile signal. decoding section,
12 is a buffer memory that temporarily stores the decoded facsimile signal; 13 is a recording scanning unit that records and scans the contents of the buffer memory 12 on receiving recording paper; and 14 is a counter that counts the number of input bits from the input terminal 10 for decoding. It is cleared to 0 by a pulse outputted every time the section 11 determines the end of a predetermined number of scanning lines, ie, X scanning lines.

１５はカウンタ１４の内容が０にクリアされる直前にカ
ウンタ１４の内容と予め定められた一定の数とを比較し
カウンタ１４の内容が小さい場合にはその差の数だけパ
ルスを復号化部１１に出力する比較器、１６は１ビット
分の遅延を持つ遅延回路である。15 compares the content of the counter 14 with a predetermined constant number immediately before the content of the counter 14 is cleared to 0, and if the content of the counter 14 is small, the decoding unit 11 generates pulses by the number of differences. Comparator 16 is a delay circuit with a delay of 1 bit.

第４図のブロック図の動作は以下の通りである。The operation of the block diagram in FIG. 4 is as follows.

符号化されたファクシミリ信号は入力端子１０から入力
し、直ちに復号化部１１において復合化され、その結果
は一旦バツファメモリ１２に蓄積された後、各走査線の
復号終了毎に記録走査部１３において受信紙に記録する
。The encoded facsimile signal is input from the input terminal 10 and immediately decoded by the decoding section 11. The result is temporarily stored in the buffer memory 12, and then received by the recording scanning section 13 every time the decoding of each scanning line is completed. Record it on paper.

一方、受信されたファクシミリ信号にダミーコードが含
まれている場合には、次のようにしてダミーコードのビ
ット数が比較器１５において検出され、復号化部１１に
おいてはこのビット数分の受信信号を捨てる。On the other hand, if the received facsimile signal includes a dummy code, the number of bits of the dummy code is detected in the comparator 15 as follows, and the decoding section 11 processes the received signal for this number of bits. Throw away.

カウンタ１４は入力端子１０からのファクシミリ信号ビ
ット数を計数している。The counter 14 counts the number of facsimile signal bits from the input terminal 10.

復号化部１１は予め定められたＸ本の走査線分のファク
シミリ信号を復号化すると、比較器１５にパルスを出力
する。When the decoding section 11 decodes the facsimile signal for a predetermined number of X scanning lines, it outputs a pulse to the comparator 15.

比較器１５はこのパルスを得ると、カウンタ１４の計数
値Ｚ’（Ｚ’の値は既述のＺの値と等しい）即ちそれま
でに入力した符号化ビット数と予め定められた数ｙとを
比較し、カウンタ１４の計数値Ｚ′の方が小さい場合、
即ちｚ’＜ｙの場合には、その差の数（ｙ−ｚりだけ復
号化部１１にパルスを出力しダミーコードであることを
伝える。When the comparator 15 receives this pulse, it calculates the count value Z' of the counter 14 (the value of Z' is equal to the value of Z described above), that is, the number of encoded bits input so far and the predetermined number y. When the count value Z' of the counter 14 is smaller,
That is, if z'<y, pulses are output to the decoding unit 11 by the number of differences (y-z) to notify that it is a dummy code.

復号化部１１では比較器１５からパルスを受けている間
は入力端子１０から人力するファクシミリ信号をダミー
コードとして捨てる。While receiving the pulse from the comparator 15, the decoding section 11 discards the facsimile signal manually input from the input terminal 10 as a dummy code.

Ｚ′≧ｙの場合にはダミーコードが付与されていないの
で、比較器１５はパルスを出力しない。If Z'≧y, no dummy code is assigned, so the comparator 15 does not output a pulse.

カウンタ１４は比較器１５が動作を開始した直後に０に
クリアされる。Counter 14 is cleared to 0 immediately after comparator 15 starts operating.

またカウンタ１４はダミーコードは計数しない。Further, the counter 14 does not count dummy codes.

以上説明したように、受信側ではＸ本分の走査線の情報
に対して伝送されるファクシミリ信号のビット数は必要
な場合にはダミーコードが付加されて必らず受信機がＸ
本分の副走査を行うのに要する時間内に伝送されるビッ
ト数以上となっており、受信機のバッファメモリ（第３
図の１２）は高々Ｘ本の走査線分の容量のみでよい。As explained above, on the receiving side, the number of bits of the facsimile signal transmitted for the information of X scanning lines is determined by adding a dummy code if necessary.
This is more than the number of bits that can be transmitted within the time required to perform the main sub-scanning, and the receiver's buffer memory (third
12) in the figure only requires a capacity for at most X scanning lines.

このようにすることにより、副走査速度が小さいことに
よりバッファメモリがオーバーフローする現象はなくな
り、連続して受信記録することができる。By doing this, the phenomenon that the buffer memory overflows due to a low sub-scanning speed is eliminated, and continuous reception and recording can be performed.

以上詳細に説明したように、本考案による装置は、ファ
クシミリ信号を符号化した結果、ある一定の本数の走査
線の符号化出力ビツト数が小さく、受信側において副走
査が追いつかなくなる場合即ちｙ＞ｚの場合には、その
本数の走査線情報毎にダミーコードを付与し、受信側の
副走査が追いつけるようにするものである。As explained in detail above, the apparatus according to the present invention is useful when the number of encoded output bits of a certain number of scanning lines is small as a result of encoding a facsimile signal, and the receiving side cannot catch up with the sub-scanning, that is, when y> In the case of z, a dummy code is given to each piece of scanning line information of that number so that the sub-scanning on the receiving side can catch up.

この動作は極めて単純であり、本考案の出力バッファメ
モリに要する容量は１符号化動作時に出力されるビット
数（例えば２０ビット程度）でよく極めて小さい。This operation is extremely simple, and the capacity required for the output buffer memory of the present invention is only the number of bits output during one encoding operation (for example, about 20 bits), which is extremely small.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来の装置例を示すブロック図、第２図は本考
案の実施例を示すブロック図、第３図は本考案に用いる
符号化の具体的構成例を示すブロック図、第４図は本考
案により作成されたファクシミリ信号の受信側回路の１
例を示すブロック図である。FIG. 1 is a block diagram showing an example of a conventional device, FIG. 2 is a block diagram showing an embodiment of the present invention, FIG. 3 is a block diagram showing a specific configuration example of encoding used in the present invention, and FIG. is one of the facsimile signal receiving circuits created according to the present invention.
FIG. 2 is a block diagram illustrating an example.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ファクシミリ書画情報を電気信号に変換する読取り走査
部と、該読取り走査部よりファクシミリ信号を入力し一
旦蓄える入力バッファメモリと、該入力バッファメモリ
よりファクシミリ信号を取り出して一符号化動作をする
符号化部と、予め定めた本数毎に前記符号化部の符号化
出力ビツト数を計数する計数手段と、伝送路速度と前記
予め定めた本数分の副走査を受信機が行うのに要する時
間との積で与えられる参照ビット数と、該計数手段によ
る計数結果とを比較する比較器と、前記計数結果が前記
参照ビット数より小さい場合には前記符号化部の出力に
ダミーコードを付加し総ビット数が前記参照ビット数以
上となるようなビット数のダミーコードを前記予め定め
た本数の副走査が終了する毎に発生する手段と、前記符
号化出力と前記ダミーコードを一時蓄積して伝送路へ出
力すると共に蓄積量が予め定めた値以下となったときに
前記符号化部へ前記の一符号化動作を行わしめる出力指
令を送出する出力バッファメモリとを備えたファクシミ
リ信号の伝送装置。A reading scanning section that converts facsimile document information into electrical signals, an input buffer memory that inputs facsimile signals from the reading scanning section and temporarily stores them, and an encoding section that extracts facsimile signals from the input buffer memory and performs one encoding operation. , a counting means for counting the number of encoded output bits of the encoder for each predetermined number of lines, and a product of the transmission path speed and the time required for the receiver to perform sub-scanning for the predetermined number of lines. a comparator that compares the reference bit number given by the reference bit number with the counting result by the counting means; and when the counting result is smaller than the reference bit number, a dummy code is added to the output of the encoder to determine the total bit number. means for generating a dummy code having a bit number such that the number of bits is greater than or equal to the reference bit number each time the predetermined number of sub-scans is completed, and temporarily storing the encoded output and the dummy code and transmitting the code to a transmission path. A facsimile signal transmission device comprising: an output buffer memory which outputs an output command to the encoding unit to perform the one encoding operation when the accumulated amount becomes equal to or less than a predetermined value.