JPS5926691Y2 - Facsimile signal transmission equipment - Google Patents
Facsimile signal transmission equipmentInfo
- Publication number
- JPS5926691Y2 JPS5926691Y2 JP6507582U JP6507582U JPS5926691Y2 JP S5926691 Y2 JPS5926691 Y2 JP S5926691Y2 JP 6507582 U JP6507582 U JP 6507582U JP 6507582 U JP6507582 U JP 6507582U JP S5926691 Y2 JPS5926691 Y2 JP S5926691Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer memory
- scanning
- encoding
- bit number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Storing Facsimile Image Data (AREA)
Description
【考案の詳細な説明】
本考案は副走査速度と信号伝送速度との整合をとる機能
を備えたファクシミリ信号の伝送装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a facsimile signal transmission device having a function of matching sub-scanning speed and signal transmission speed.
ファクシミリ信号の伝送時間の短縮を目的とした符号化
方式において、副走査速度と伝送速度との不整合、即ち
符号化圧縮率が高く符号化(復号化)速度に比較して機
械的動作を伴う副走査速度が小さく、副走査が追いつけ
なくなるという現象があり、従来これを解決する装置と
しては、第1図に示すように符号化部3の次に出力バッ
ファメモリ4を設け、副走査駆動としてパルスモータを
用いた可変走査速度方式を用い、この出力バッファメモ
リ4内に蓄積された情報量がある一定の高い基準値を越
えた場合には副走査を止めて符号化を中止し、別の一定
の低い基準値以下になった場合には副走査を行って符号
化を再開し、出力バッファメモリ4内の情報量がOとな
ったときにはダミーコードを送出するように構成されて
いた。In an encoding method aimed at shortening the transmission time of facsimile signals, there is a mismatch between the sub-scanning speed and the transmission speed, that is, the encoding compression rate is high and mechanical movements are involved compared to the encoding (decoding) speed. There is a phenomenon in which the sub-scanning speed is low and the sub-scanning cannot catch up. Conventionally, as a device to solve this problem, as shown in FIG. A variable scanning speed method using a pulse motor is used, and when the amount of information accumulated in the output buffer memory 4 exceeds a certain high reference value, sub-scanning is stopped and encoding is stopped, and another When the value falls below a certain low reference value, sub-scanning is performed and encoding is restarted, and when the amount of information in the output buffer memory 4 reaches O, a dummy code is sent out.
しかし、このような装置では出力バッファメモリ4内の
情報量が0となるのをできる限り避けるため、例えば、
1ライン分のファクシミリ信号を符号化したときのビッ
ト数が非常に少ないこともあるので、副走査を再開させ
るときの低い基準値はかなり大きな値(例えば2000
ビット程度)となる。However, in such a device, in order to prevent the amount of information in the output buffer memory 4 from becoming 0 as much as possible, for example,
Since the number of bits when encoding one line of facsimile signals may be very small, the low reference value when restarting sub-scanning is a fairly large value (for example, 2000
(about a bit).
更に、符号化後の出力ビツト数が大きくなり出力バッフ
ァメモリ4がオーバーフローするのをさけるため、2走
査線分程度の記憶容量が必要となるから、出力バッファ
メモリとしては非常に大きな容量(例えば8000ビッ
ト程度)のメモリを必要とし、かつ、その制御が複雑に
なるという欠点があった。Furthermore, in order to prevent the output buffer memory 4 from overflowing due to the large number of output bits after encoding, a storage capacity of about two scanning lines is required, so the output buffer memory has a very large capacity (for example, 8000 bits). However, the disadvantage is that it requires a large amount of memory (on the order of bits) and its control is complicated.
本考案は、これらの欠点を除去するため、予め定めた本
数(以下この数をX本とおく)の走査線分の情報を符号
化した後、その符号化ビット数がその走査線分の副走査
時間に伝送する伝送ビット数より小さいときには強制的
にダミーコードを付与することにより、出力側のバッフ
ァメモリの容量を著るしく減少できるようにしたファク
シミリ信号の伝送装置を提供するものである。In order to eliminate these drawbacks, the present invention encodes information for a predetermined number of scanning lines (hereinafter this number will be referred to as X), and then the number of encoded bits is To provide a facsimile signal transmission device in which the capacity of an output side buffer memory can be significantly reduced by forcibly adding a dummy code when the number of transmission bits is smaller than the number of transmission bits transmitted in a scanning time.
以下図面を用いて本考案を詳細に説明する。The present invention will be explained in detail below using the drawings.
第2図は本考案の実施例であって、1は可変速度の副走
査を行って送出すべき書画からファクシミリ信号を走査
読取りする読取り走査部、2は読取ったファクシミリ信
号を一旦蓄積する入力バッファメモリ、3は入力バッフ
ァメモリ2に蓄積されたファクシミリ信号を符号化のア
ルゴリズムに応じて定まる適当な画素数の画素ブロック
又はランレングスを順次符号化する符号化部、4は符号
化部3で符号化されたファクシミリ信号を蓄積し一定の
伝送速度で出力端子5へ送出する出力バッファメモリ、
6は符号化部3で符号化された出力の符号化ビット数を
計数するカウンタ、7は予め定めた本数(X本)の走査
線分のファクシミリ信号の符号化終了時点においてカウ
ンタ6の内容と予め定めた一定の数を比較した後カウン
タ6を0にリセットしもし比較時のカウンタ6の内容が
予め定めた一定の数(以下この数をyとする)より小さ
いときには次に述べる8のダミーコード発生器8とゲー
ト9にその差の数だけのパルスを出力する比較器、8は
比較器7からパルスを入力する毎に予め定められたパタ
ーン例えば連続0或は符号化部3の出力に現われないパ
ターンのダミーコードを1ビツトずつ送出するダミーコ
ード発生器、9は比較器7の出力パルスによりダミーコ
ード発生器8の出力を出力バッファメモリ4に書き込む
ためのゲートである。FIG. 2 shows an embodiment of the present invention, in which 1 is a reading scanning unit that performs sub-scanning at a variable speed to scan and read facsimile signals from calligraphy and images to be sent, and 2 is an input buffer that temporarily stores the read facsimile signals. 3 is an encoding unit that sequentially encodes the facsimile signal stored in the input buffer memory 2 into pixel blocks or run lengths with an appropriate number of pixels determined according to the encoding algorithm; 4 is an encoding unit that encodes the facsimile signal stored in the input buffer memory 2; an output buffer memory that stores the converted facsimile signals and sends them to the output terminal 5 at a constant transmission speed;
6 is a counter that counts the number of encoded bits of the output encoded by the encoder 3; 7 is a counter that counts the number of encoded bits of the output encoded by the encoder 3; and 7 is a counter that counts the contents of the counter 6 at the end of encoding the facsimile signal for a predetermined number (X) of scanning lines. After comparing a predetermined constant number, the counter 6 is reset to 0, and if the content of the counter 6 at the time of comparison is smaller than a predetermined constant number (hereinafter this number is referred to as y), the following 8 dummy is used. A comparator outputs the number of pulses equal to the difference between the code generator 8 and the gate 9, and the comparator 8 outputs pulses as many as the difference between them. A dummy code generator 9 sends out a dummy code of a pattern that does not appear one bit at a time, and 9 is a gate for writing the output of the dummy code generator 8 into the output buffer memory 4 in response to the output pulse of the comparator 7.
第2図のブロック図の動作は以下の通りである。The operation of the block diagram of FIG. 2 is as follows.
ファクシミリ画面は読取り走査部1において走査され、
時系列のファクシミリ信号に変換されるが、この副走査
は可変速度駆動によって行われる。The facsimile screen is scanned by the reading scanning section 1,
The sub-scanning is converted into a time-series facsimile signal, and this sub-scanning is performed by variable speed driving.
読取走査部1で読取られた各走査線のファクシミリ信号
は一旦入力バッファメモリ2に蓄えられ、出力バッファ
メモリ4の情報量が減少して例えば1ビツトになると、
直ちに符号化部3が動作して、出力バッファメモリの情
報量が例えばOビットにならないうちに1符号化動作例
えばランレングス符号化においては1つのランの長さを
符号化する動作を完了し、その結果を出力バッファメモ
リ4に送出する。The facsimile signal of each scanning line read by the reading scanning section 1 is temporarily stored in the input buffer memory 2, and when the amount of information in the output buffer memory 4 decreases to, for example, 1 bit,
The encoding unit 3 immediately operates to complete one encoding operation, for example, in run-length encoding, the operation of encoding the length of one run before the amount of information in the output buffer memory reaches, for example, O bits. The result is sent to the output buffer memory 4.
このときの出力の符号化ビット数はカウンタ6において
計数されている。The number of encoded bits of the output at this time is counted by a counter 6.
また符号化部3は各走査線の情報の符号化終了毎に読取
り走査部1にパルスを出力し、読取り走査部1は1走査
線の情報を書画から読取る。Further, the encoding section 3 outputs a pulse to the reading scanning section 1 every time the encoding of the information on each scanning line is completed, and the reading scanning section 1 reads the information on one scanning line from the drawing.
更に符号化部3は予め定めた本数(例えば1,2,4.
8等の数で既にXで表わした数である)の走査線分のフ
ァクシミリ信号の符号化終了毎に比較器7に一個のパル
スを出力している。Furthermore, the encoding unit 3 encodes a predetermined number of lines (for example, 1, 2, 4, etc.).
One pulse is output to the comparator 7 every time the encoding of the facsimile signal for scanning lines of 8, etc. (the number already represented by X) is completed.
比較器7はこのパルスを符号化部3から入力するとカウ
ンタ6の内容即ちそれまでに符号化された結果の出力ビ
ツト数と、予め定められた数yを比較する。When the comparator 7 receives this pulse from the encoder 3, it compares the contents of the counter 6, that is, the number of output bits of the result encoded up to that point, with a predetermined number y.
比較の結果、カウンタ6の内容(この数をZとおく)が
予め定められた数組上、即ちZ≧yであれば、カウンタ
6をOにクリアするのみである。As a result of the comparison, if the contents of the counter 6 (this number is referred to as Z) are on a predetermined number of sets, that is, Z≧y, the counter 6 is simply cleared to O.
逆にカウンタ6の内容が予め定められた数未満、即ちZ
<yのときは、その差の数(y−z)だけダミーコード
発生器8及びゲート9にパルスを出力する。Conversely, if the content of the counter 6 is less than a predetermined number, that is, Z
When <y, pulses are output to the dummy code generator 8 and gate 9 by the number of differences (y-z).
ダミーコード発生器8は1個のパルスを入力する毎に予
め定められたパターン例えば連続のOl或は符号化部3
の出力には現われない符号を1ビツトずつ出力する。The dummy code generator 8 generates a predetermined pattern each time it inputs one pulse, for example, a continuous OL or the encoder 3.
The code that does not appear in the output is output one bit at a time.
比較器7においてカウンタ6の内容と比較される予め定
められた数yは、受信機の副走査時間(この副走査時間
とは記録9紙送り等1副走査を完了するまでの時間であ
る)と伝送速度とにより定まる数であり、符号化部3が
比較器7ヘパルスを出力するまでの走査線の本数だけ受
信機が副走査するのに必要な時間に出力される伝送ビッ
ト数である。The predetermined number y, which is compared with the contents of the counter 6 in the comparator 7, is the sub-scanning time of the receiver (this sub-scanning time is the time required to complete one sub-scanning such as recording 9 paper feeds, etc.) This number is determined by the transmission speed and the number of transmission bits output during the time required for the receiver to sub-scan by the number of scanning lines until the encoder 3 outputs a pulse to the comparator 7.
これを式であられすと次式のようになる。Expressing this as a formula, it becomes the following formula.
y = xx (1副走査を行うのに必要な時間)×(
伝送速度)
第3図は第2図の符号化部3の詳細な構造例である。y = xx (time required to perform one sub-scan) x (
(Transmission rate) FIG. 3 is a detailed structural example of the encoder 3 shown in FIG. 2.
ただし、本図はランレングス符号化を例としている。However, this figure uses run-length encoding as an example.
30は大力バッファメモリ2から送出されてくるファク
シミリ画素信号を受けるゲート、31はレジスタ、32
は1画素分の遅延回路、33はレジスタ、34は2つの
入力が一致しているときパルスを出力する一致回路で゛
、ゲート30ないし一致回路34によりファクシミリ信
号における変化画素(一画素前と異なる情報を有する画
素)が到来すると一致回路34からはパルスが出力され
ない。30 is a gate for receiving the facsimile pixel signal sent from the large-scale buffer memory 2; 31 is a register; 32
is a delay circuit for one pixel, 33 is a register, and 34 is a match circuit that outputs a pulse when two inputs match. When a pixel (having information) arrives, the coincidence circuit 34 does not output a pulse.
35は変化画素から次の変化画素はでの画素数即ちラン
レングスを計数回路で30〜34がランレングスコーダ
を形成する。35 is a circuit that counts the number of pixels from one changed pixel to the next changed pixel, that is, the run length; 30 to 34 form a run length coder.
36はゲート、37は否定回路、38は遅延回路、39
は可変長化回路で、変化画素を一致回路調が検出すると
、否定回路37の出力パルスによりゲート36が開き、
計数回路35内のランレングスの値は可変長化回路39
に送出され、この後遅延回路38を経たパルスにより計
数回路35はOにクリアされる。36 is a gate, 37 is a negative circuit, 38 is a delay circuit, 39
is a variable length circuit, and when the matching circuit detects a changed pixel, the gate 36 is opened by the output pulse of the negative circuit 37.
The run length value in the counting circuit 35 is determined by the variable length circuit 39.
The counter circuit 35 is cleared to O by the pulse which is then sent through the delay circuit 38.
ランレングスの値は可変長化回路39において、公知の
技術である可変長符号に変換され、次の40のPS変換
器において直列信号に変換されて出力バッファメモリ4
へ送られる。The run length value is converted into a variable length code using a known technique in the variable length circuit 39, converted into a serial signal in the next 40 PS converters, and then sent to the output buffer memory 4.
sent to.
出力バッファメモリ4へ送出すると同時に、カウンタ6
にはそのタイミングパルスが送られ、カウンタ6はこの
パルスを計数することにより出力バッファメモリ4に書
き込まれたビット数を計数することとなる。At the same time as sending to the output buffer memory 4, the counter 6
The timing pulse is sent to the counter 6, and by counting this pulse, the counter 6 counts the number of bits written in the output buffer memory 4.
一方、ゲート30が開くのは、出力バッファメモリ4か
ら送られてくるパルスによりフリップフロップ41がセ
ットされた後、一致回路34が変化画素を検出して否定
回路37からのパルスによりフリップフロップ41がリ
セットされるまでの間で゛ある。On the other hand, the gate 30 opens after the flip-flop 41 is set by a pulse sent from the output buffer memory 4, and then the match circuit 34 detects a changed pixel and the flip-flop 41 is set by a pulse from the negation circuit 37. Until it is reset.
また、ゲート30が開いている間はゲート42も開いて
おり、ゲート42は人力バッファメモリ2からファクシ
ミリ信号の画素を読み込む毎にパルスを出力しているこ
とになる。Further, while the gate 30 is open, the gate 42 is also open, and the gate 42 outputs a pulse every time a pixel of a facsimile signal is read from the manual buffer memory 2.
43はそのイ直が一走査線内に含まれている画素数とな
ると、オーバーフローしパルスを出力すると共にその値
が0にクリアされるカウンタで゛、カウンタ43の人力
がゲート42からのパルスであるので、結局カウンタ4
3はゲート30を通過したファクシミリ信号が各走査線
の終りとなるパルスを出力することとなる。43 is a counter that overflows and outputs a pulse and its value is cleared to 0 when the number of pixels contained in one scanning line is reached.The counter 43 is powered by the pulse from the gate 42. So, in the end, counter 4
3, the facsimile signal that has passed through the gate 30 outputs a pulse that is the end of each scanning line.
また、44はその値が例えば4となるとオーバーフロー
し、パルスを出力すると共にそのイ直を0にクリアする
カウンタで、比較器7へは4走査線の終了毎にパルスが
送られることとなる。Further, 44 is a counter which overflows when its value reaches, for example, 4, outputting a pulse and clearing the counter to 0, and a pulse is sent to the comparator 7 every time four scanning lines are completed.
次に、第4図は本考案装置により作成されたファクシミ
リ信号を受信するためのファクシミリ受信機のブロック
図であり、10はファクシミリ信号の入力端子、11は
符号化されたファクシミリ信号を復号化する復号化部、
12は復号されたファクシミリ信号を一旦蓄積するバッ
ファメモリ、13はバッファメモリ12の内容を受信記
録紙に記録走査する記録走査部、14は入力端子10か
らの入力ビツト数を計数するカウンタで復号化部11が
予め定められた本数即ちX本の走査線の終了を判定する
毎に出力するパルスによって0にクリアされる。Next, FIG. 4 is a block diagram of a facsimile receiver for receiving the facsimile signal created by the device of the present invention, where 10 is an input terminal for the facsimile signal, and 11 is a terminal for decoding the encoded facsimile signal. decoding section,
12 is a buffer memory that temporarily stores the decoded facsimile signal; 13 is a recording scanning unit that records and scans the contents of the buffer memory 12 on receiving recording paper; and 14 is a counter that counts the number of input bits from the input terminal 10 for decoding. It is cleared to 0 by a pulse outputted every time the section 11 determines the end of a predetermined number of scanning lines, ie, X scanning lines.
15はカウンタ14の内容が0にクリアされる直前にカ
ウンタ14の内容と予め定められた一定の数とを比較し
カウンタ14の内容が小さい場合にはその差の数だけパ
ルスを復号化部11に出力する比較器、16は1ビット
分の遅延を持つ遅延回路である。15 compares the content of the counter 14 with a predetermined constant number immediately before the content of the counter 14 is cleared to 0, and if the content of the counter 14 is small, the decoding unit 11 generates pulses by the number of differences. Comparator 16 is a delay circuit with a delay of 1 bit.
第4図のブロック図の動作は以下の通りである。The operation of the block diagram in FIG. 4 is as follows.
符号化されたファクシミリ信号は入力端子10から入力
し、直ちに復号化部11において復合化され、その結果
は一旦バツファメモリ12に蓄積された後、各走査線の
復号終了毎に記録走査部13において受信紙に記録する
。The encoded facsimile signal is input from the input terminal 10 and immediately decoded by the decoding section 11. The result is temporarily stored in the buffer memory 12, and then received by the recording scanning section 13 every time the decoding of each scanning line is completed. Record it on paper.
一方、受信されたファクシミリ信号にダミーコードが含
まれている場合には、次のようにしてダミーコードのビ
ット数が比較器15において検出され、復号化部11に
おいてはこのビット数分の受信信号を捨てる。On the other hand, if the received facsimile signal includes a dummy code, the number of bits of the dummy code is detected in the comparator 15 as follows, and the decoding section 11 processes the received signal for this number of bits. Throw away.
カウンタ14は入力端子10からのファクシミリ信号ビ
ット数を計数している。The counter 14 counts the number of facsimile signal bits from the input terminal 10.
復号化部11は予め定められたX本の走査線分のファク
シミリ信号を復号化すると、比較器15にパルスを出力
する。When the decoding section 11 decodes the facsimile signal for a predetermined number of X scanning lines, it outputs a pulse to the comparator 15.
比較器15はこのパルスを得ると、カウンタ14の計数
値Z’(Z’の値は既述のZの値と等しい)即ちそれま
でに入力した符号化ビット数と予め定められた数yとを
比較し、カウンタ14の計数値Z′の方が小さい場合、
即ちz’<yの場合には、その差の数(y−zりだけ復
号化部11にパルスを出力しダミーコードであることを
伝える。When the comparator 15 receives this pulse, it calculates the count value Z' of the counter 14 (the value of Z' is equal to the value of Z described above), that is, the number of encoded bits input so far and the predetermined number y. When the count value Z' of the counter 14 is smaller,
That is, if z'<y, pulses are output to the decoding unit 11 by the number of differences (y-z) to notify that it is a dummy code.
復号化部11では比較器15からパルスを受けている間
は入力端子10から人力するファクシミリ信号をダミー
コードとして捨てる。While receiving the pulse from the comparator 15, the decoding section 11 discards the facsimile signal manually input from the input terminal 10 as a dummy code.
Z′≧yの場合にはダミーコードが付与されていないの
で、比較器15はパルスを出力しない。If Z'≧y, no dummy code is assigned, so the comparator 15 does not output a pulse.
カウンタ14は比較器15が動作を開始した直後に0に
クリアされる。Counter 14 is cleared to 0 immediately after comparator 15 starts operating.
またカウンタ14はダミーコードは計数しない。Further, the counter 14 does not count dummy codes.
以上説明したように、受信側ではX本分の走査線の情報
に対して伝送されるファクシミリ信号のビット数は必要
な場合にはダミーコードが付加されて必らず受信機がX
本分の副走査を行うのに要する時間内に伝送されるビッ
ト数以上となっており、受信機のバッファメモリ(第3
図の12)は高々X本の走査線分の容量のみでよい。As explained above, on the receiving side, the number of bits of the facsimile signal transmitted for the information of X scanning lines is determined by adding a dummy code if necessary.
This is more than the number of bits that can be transmitted within the time required to perform the main sub-scanning, and the receiver's buffer memory (third
12) in the figure only requires a capacity for at most X scanning lines.
このようにすることにより、副走査速度が小さいことに
よりバッファメモリがオーバーフローする現象はなくな
り、連続して受信記録することができる。By doing this, the phenomenon that the buffer memory overflows due to a low sub-scanning speed is eliminated, and continuous reception and recording can be performed.
以上詳細に説明したように、本考案による装置は、ファ
クシミリ信号を符号化した結果、ある一定の本数の走査
線の符号化出力ビツト数が小さく、受信側において副走
査が追いつかなくなる場合即ちy>zの場合には、その
本数の走査線情報毎にダミーコードを付与し、受信側の
副走査が追いつけるようにするものである。As explained in detail above, the apparatus according to the present invention is useful when the number of encoded output bits of a certain number of scanning lines is small as a result of encoding a facsimile signal, and the receiving side cannot catch up with the sub-scanning, that is, when y> In the case of z, a dummy code is given to each piece of scanning line information of that number so that the sub-scanning on the receiving side can catch up.
この動作は極めて単純であり、本考案の出力バッファメ
モリに要する容量は1符号化動作時に出力されるビット
数(例えば20ビット程度)でよく極めて小さい。This operation is extremely simple, and the capacity required for the output buffer memory of the present invention is only the number of bits output during one encoding operation (for example, about 20 bits), which is extremely small.
第1図は従来の装置例を示すブロック図、第2図は本考
案の実施例を示すブロック図、第3図は本考案に用いる
符号化の具体的構成例を示すブロック図、第4図は本考
案により作成されたファクシミリ信号の受信側回路の1
例を示すブロック図である。FIG. 1 is a block diagram showing an example of a conventional device, FIG. 2 is a block diagram showing an embodiment of the present invention, FIG. 3 is a block diagram showing a specific configuration example of encoding used in the present invention, and FIG. is one of the facsimile signal receiving circuits created according to the present invention.
FIG. 2 is a block diagram illustrating an example.
Claims (1)
部と、該読取り走査部よりファクシミリ信号を入力し一
旦蓄える入力バッファメモリと、該入力バッファメモリ
よりファクシミリ信号を取り出して一符号化動作をする
符号化部と、予め定めた本数毎に前記符号化部の符号化
出力ビツト数を計数する計数手段と、伝送路速度と前記
予め定めた本数分の副走査を受信機が行うのに要する時
間との積で与えられる参照ビット数と、該計数手段によ
る計数結果とを比較する比較器と、前記計数結果が前記
参照ビット数より小さい場合には前記符号化部の出力に
ダミーコードを付加し総ビット数が前記参照ビット数以
上となるようなビット数のダミーコードを前記予め定め
た本数の副走査が終了する毎に発生する手段と、前記符
号化出力と前記ダミーコードを一時蓄積して伝送路へ出
力すると共に蓄積量が予め定めた値以下となったときに
前記符号化部へ前記の一符号化動作を行わしめる出力指
令を送出する出力バッファメモリとを備えたファクシミ
リ信号の伝送装置。A reading scanning section that converts facsimile document information into electrical signals, an input buffer memory that inputs facsimile signals from the reading scanning section and temporarily stores them, and an encoding section that extracts facsimile signals from the input buffer memory and performs one encoding operation. , a counting means for counting the number of encoded output bits of the encoder for each predetermined number of lines, and a product of the transmission path speed and the time required for the receiver to perform sub-scanning for the predetermined number of lines. a comparator that compares the reference bit number given by the reference bit number with the counting result by the counting means; and when the counting result is smaller than the reference bit number, a dummy code is added to the output of the encoder to determine the total bit number. means for generating a dummy code having a bit number such that the number of bits is greater than or equal to the reference bit number each time the predetermined number of sub-scans is completed, and temporarily storing the encoded output and the dummy code and transmitting the code to a transmission path. A facsimile signal transmission device comprising: an output buffer memory which outputs an output command to the encoding unit to perform the one encoding operation when the accumulated amount becomes equal to or less than a predetermined value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6507582U JPS5926691Y2 (en) | 1982-05-06 | 1982-05-06 | Facsimile signal transmission equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6507582U JPS5926691Y2 (en) | 1982-05-06 | 1982-05-06 | Facsimile signal transmission equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58548U JPS58548U (en) | 1983-01-05 |
JPS5926691Y2 true JPS5926691Y2 (en) | 1984-08-02 |
Family
ID=29861117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6507582U Expired JPS5926691Y2 (en) | 1982-05-06 | 1982-05-06 | Facsimile signal transmission equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5926691Y2 (en) |
-
1982
- 1982-05-06 JP JP6507582U patent/JPS5926691Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS58548U (en) | 1983-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4131915A (en) | Facsimile signal transmission system | |
US4090222A (en) | Facsimile signal reception system | |
EP0083247A2 (en) | Facsimile data converting system | |
US4918540A (en) | System for encoding or decoding analog video signals | |
JPS5926691Y2 (en) | Facsimile signal transmission equipment | |
JPS586343B2 (en) | Kahensousasasenmitsudoseigyohoushiki | |
JPS646589B2 (en) | ||
JPH0145270B2 (en) | ||
JPH0320102B2 (en) | ||
JP2563297B2 (en) | Fax machine | |
JP2689745B2 (en) | Coded data transmission processing method | |
JPS6333402Y2 (en) | ||
JPS5923514B2 (en) | Two-dimensional sequential encoding method | |
JPS61186076A (en) | Coding processing device | |
JPS61240776A (en) | Facsimile equipment | |
JPH0752916B2 (en) | Equipment | |
JPS61256863A (en) | Facsimile method | |
JPS6156661B2 (en) | ||
JPS6243260A (en) | Facsimile equipment | |
JPS60100875A (en) | Transmitter of still picture | |
JPS62209969A (en) | Control system for frame size of image information | |
JPS6132867B2 (en) | ||
JPS61184973A (en) | Encode-processor | |
JPS59127475A (en) | Picture signal receiver | |
JPS61184972A (en) | Encode-processor |