JPS6351429B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフアクシミリ送信に用いる符号化装置
に関し、特にシリアル２値化画信号を圧縮処理し
て送信用の符号化データを作成する符号化装置に
関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an encoding device used for facsimile transmission, and more particularly to an encoding device that compresses a serial binary image signal to create encoded data for transmission.

画信号の圧縮符号化においては、従来多くの圧
縮符号化方式が提案されているが、それらの基本
となるものは、連続する黒画素数および白画素数
の数をコード化する、いわゆる１次元ランレング
ス符号化法と、先行ラインと符号化ラインの画像
分布の相対関係を符号化する２次元符号化法であ
る。前者の代表的なものはモデイフアイド・ホフ
マン方式と呼ばれるものであり、これのみで、あ
るいは、これと２次元符号化法の組合せで圧縮符
号化することが多い。概略して言えば画信号の圧
縮符号化は複雑であり、最近はマイクロコンピユ
ータの普及に伴なつて符号化処理をマイクロコン
ピユータ制御でおこなうことが多いが、マイクロ
コンピユータによる遂次処理では、処理速度が遅
く、特に２次元符号化処理では、送信速度が符号
化装置の処理スピードで制限されるという問題が
あつた。 Many compression encoding methods have been proposed for image signal compression encoding, but the basis of these is the so-called one-dimensional method that encodes the number of consecutive black pixels and white pixels. These are a run-length encoding method and a two-dimensional encoding method that encodes the relative relationship between the image distribution of the preceding line and the encoded line. A typical example of the former is the Modified Hoffman method, which is often used alone or in combination with a two-dimensional encoding method for compression encoding. Generally speaking, compression encoding of image signals is complicated, and recently, with the spread of microcomputers, the encoding process is often performed under microcomputer control. However, in two-dimensional encoding processing in particular, the transmission speed is limited by the processing speed of the encoding device.

本発明の第１の目的は、符号化処理速度が速い
符号化装置を提供することである。本発明の第２
の目的は、２次元符号化処理を十分に速い速度で
おこなう符号化装置を提供することである。本発
明の他の目的は、汎用性が高い符号化装置を提供
することである。以下、本発明の実施例を説明す
る。 A first object of the present invention is to provide an encoding device with high encoding processing speed. Second aspect of the present invention
The purpose of the present invention is to provide an encoding device that performs two-dimensional encoding processing at a sufficiently high speed. Another object of the present invention is to provide a highly versatile encoding device. Examples of the present invention will be described below.

第１図に本発明の符号化装置を組込んだフアク
シミリの構成を示す。フアクシミリ読取走査部
SCAには、送信原稿を一枚毎にくり出してステ
ツプモータで読取光学部に通す自動給紙＆副走査
機構；送信原稿を螢光灯光源で照射し、反射光を
レンズを介してイメージセンサ（CCD素子）に
結像する光学系；イメージセンサの出力を２値化
処理しバツフアメモリに格納する読取処理ユニツ
ト；等が備わつており、バツフアメモリの２値化
画信号を１ライン分毎に符号化装置ENCに与え
る。 FIG. 1 shows the configuration of a facsimile machine incorporating the encoding device of the present invention. Facsimile reading scanning section
The SCA has an automatic paper feeding and sub-scanning mechanism that feeds each document to be sent one by one and passes it through the reading optical section using a step motor; It is equipped with an optical system that forms an image on a CCD element); a reading processing unit that binarizes the output of the image sensor and stores it in a buffer memory; etc., and encodes the binarized image signal in the buffer memory for each line. Give to the device ENC.

フアクシミリ読取走査制御部SCOには、送信
原稿の副走査歩進制御をおこなう副走査制御ユニ
ツトおよび原稿の自動給排紙を制御する自動給排
紙制御ユニツトが備わつており、主操作盤や副操
作盤の制御信号に応答して動作する。 The facsimile reading scanning control unit SCO is equipped with a sub-scanning control unit that controls the sub-scanning increments of transmitted documents and an automatic paper feed/discharge control unit that controls the automatic paper feed/discharge of documents. Operates in response to control signals from the operation panel.

符号化装置ENCは、詳細は後述するが、フア
クシミリ読取走査部SCAより１ライン1728画素
の画信号を、操作盤より指示された符号化アルゴ
リズムに従つて符号化し、伝送制御部TCOに符
号化コードを与える。 The encoding device ENC encodes the pixel signal of 1728 pixels per line from the facsimile reading scanning unit SCA according to the encoding algorithm instructed from the operation panel, and sends the encoded code to the transmission control unit TCO, although the details will be described later. give.

伝送制御部TCOは、網及び相手受信部と発呼
制御、相手確認を行ないデータリンクの確立、符
号化情報の転送、データリンクの解放、網との切
断等の制御の機能を持つ。 The transmission control unit TCO has the functions of controlling call origination, verifying the other party, establishing a data link, transferring encoded information, releasing the data link, disconnecting from the network, etc. with the network and the receiving unit of the other party.

フアクシミリ記録走査部PRIには、ロール状の
静電記録紙をA4サイズにカツトするカツター；
復号装置DECより受ける再生画信号を一時蓄え
るバツフアメモリ；マルチスタイラスにより画信
号に基づいて静電記録紙上に静電潜像を形成する
記録ユニツト；静電潜像を可視像とする現像器；
等を備える。フアクシミリ記録走査制御部PRC
は、伝送制御部RCO等との信号を円滑に授受し、
記録紙のカツター制御、記録紙の副走査歩進制
御、現像器の制御、記録紙の排出制御等をおこな
う。 The facsimile recording scanning unit PRI has a cutter that cuts a roll of electrostatic recording paper into A4 size pieces;
A buffer memory that temporarily stores the reproduced image signal received from the decoding device DEC; A recording unit that forms an electrostatic latent image on electrostatic recording paper based on the image signal using a multi-stylus; A developer that converts the electrostatic latent image into a visible image;
Equipped with etc. Facsimile recording scanning control unit PRC
smoothly sends and receives signals to and from the transmission control unit RCO, etc.
It performs recording paper cutter control, recording paper sub-scanning step control, developer control, recording paper ejection control, etc.

復号装置DECは、詳細は後述するが、伝送制
御部RCOより受け取る符号化情報を指示された
復号化アルゴリズムに従つて、復号化を行ない、
元の画情報に復元する。 Although the details will be described later, the decoding device DEC decodes the encoded information received from the transmission control unit RCO according to the instructed decoding algorithm,
Restore the original image information.

伝送制御部RCOは、網及び相手送信部と着呼
の検出制御、相手確認を行ないデータリンクの確
立、符号化情報の受信、データリンクの解放、網
との切断等をおこなう。 The transmission control unit RCO performs incoming call detection control, confirms the other party, establishes a data link, receives encoded information, releases the data link, disconnects from the network, etc. with the network and the other party's transmitter.

主操作盤MOPには、線密度の指示、モデム速
度の指示、スタート、ストツプの指示等通常オペ
レイターが使用するスイツチ類とそのスイツチレ
シーバ、運用に必要な表示をする表示灯および表
示灯ドライバを備える。副走作盤SOPには、装
置のメンテナンスを行なうときに必要なスイツチ
類および表示灯を備える。 The main operation panel MOP is equipped with switches and switch receivers normally used by operators, such as linear density instructions, modem speed instructions, start and stop instructions, as well as indicator lights and indicator light drivers that provide information necessary for operation. . The sub-travel board SOP is equipped with switches and indicator lights necessary for maintenance of the equipment.

電源PSOは、フアクシミリ各部の電気、電子
部品に必要な電圧を与える電源回路である。 The power supply PSO is a power supply circuit that provides the necessary voltage to the electrical and electronic components of each part of the facsimile.

変復調部インタフエース制御部IFCは、伝送制
御部RCOと変復調部PMOの間にあつて、自動等
化のシーケンス、キヤリアー信号のオン、オフ制
御、データ通信速度の選定等をおこなう。変復調
部PMOには、自動等化器、変調器および復調器
が備わつている。 The modulation/demodulation unit interface control unit IFC is located between the transmission control unit RCO and the modulation/demodulation unit PMO, and performs automatic equalization sequences, carrier signal on/off control, data communication speed selection, etc. The modulation/demodulation unit PMO is equipped with an automatic equalizer, a modulator, and a demodulator.

回線切換制御部NCCには、各種アダプター
（Voice Adapter、Datel AdapterおよびNCU）
の制御をするアダプター制御ユニツトと固定等化
器が備わつている。 The line switching control unit NCC has various adapters (Voice Adapter, Datel Adapter and NCU).
It is equipped with an adapter control unit and a fixed equalizer.

クロツク・タイミング部CTGには、クロツク
パルス発生器とタイミングパルス発生回路が備わ
つており、各部の電子回路ユニツトにクロツクパ
ルスとタイミングパルスを与える。 The clock/timing section CTG is equipped with a clock pulse generator and a timing pulse generating circuit, and provides clock pulses and timing pulses to each electronic circuit unit.

第２図に符号化装置ENCおよび復号装置DEC
の構成を示す。この実施例においては、符号化装
置ENCにおける符号化アルゴリズムは次のよう
にされている。 Figure 2 shows the encoder ENC and decoder DEC.
The configuration is shown below. In this embodiment, the encoding algorithm in the encoding device ENC is as follows.

(1) 符号化方式 符号化は、１次元と２次元方式の両方のモー
ドを持つ。(1) Encoding method Encoding has both one-dimensional and two-dimensional modes.

(a) １次元方式（MH方式）：MHはモデイフ
アイド・ホフマンを意味する。 (a) One-dimensional method (MH method): MH means Modified Hoffmann.

(イ) データ １ラインのデータは可変長符号の連続か
ら成る。各符号は白又は黒のランレングス
を表わす。白ランと黒ランは交互に生ず
る。合計1728画素は原稿の１水平走査線を
表わす。 (b) Data One line of data consists of a series of variable length codes. Each symbol represents a white or black run length. White runs and black runs occur alternately. A total of 1728 pixels represents one horizontal scan line of the document.

受信機が色調の同期を確実にとるため
に、すべてのデータ・ラインは白ランの符
号で始まる。もし実際の走査線が黒ランで
始まつているなら、長さ０の白ランを送
る。 To ensure receiver tonal synchronization, all data lines begin with a white run symbol. If the actual scan line starts with a black run, send a zero length white run.

１走査線の黒・白ランレングスは第３図
および第４図の符号で定義される。符号に
は２種類、すなわちTerminating符号と
Make―up符号がある。各ランレングスは
１つのTerminating符号又はTerminating
符号を後に付したMake―up符号で表わさ
れる。０から63画素までのランレングスは
Terminating符号だけで符号化される。 The black and white run lengths of one scanning line are defined by the symbols in FIGS. 3 and 4. There are two types of codes: terminating codes and
There is a make-up code. Each run length has one Terminating symbol or
It is represented by a make-up code followed by a code. The run length from 0 to 63 pixels is
Encoded only with terminating code.

64から1728画素までのランレングスは初
め、そのランと等しいかまたはそれより小
さいランレングスを表わすMake―up符号
で符号化される。その後、実際のランと
Make―up符号によつて表わされたランレ
ングスとの差を表わすTerminating符号が
続く。 Run lengths from 64 to 1728 pixels are initially encoded with a make-up code representing a run length equal to or less than that run. Then the actual run and
A terminating code follows, which represents the difference from the run length represented by the make-up code.

(ロ) ライン同期信号（End of Line―EOL
―） この符号は各ラインのデータの後に付加
する。この信号は１ページの最初のデータ
ラインの前に付加する。 (b) Line synchronization signal (End of Line-EOL)
--) This code is added after each line of data. This signal is added before the first data line of one page.

(ハ) タイムフイル タイムフイルを伝送することによりメツ
セージの流れの中に情報のポーズを入れ
る。タイムフイルは１ラインのデータと
EOL信号の間にのみ挿入する。各ライン
のデータ、タイムフイル、EOL信号の合
計が、モデム速度が9600bpsのとき、
49bits以上、7200bpsのとき、37bits以上
4800bpsのとき25bits以上、2400bpsのとき
13bits以上になるようにタイムフイルが付
加される。すなわち5msec／1Line以上に
なるようにする。 (c) Time fill By transmitting time fill, information pauses are inserted into the message flow. The time file is one line of data.
Insert only between EOL signals. The sum of each line's data, time fill, and EOL signal is when the modem speed is 9600bps.
49bits or more, 37bits or more when 7200bps
25bits or more when 4800bps, 2400bps
A time file is added to make it 13 bits or more. In other words, it should be 5 msec/1 line or more.

フオーマツト；０の可変長信号列 (ニ) 伝送のビツトシーケンス ランレングス符号、EOL、については、
左より右の順序で送出される。 Format: Variable length signal string of 0 (d) Transmission bit sequence For run length code and EOL,
Sent in order from left to right.

以上定義した信号の関係を更にはつきりさ
せるために送信データの構成を第５図に示
す。 In order to further clarify the relationship between the signals defined above, the structure of the transmission data is shown in FIG.

(b) 相対画素位置選定符号化方式（READ符
号化方式） (イ) 起点画素および変化画素の定義 符号化起点画素および変化画素を第６図
を参照して次の様に定義する。 (b) Relative pixel position selection encoding method (READ encoding method) (a) Definition of starting point pixel and changing pixel The encoding starting point pixel and changing pixel are defined as follows with reference to FIG.

a₀：符号化の出発点となる符号化ライン上
の起点画素 a₁：符号化ライン上のa₀の次の変化画素 a₂：符号化ライン上のa₁の次の変化画素 b₁：参照ライン上のa₀の直上の画素より後
に生起するa₀と反対色の第１番目の変化画
素 b₂：参照ライン上のb₁の次の変化画素 (ロ) モードの種類 ２次元符号化においては次のような３種
類のモードを定め、後述の(ハ)の手順により
選択符号化する。a ₀ : Starting pixel on the encoding line that is the starting point for encoding a ₁ : Next change pixel after a ₀ on the encoding line a ₂ : Next change pixel after a ₁ on the encoding line b ₁ : The first change pixel of the opposite color to a ₀ that occurs after the pixel immediately above a ₀ on the reference line b ₂ : The next change pixel after b ₁ on the reference line (b) Type of mode Two-dimensional encoding In this, the following three types of modes are determined, and selective encoding is performed using the procedure (c) described later.

(i) パスモード 第７図に示すように、変化画素a₁が検
出される前に、参照ライン上の変化画素
b₁およびb₂が検出された場合これをパス
モードと定義する。 (i) Pass mode As shown in Figure 7, before the changed pixel _a1 is detected, the changed pixel on the reference line
If b ₁ and b ₂ are detected, this is defined as pass mode.

但し、第８図に示すようにa₁の直上で
b₂が発生した場合はこのb₁，b₂をパスモ
ードとみなさない。 However, as shown in Figure 8, just above a ₁
If b ₂ occurs, b ₁ and b ₂ are not considered to be pass modes.

(ii) 水平モード 第９図において符号化ライン上の２個
の変化画素a₁，a₂の距離a₀a₁，a₁a₂をそ
れぞれMH符号で符号化することを水平
モードと定義する。 (ii) Horizontal mode In Figure 9, the horizontal mode is defined as encoding the distances a _{0 a 1} and a 1 a ₂ of the two changed pixels a ₁ and _{a 2 on} the encoding line with MH codes, respectively. .

(iii) 垂直モード 第９図において参照ライン上の変化画
素b₁と符号化ライン上の変化画素a₁の相
対距離a₁b₁を符号化することを垂直モー
ドと定義する。 (iii) Vertical mode In FIG. 9, encoding the relative distance a ₁ b ₁ between the changed pixel b ₁ on the reference line and the changed pixel a ₁ on the encoding line is defined as the vertical mode.

(ハ) 符号化手順 ２次元符号化では、符号化ライン上の直
前の変化画素又は符号化ラインの直上の、
すでに符号化済みの参照ライン上の変化画
素の情報を用いながら符号化ラインが１ラ
インずつ遂次符号化される。 (c) Encoding procedure In two-dimensional encoding, the immediately preceding changed pixel on the encoding line or the immediately above changing pixel on the encoding line,
The encoded lines are sequentially encoded one by one using information on changed pixels on the already encoded reference line.

符号化ラインの符号化にあたつては、起
点画素を出発点として符号化ラインおよび
その直前の参照ライン上の画素を同時に照
合し、両走査線上の変化画素を順次検出
し、前述のパスモード、垂直モードあるい
は水平モードのいずれかが識別される毎に
第１０図に示される符号を発生する。その
後起点画素を定義しなおし、同様に符号化
を進め、１ラインの最後の画素の次の画素
位置（第1729画素）に仮想した変化画素を
符号化した時点で符号化ラインの符号化を
終了する。 When encoding an encoding line, starting from the starting pixel, the pixels on the encoding line and the reference line immediately before it are simultaneously compared, changing pixels on both scanning lines are sequentially detected, and the above-mentioned pass mode is used. , generates the code shown in FIG. 10 each time either vertical mode or horizontal mode is identified. After that, redefine the starting pixel, proceed with encoding in the same way, and end the encoding of the encoded line when the virtual change pixel is encoded at the next pixel position (1729th pixel) of the last pixel of one line. do.

手順 １ 符号化ライン上の変化画素a₁が検出され
る前に参照ライン上に変化画素b₁，b₂が検
出された場合（パスモード）、第１０図に
示すパスモード符号“1110”で符号化し、
次の符号化のための起点画素a₀をb₂の直下
の符号化ライン上の画素位置a′₀に移動す
る。（第７図参照） 手順 ２ 起点画素の次に参照ライン上に変化画素
b₂を検出する以前に符号化ラインで変化画
素a₁を検出した場合には以下のように選択
的に符号化を行なう。つまり第１０図に示
すようにa₀a₁を１次元符号を用いてランレ
ングス符号化したビツト数と水平モード符
号“1111”のビツト数４を加えた合計のビ
ツト数〔a₀a₁〕とb₁a₁を表１の垂直モード
で符号化したビツト数〔b₁a₁〕とを求め、
両符号化ビツト数の比較を行なう。Step 1 If changed pixels b _{1 and} b ₂ are detected on the reference line before changed pixel a 1 on the encoded line is detected (pass mode), the path mode code “1110” shown in Figure 10 is used. encode,
The starting pixel a ₀ for the next encoding is moved to the pixel position a′ ₀ on the encoding line immediately below b ₂ . (See Figure 7) Step 2 Next to the starting pixel, change the pixel on the reference line.
If a changed pixel _a1 is detected on the encoding line before detecting _b2 , selective encoding is performed as follows. In other words, as shown in Figure 10, the total number of bits [a ₀ a _{1 ]} is the sum of the number of bits obtained by run-length encoding a ₀ a ₁ using a one-dimensional code and the number of bits 4 of the horizontal mode code "1111". and the number of bits [b ₁ a ₁ ] in which b ₁ a ₁ is encoded in the vertical mode of Table 1,
Compare the number of encoded bits for both.

〔a₀a₁〕＞〔b₁a₁〕のとき 第１０図に示すように垂直モードでb₁a₁
を符号化し、その後次の符号化のために起
点画素a₀をa₁の位置に移動する。 When [a ₀ a ₁ ] > [b ₁ a ₁ ], b ₁ a ₁ in vertical mode as shown in Figure 10
is encoded, and then the starting pixel a ₀ is moved to the position of a ₁ for the next encoding.

〔a₀a₁〕≦〔b₁a₁〕のとき 符号化ライン上の変化画素a₂が検出され
るまで走査を進め、第１０図に示すように
水平モード符号“1111”に続いてa₀a₁およ
びa₁a₂を１次元符号を用いてランレングス
符号化し、その後次の符号化のために起点
画素a₀をa₂の位置に移動する。 When [a ₀ a ₁ ]≦[b ₁ a ₁ ], scanning is continued until the changed pixel _a2 on the encoded line is detected, and as shown in Figure 10, the horizontal mode code "1111" is followed by a. ₀ a ₁ and a ₁ a ₂ are run-length encoded using a one-dimensional code, and then the starting pixel a ₀ is moved to the position of a ₂ for the next encoding.

(ニ) １ラインの始端、終端画素の処理 始端画素の処理 各符号化ライン上の最初の起点画素a₀は
第１画素の直前の位置に仮想的に設定し、
そのレベルを白レベルとみなす。ただしこ
の仮想的起点画素a₀と符号化ラインの最初
の変化画素a₁との間のランレングスだけは
a₀a₁ではなくa₀a₁−１とみなして符号化を
行なうものとする。 (d) Processing of the start and end pixels of one line Processing of the start pixel The first start pixel _a0 on each encoding line is virtually set at the position immediately before the first pixel,
That level is considered the white level. However, only the run length between this virtual starting pixel a ₀ and the first change pixel a ₁ of the encoding line is
Assume that encoding is performed by regarding it as a ₀ a ₁ -1 instead of a ₀ a ₁ .

また、各ラインの第１番目の変化画素に
は必ず白から黒への変化画素をとる。従つ
て第１画素が黒レベルの場合、第１画素が
最初の符号化ライン上の変化画素a₁とな
る。 Further, the first changed pixel of each line is always a changed pixel from white to black. Therefore, when the first pixel is at the black level, the first pixel becomes the change pixel _a1 on the first encoding line.

終端画素の処理 各ラインの符号化は終端画素（標準サイ
ズの場合第1728画素）の次に仮想的に位置
する変化画素a₁又はa₂を符号化して終了す
る。また参照ライン上に変化画素b₁、又は
b₂が検出されない場合には終端画素の次に
変化画素b₁又はb₂を想定する。Processing of end pixel The encoding of each line ends by encoding the change pixel a ₁ or a ₂ that is virtually located next to the end pixel (the 1728th pixel in the case of standard size). Also, change pixel b ₁ on the reference line, or
If b ₂ is not detected, a changed pixel b ₁ or b ₂ is assumed next to the end pixel.

(ホ) ライン同期信号 次のような２種のライン同期信号LSS
１，LSS２を定め、それぞれ１次元符号化
ライン、２次元符号化ラインの第１の信号
の先に付加する。 (E) Line synchronization signal The following two types of line synchronization signal LSS
1 and LSS2 are determined and added to the tip of the first signal of the one-dimensional encoding line and the two-dimensional encoding line, respectively.

フオーマツト １次元符号化ラインの先頭に付加するラ
イン同期信号 LSS１：01111111 ２次元符号化ラインの先頭に付加するラ
イン同期信号 LSS２：01111110 なお、上記LSS１，LSS２を固有パター
ンとするため、データ信号列中、５連続
“１”が生起する毎に“０”を挿入する。 Format Line synchronization signal added to the beginning of the one-dimensional encoded line LSS1: 01111111 Line synchronization signal added to the beginning of the two-dimensional encoded line LSS2: 01111110 Note that in order to make the above LSS1 and LSS2 unique patterns, the data signal string is , a "0" is inserted every time five consecutive "1"s occur.

(ヘ) フイル フイルは符号化されたフアクシミリ信号
とライン同期LSS１又はLSS２の間に挿入
され、フアクシミリ信号中には挿入されな
い。フイルビツトは１ラインのデータ信
号、フイルビツト、ライン同期信号が１ラ
イン最小伝送時間5msecを超えるように必
要数だけ１ビツト単位で挿入される。 (f) File A file is inserted between the encoded facsimile signal and the line synchronization LSS1 or LSS2, and is not inserted into the facsimile signal. The necessary number of fill bits are inserted in units of 1 bit so that one line of data signals, fill bits, and line synchronization signals exceed the minimum transmission time of 5 msec for one line.

フオーマツト：“０”の可変長信号列 (ト) 伝送ビツトのシーケンス ライン同期符号、モード符号、ランレン
グス符号、符号Ｄ（ｎ）は左より右の順に
送出される。 Format: Variable-length signal string of "0" (g) Sequence of transmission bits The line synchronization code, mode code, run-length code, and code D(n) are transmitted in order from left to right.

(2) 符号化上での誤り処理 (a) エラー検出の方法 エラー検出の方法としてつぎの場合とす
る。(2) Error processing in encoding (a) Error detection method The error detection method is as follows.

(イ) １ラインの合理性のチエツク、すなわち
符号化データをデコードした後１ラインの
画素数が1728pelに等しくない場合。 (b) Checking the rationality of one line, that is, if the number of pixels in one line after decoding the encoded data is not equal to 1728 pels.

(ロ) 符号化データをデコード不可能な信号を
受信した場合 (b) エラー検出後の処理 Case：回線上で誤り再送訂正を行なう
場合上記(イ)、(ロ)の場合とともに、回線上に
PIN信号を送出して、通信を中止する。 (b) When a signal whose encoded data cannot be decoded is received (b) Processing after error detection Case: When performing error retransmission correction on the line In addition to cases (a) and (b) above,
Sends a PIN signal and cancels communication.

Case：回線上で誤り再送訂正を行なわ
ない場合 上記(イ)、(ロ)の場合ともに、１ラインだけ正
しく受信した前ラインで置き換えて記録す
る。その後EOL又はLSS１信号を検出して
復号を再開する。 Case: When error retransmission correction is not performed on the line In both cases (a) and (b) above, only one line is replaced and recorded with the previous line that was correctly received. After that, the EOL or LSS1 signal is detected and decoding is restarted.

また、メインテナンスパネルよりエラーマ
ーク記録の指示があつたときのみ、誤つたラ
インにエラーマークを記録する。 Further, an error mark is recorded on an erroneous line only when an instruction to record an error mark is received from the maintenance panel.

但しエラーの後EOL、LSS１信号を検出
して復号再開後再びエラーが検出されたとき
は、そのラインの記録は行なわず、再び
EOL、LSS１信号の検出まで、エラーマー
クのみ記録する。 However, if the EOL and LSS1 signals are detected after an error and an error is detected again after decoding is restarted, that line will not be recorded and the line will be re-recorded.
Only error marks are recorded until EOL and LSS1 signals are detected.

次に符号化装置ENCの構成を説明すると、符
号化装置ENCは、直前に処理の済んだ参照ライ
ンとこれから処理をする符号化ラインの２ライン
分のバツフアメモリBUF、バツフアメモリBUF
の途中のアドレスを蓄えるアドレスレジスタ１
６、２ラインを逐次読み出した時の各種の変化点
の検出器１４、a₀a₁の長さを記憶するランレング
スカウンタ６、a₁b₁の長さを記憶するランレング
スカウンタ１５、符号化後のビツト数を比較する
比較器COM、MH符号のテーブル７、各種のカ
ウンタ１１〜１３（１ラインのダミービツト数を
与えるもの１１、Ｋパラメータ設定１２、送出ビ
ツト数カウント１３）、送出用のシフトレジスタ
（パラレス入力、シリアルアウト）を含む
「11111」検出用のビツトデテクタ８、“０”イン
サーシヨン回路９、内部状態記憶と外部出力用の
フリツプフロツプ群１７、これらの動作を監視す
るマルチプレクサ１、第１の記憶装置として用い
たPROM３、各部にタイミングパルスを与える
タイミングパルス発生器１８、バスバツフア１
９、バスコントローラ２０、ゲートコントローラ
２１、共通バスおよび動作チエツク用のゲート回
路２３で構成されている。この符号化装置ENC
は、概略動作を述べると、読取バツフア（SCA）
から開始信号を受けると（RBBSYが立つと）読
取バツフアに１ラインずつ画信号を要求し、符号
化して送信側伝送制御部TCOに送る。各ライン
の処理は１ビツト毎に行い、参照ラインと符号化
ラインを同時に１ビツトずつ読み出しては変化点
の有無を調べ、a₁，b₁，a₂，b₂を見つけて符号化
する。LSS１，LSS２、モード符号、MH符号、
ビツトバイビツト符号は、ROM３又はMHテー
ブル７から16ビツトのバスを通して、ビツトデテ
クタ８とカウンタ１３に転送され、TCOのビツ
ト要求信号に応じて１ビツトずつ転送される。以
上の動きの基本的な流れを第１１図に示す。次
に、符号化装置ENCの各部の構成を第２図に基
づいて説明する。マルチプレクサ１の入力端に
は、フアクシミリ読取走査部SCAのスキヤナバ
ツフアより１ライン分の画信号の格納を終えたこ
とを表わすBUSY信号（RBBSY）が与えられ、
また主操作盤MOPより送信モードを特定する信
号（１ラインの処理時間を表わす処理速度表示、
１次元符号化か２次元符号化を表わす信号、２次
元符号化においては何本のラインの処理毎に１ラ
イン分の１次元のみの送出をおこなうかの表示で
あるＫ―PAPA信号および主走査方向の読取画素
密度（個／mm）を表わす8/4PEL信号）が与えら
れ、更に変化点デテクタ１４、比較器COM、マ
ルチプレクサ１０、カウンタ１１〜１３、フリツ
プフロツプグループ１７およびゲート回路２３よ
りの状態表示信号が与えられ、ROM３の読出デ
ータに基づいてそれらの入力の１つが選択的にア
ドレスコントローラ２に与えられる。 Next, to explain the configuration of the encoding device ENC, the encoding device ENC has a buffer memory BUF for two lines: a reference line that has been processed immediately before, and an encoding line that will be processed from now on.
Address register 1 that stores addresses in the middle of
6. Detector 14 of various change points when reading two lines sequentially, run length counter 6 that stores the length of a ₀ a ₁ , run length counter 15 that stores the length of a ₁ b ₁ , code Comparator COM for comparing the number of bits after conversion, MH code table 7, various counters 11 to 13 (11 for giving the number of dummy bits for one line, K parameter setting 12, count for the number of transmitted bits 13), A bit detector 8 for detecting "11111" including a shift register (parallel input, serial out), "0" insertion circuit 9, flip-flop group 17 for internal state storage and external output, multiplexer 1 for monitoring these operations, 1, a timing pulse generator 18 that provides timing pulses to each part, and a bus buffer 1.
9, a bus controller 20, a gate controller 21, a common bus and a gate circuit 23 for checking operation. This encoder ENC
To describe the general operation, read buffer (SCA)
When it receives a start signal from (RBBSY rises), it requests image signals one line at a time from the reading buffer, encodes them, and sends them to the transmission control unit TCO on the transmitting side. Each line is processed bit by bit, and the reference line and encoded line are simultaneously read out bit by bit, the presence or absence of a change point is checked, and a ₁ , b ₁ , a ₂ , b ₂ are found and encoded. LSS1, LSS2, mode code, MH code,
The bit-by-bit code is transferred from the ROM 3 or the MH table 7 to the bit detector 8 and counter 13 via a 16-bit bus, and is transferred bit by bit in response to the bit request signal of the TCO. The basic flow of the above movement is shown in FIG. Next, the configuration of each part of the encoding device ENC will be explained based on FIG. 2. A BUSY signal (RBBSY) is applied to the input terminal of the multiplexer 1 from the scanner buffer of the facsimile reading scanning unit SCA, indicating that storage of one line of image signals has been completed.
In addition, a signal specifying the transmission mode is sent from the main operation panel MOP (processing speed display indicating the processing time of one line,
A signal indicating one-dimensional encoding or two-dimensional encoding, and in two-dimensional encoding, a K-PAPA signal that indicates how many lines are processed and only one dimension of one line is sent out, and main scanning. An 8/4PEL signal representing the reading pixel density (pieces/mm) in the direction is given, and is further input from the change point detector 14, the comparator COM, the multiplexer 10, the counters 11 to 13, the flip-flop group 17 and the gate circuit 23. One of these inputs is selectively applied to the address controller 2 based on the read data of the ROM 3.

アドレスコントローラ２は、米国Signetics社
のControl Store seguencer8×02が用いられて
おり、これはアドレスマルチプレクサ、アドレス
レジスタ、出力バツフア、デコードロジツク、ス
タツクレジスタフアイル、スタツクポインタ等を
１チツプのLSIとしたものであり、ROM３の読
出データ中のアドレスコードを入力としてマルチ
プレクサ１の出力信号に基づいてそのアドレスに
変更を加えてROM３の読出アドレスを定める。
つまり、ROM３の次の読出アドレスはその現在
の読出データ中に存在するが、マルチプレクサ１
の出力でそのアドレスを＋１、＋２のジヤンプと
したり、あるいはしなかつたりする。ROM３の
読出データの一部はバスバツフア１９を介して共
通バス２２に与えられる。共通バス２２には、バ
ツフアメモリBUFのアドレスカウンタ４、アド
レスレジスタ１６、カウンタ６，１１〜１３，１
５、MHテーブル７および「11111」デテクタ８
がパラレルに接続されており、これらの要素と共
通バス２２の間のデータの授受はバスコントロー
ラ２０の出力でおこなわれる。バスコントローラ
２０はROM３の読出データをデコーデイングす
るデコーダである。バツフアメモリBUFのRAM
５のリード・ライトコントロール、ラツチ、レジ
スタクリア、出力ゲートオン・オフ、カウンタの
アツプ・ダウン指定等はゲートコントローラ２１
の出力でおこなわれる。ゲートコントローラ２１
もROM３の読出データをデコーデイングするデ
コーダである。 The address controller 2 uses the Control Store seguencer 8×02 manufactured by Signetics in the United States, which integrates an address multiplexer, address register, output buffer, decode logic, stack register file, stack pointer, etc. into a single LSI chip. The address code in the read data of the ROM 3 is input and the address is changed based on the output signal of the multiplexer 1 to determine the read address of the ROM 3.
In other words, the next read address of ROM3 exists in its current read data, but multiplexer 1
The output of ``jumps'' that address by +1, +2, or not. A part of the read data from the ROM 3 is applied to the common bus 22 via the bus buffer 19. The common bus 22 includes the address counter 4 of the buffer memory BUF, the address register 16, and the counters 6, 11 to 13, 1.
5. MH table 7 and “11111” detector 8
are connected in parallel, and data is exchanged between these elements and the common bus 22 using the output of the bus controller 20. The bus controller 20 is a decoder that decodes read data from the ROM 3. RAM of buffer memory BUF
5 read/write control, latch, register clear, output gate on/off, counter up/down specification, etc. are performed by the gate controller 21.
This is done with the output of Gate controller 21
A decoder also decodes read data from the ROM3.

第１２図にROM３に格納されている動作制御
データの構成を示す。この動作制御データは大別
して第１２図のａに示すテストモードの構成のも
のと、第１２図のｂに示す定数モードの構成のも
のとがあり、それらはパラレル４０ビツト
（ROM３が４個の８ビツトPROM00〜04で構成
されている）で構成されている。ａのテストモー
ドにおいてはNo.３のビツト「１」がテストモード
であることを示し、テストモードとは、マルチプ
レクサ１の出力、つまり、SCA、MOP等の信号
あるいは１４、COM、１０，１１〜１３，１７，
２３等の状態表示信号に応じてROM３の次の読
出アドレスを定めるデータ読出モードを意味し、
これにおいては主に状態表示信号に基づいて動作
制御がおこなわれる。ｂの定数モードにおいては
No.３のビツト「０」が定数モードであることを示
し、定数モードでは、ROM３より読み出したデ
ータ（定数）に基づいてカウンタの設定やフリツ
プフロツプグープの設定をし、動作タイミングや
基準状態を設定する制御がおこなわれる。バツフ
アメモリBUFのRAM５は、４個のRAMで構成
されており、そのうち２個は参照ラインの画信号
格納用であり、他の２個は符号化ラインの画信号
格納用である。このように２個１組とされている
中において１個のRAMには奇数番画素の画信号
が格納され、もう１個のRAMには偶数番画素の
画信号が格納される。これはSCAのバツフアメ
モリの転送時間を速くして読取を速くするためで
ある。RAM５よりの画信号の読み出しにおいて
は、奇数番と偶数番の画信号が交互に読み出さ
れ、変化点デテクタ１４に与えられる。 FIG. 12 shows the structure of the operation control data stored in the ROM 3. This operation control data can be roughly divided into a test mode configuration as shown in Figure 12a, and a constant mode configuration as shown in Figure 12b. It consists of 8-bit PROM00-04). In the test mode of a, No. 3 bit "1" indicates the test mode, and the test mode means the output of multiplexer 1, that is, the signals such as SCA, MOP, 13, 17,
means a data read mode that determines the next read address of ROM3 according to a status display signal such as 23,
In this case, operation control is performed mainly based on the status display signal. In the constant mode of b
Bit ``0'' of No. 3 indicates constant mode. In constant mode, counter settings and flip-flop groups are set based on data (constants) read from ROM3, and operation timing and standards are set. Control is performed to set the state. The RAM 5 of the buffer memory BUF is composed of four RAMs, two of which are used to store image signals of reference lines, and the other two are used to store image signals of encoded lines. In such a set of two, one RAM stores the pixel signals of the odd numbered pixels, and the other RAM stores the pixel signals of the even numbered pixels. This is to speed up the transfer time of the SCA buffer memory and speed up reading. When reading image signals from the RAM 5, odd-numbered and even-numbered image signals are read out alternately and provided to the change point detector 14.

MHテーブル７はROMで構成されており、こ
れには、第３図に示す如きランレングスに対する
Terminating符号化コードと、第４図に示す如き
Make―up符号化コードが格納されている。但
し、MHテーブル７のこれらのコード用のメモリ
桁は12桁とし、有効桁表示に更に４ビツトを付加
しているので、13桁となるBlack Run
Lengths512〜1728においては、ROM３のプログ
ラムデータで、４ビツトの桁表示が“13桁”を表
わすとき12ビツトの読出コードの最上位桁に更に
“０”を付加して13桁のデータを共通バスライン
２２に乗せるようにしている。第４図に示すよう
に、13桁となるBlack Run Lengths512〜1728
は、いずれも最上位桁が“０”であるので、この
ような簡単な操作で所要の13桁のコードを作成し
うる。 The MH table 7 is made up of ROM, and contains information for run lengths as shown in Figure 3.
Terminating encoding code and as shown in Figure 4.
Make-up encoding code is stored. However, the memory digits for these codes in MH table 7 are 12 digits, and an additional 4 bits are added to the effective digit display, so Black Run is 13 digits.
For Lengths 512 to 1728, when the 4-bit digit display indicates "13 digits" in the program data of ROM3, "0" is added to the most significant digit of the 12-bit read code and the 13-digit data is sent to the common bus. I'm trying to put it on line 22. As shown in Figure 4, 13 digits Black Run Lengths512~1728
Since the most significant digit is "0" in each case, the required 13-digit code can be created with such a simple operation.

次に１次元符号化が操作盤MOPに設定されて
いるときの、第２図に示す符号化装置ENCの符
号化処理を説明する。SCAのバツフアメモリに
１ライン分の画信号が格納されると、それを表わ
す信号BUSYがマルチプレクサ１に到来し、ア
ドレスコントローラ２はそれに応答して、１ライ
ン１次元符号化処理のスタートアドレスを指定す
る。ROM３の該１次元符号化処理のスタートア
ドレスには１ライン分の１次元符号化処理をする
初期設定データが格納されており、そのデータが
読み出されて各要素１，２，４〜２４が設定され
る。これにおいてアドレスカウンタ４がスタート
アドレスにセツトされる。この初期設定が終わつ
て後、ゲートコントローラ２１およびＲ／Ｗコン
トローラ２４を介してSCAに転送要求信号が送
られる。これに応じてSCAが画信号有効表示信
号に状態変化をもたらし、これを画信号同期クロ
ツクと共にＲ／Ｗコントローラ２４に与え、かつ
画信号をRAM５に転送する。Ｒ／Ｗコントロー
ラ２４の画信号要求信号は有効表示信号の到来で
リセツトされ、Ｒ／Ｗコントローラ２４は有効表
示信号に応答してRAM５を書込とし１ライン分
1728PELの画信号の格納で転送を終了する。こ
の転送の終了でコーデイングプログラムに移り、
まずフリツプフロツプグループ１７をコーデイン
グの初期状態にセツトして１つのフリツプフロツ
プに「白」をセツトし、次いでRAM５を読み出
してRAM５の読出画信号とフリツプフロツプの
「白」を比較し、両者が不一致となるまでRAM
５の読出アドレスを進め、この間カウンタ６でア
ドレスシフト数すなわちランレングスをカウント
する。変化点デテクタ１４が変化点表示信号を出
力するとそこでRAM５のアドレスシフトを停止
し、カウンタ６のカウントコードに対するMake
―upコードをMHテーブル７の白テーブルから読
み出す。このMake―upコードは12桁であるが、
更に桁表示用の４ビツトが付加されており、63以
下のランレングスであるときそのMake―upコー
ドテーブルの４ビツトは「0000」とされ、64以上
のときに４ビツトのうちの１ビツト又は数ビツト
が「１」とされているので、その４ビツトが
「0000」であるときには（つまりランレングスが
63未満のときには）、Terminatingコードを読み
出してデテクタ８のシフトレジスタにパラレル入
力し、カウンタ１３にTerminatingコードテーブ
ルの、桁数を表わす４ビツトのコードを設定す
る。そしてシフトレジスタをシリアル出力付勢し
てシリアル出力ビツト数をカウンタ１３で監視
し、かつ続いて“１”が５個出力されるときには
連続５ビツトを入力とするデテクタ８のアンドゲ
ートの状態変化でこれを検出して“０”インサー
タ９で５個の連続“１”の次に“０”を挿入し、
カウンタ１３が有効桁数のビツト送出を検出する
と、それがマルチプレクサ１に与えられ、ROM
３の読出アドレスが指定される。そしてROM３
の読出データに基づいてグループ１７の前述の１
つのフリツプフロツプが「黒」にセツトされ、カ
ウンタ６がクリアされて、RAM５の読出アドレ
スシフトが進められる。前述の、Make―upコー
ドをMHテーブル７から読み出したとき有効桁表
示の４ビツトが“0000”でなかつたときには、そ
のままMake―upコードをデテクタ８のシフトレ
ジスタに格納し、有効桁表示４ビツトをカウンタ
１３にセツトしてMake―upコードを13桁で送出
し、次いでカウンタ６のカウント値（ランレング
ス）から63を引いたランレングスのTerminating
コードを読み出してデテクタ８のシフトレジスタ
に格納しその有効桁表示ビツトをカウンタ１３に
セツトしてTerminatingコードの送出をおこな
う。このようにして第１番目の変化点までのラン
レングスコードが送出され、次の変化点の符号化
処理のためRAM５の読出アドレスシフトがおこ
なわれる。なお、MHテーブル７の白テーブル、
黒テーブルのいずれを選択するかは、画信号をセ
ツトしたフリツプフロツプのセツト状態に応じて
マルチプレクサ１０が決定する。また、変化点が
あつたときにROM３から読み出されるデータは
第１２図のｂに示す定数モードのものであり、図
中に表示した“Ｍ／Ｔ”ビツトが“１”であると
Make―upコード読み出しが指定され、“０”で
あるとTerminatingコード読み出しが指定され
る。つまり、変化点デテクタ１４が状態変化を生
ずると、まずＭ／Ｔ＝“１”の定数モードのデー
タがROM３より読み出されて、それに基づいて
カウンタ６のカウントコードでアクセスしてMH
コードテーブル７のMake―upコード読み出しを
して有効桁表示４ビツトを見て、その中に“１”
があるとMake―upコードの送出をし、次いで送
出終了を表わすカウンタ１３の状態変化でＭ／Ｔ
＝“０”の定数モードのデータをROM３より読
み出してこれに基づいてTerminatingコードの送
出をする。Make―upコードの読み出しにおいて
有効桁表示４ビツトに“１”がないと、Ｍ／Ｔ＝
“０”の定数モードのデータをROM３より読み
出してこれに基づいてTerminatingコードの送出
をする。更には、カウンタ１１は送信初期設定の
ときに得た、受信側の処理能力（速度：ビツト
数／sec）に応じて設定されるものであり、送信
速度が受信側の処理速度に不足するときには不足
分のダミービツトを加えるために、送信速度（ビ
ツト数／sec）を監視する。 Next, the encoding process of the encoding device ENC shown in FIG. 2 when one-dimensional encoding is set on the operation panel MOP will be explained. When one line of image signals is stored in the buffer memory of the SCA, a signal BUSY representing it arrives at multiplexer 1, and in response, address controller 2 specifies the start address for one-line one-dimensional encoding processing. . Initial setting data for one-dimensional encoding processing for one line is stored at the start address of the one-dimensional encoding processing in ROM3, and the data is read and each element 1, 2, 4 to 24 is Set. At this time, address counter 4 is set to the start address. After this initial setting is completed, a transfer request signal is sent to the SCA via the gate controller 21 and the R/W controller 24. In response to this, the SCA brings about a state change in the image signal valid display signal, provides this to the R/W controller 24 together with the image signal synchronization clock, and transfers the image signal to the RAM 5. The image signal request signal of the R/W controller 24 is reset by the arrival of the valid display signal, and the R/W controller 24 writes data to the RAM 5 in response to the valid display signal and writes data for one line.
The transfer ends when the 1728PEL image signal is stored. At the end of this transfer, move on to the coding program,
First, the flip-flop group 17 is set to the initial coding state and one flip-flop is set to "white". Then, RAM 5 is read out and the readout image signal of RAM 5 is compared with the flip-flop's "white". RAM until mismatch
The read address of 5 is advanced, and during this time, the counter 6 counts the number of address shifts, that is, the run length. When the change point detector 14 outputs a change point display signal, it stops the address shift of the RAM 5 and performs a Make function for the count code of the counter 6.
- Read the up code from the white table of MH table 7. This Make-up code is 12 digits,
Furthermore, 4 bits are added to display digits, and when the run length is 63 or less, the 4 bits in the make-up code table are set to "0000", and when the run length is 64 or more, 1 bit of the 4 bits or Several bits are considered to be "1", so when those 4 bits are "0000" (in other words, the run length is
63), the Terminating code is read out and input in parallel to the shift register of the detector 8, and a 4-bit code representing the number of digits in the Terminating code table is set in the counter 13. Then, the shift register is enabled for serial output, the number of serial output bits is monitored by the counter 13, and when five "1"s are subsequently output, the state change of the AND gate of the detector 8 which receives five consecutive bits as input is detected. Detecting this, the "0" inserter 9 inserts "0" next to five consecutive "1"s,
When counter 13 detects a significant number of bits being sent out, it is applied to multiplexer 1 and sent to ROM.
A read address of 3 is specified. And ROM3
The above-mentioned 1 of group 17 based on the read data of
The two flip-flops are set to "black", the counter 6 is cleared, and the read address shift of the RAM 5 is advanced. When the Make-up code mentioned above is read from the MH table 7, if the 4 bits representing the effective digits are not "0000", the Make-up code is stored as is in the shift register of the detector 8, and the 4 bits representing the effective digits are read. is set in counter 13, the make-up code is sent in 13 digits, and then the terminating run length is calculated by subtracting 63 from the count value (run length) of counter 6.
The code is read out and stored in the shift register of the detector 8, and its effective digit display bit is set in the counter 13 to send out the terminating code. In this way, the run length code up to the first change point is sent out, and the read address of the RAM 5 is shifted for encoding processing of the next change point. In addition, the white table of MH table 7,
The multiplexer 10 determines which of the black tables to select according to the set state of the flip-flop to which the image signal is set. Also, the data read from ROM3 when a change point occurs is in the constant mode shown in b in Figure 12, and if the "M/T" bit shown in the diagram is "1".
Make-up code reading is specified, and if it is "0", Terminating code reading is specified. In other words, when the change point detector 14 causes a state change, the constant mode data of M/T="1" is first read out from the ROM 3, and based on it, the data is accessed using the count code of the counter 6 and the MH
Read the make-up code from code table 7 and look at the 4-bit effective digit display, and there is a “1” in it.
When there is a make-up code, the M/T is transmitted, and then the state change of the counter 13 indicating the completion of transmission causes the M/T to be transmitted.
="0" constant mode data is read from the ROM 3 and the Terminating code is sent based on this. When reading the make-up code, if there is no “1” in the 4 bits indicating significant digits, M/T=
The constant mode data of "0" is read from the ROM 3 and the Terminating code is sent based on this. Furthermore, the counter 11 is set according to the processing capacity (speed: number of bits/sec) of the receiving side obtained at the time of initial transmission settings, and when the sending speed is insufficient for the processing speed of the receiving side. The transmission speed (number of bits/sec) is monitored in order to add the missing dummy bits.

次に、２次元符号化が操作盤MOPに設定され
ているときの、第２図に示す符号化装置ENCの
符号化処理を説明する。２次元符号化の場合に
は、第１３図に示すように符号化ラインに先に変
化点が現われる場合、第１４図に示すように参照
ラインに先に変化点が現われる場合、および、図
には示していないが参照ラインの変化点の直下に
符号化ラインの変化点が現われる場合がある。い
ずれにおいても符号化ラインの第１の変化点まで
〔a₀a₁〕は、符号化ラインにおける変化点のラン
レングスをカウンタ６でカウントする。まず第１
３図に示す態様の場合を説明すると、 (1) a₁を変化点デテクタ１４が検出すると、a₁の
アドレスをアドレスレジスタ１６に記憶した後
に、b₁，a₂の検出のためRAM５の読書しアド
レスを進める。そして〔a₁b₁〕、〔a₁a₂〕をカウ
ンタ１５でカウントする。〔a₀a₁〕のランレン
グスコードをMHテーブル７から読み出し、そ
の桁数をカウンタ１３にセツトしてその桁数を
監視して、アドレスカウンタ４にセツトする。
これによりアドレスカウンタ４に〔a₀−a₁〕の
ランレングスMHコードがセツトされたことに
なる。次いで比較器COMでカウンタ４と１５
の比較をする。つまり〔a₀a₁〕と〔a₁b₁〕を比
較する。比較後、〔a₀a₁〕≦〔a₁b₁〕であればア
ドレスレジスタ１６の内容をアドレスカウンタ
４に戻してa₂の検出のためRAM５の読出アド
レスを進める。これと共にカウンタ１５をアツ
プし、a₂検出後水平モードつまり１次元符号化
で〔a₀a₁〕をコード化する。〔a₀a₁〕＞〔a₁b₁〕
であつたときは垂直モード、つまり第１０図に
示す垂直モードで〔a₁b₁〕をコード化する。 Next, the encoding process of the encoding device ENC shown in FIG. 2 when two-dimensional encoding is set on the operation panel MOP will be described. In the case of two-dimensional encoding, when a change point appears first on the encoded line as shown in Fig. 13, when a change point appears first on the reference line as shown in Fig. Although not shown, a change point of the encoded line may appear directly below a change point of the reference line. In either case, up to the first change point [a ₀ a ₁ ] of the encoded line, the counter 6 counts the run length of the change point in the encoded line. First of all
To explain the case of the embodiment shown in Fig. 3, (1) When the change point detector 14 detects a ₁ , the address of a ₁ is stored in the address register 16, and then reading and writing from the RAM 5 is performed to detect b ₁ and a ₂ . and advance the address. Then, [a ₁ b ₁ ] and [a ₁ a ₂ ] are counted by the counter 15. The run length code [a ₀ a ₁ ] is read from the MH table 7, the number of digits is set in the counter 13, the number of digits is monitored, and the number is set in the address counter 4.
This means that the run length MH code of [a ₀ -a ₁ ] is set in the address counter 4. Then the comparator COM converts counters 4 and 15.
Make a comparison. In other words, compare [a ₀ a ₁ ] and [a ₁ b ₁ ]. After the comparison, if [a ₀ a ₁ ]≦[a ₁ b ₁ ], the contents of the address register 16 are returned to the address counter 4, and the read address of the RAM 5 is advanced to detect a ₂ . At the same time, the counter 15 is incremented, and after a ₂ is detected, [a ₀ a ₁ ] is encoded in horizontal mode, that is, one-dimensional encoding. [a ₀ a ₁ ]＞[a ₁ b ₁ ]
If so, [a ₁ b ₁ ] is encoded in the vertical mode, that is, in the vertical mode shown in FIG.

次に第１４図に示す態様の場合を説明すると、 (2) b₁を検出からカウンタ１５のカウントを開始
し、カウンタ６と１５をカウンタアツプしなが
らRAM５の読出アドレスを進める。そしてa₁
を検出するとそのアドレスをアドレスレジスタ
１６にラツチし、〔a₀a₁〕のMHコードと
〔a₁b₁〕のビツト長を比較する。やり方は前記
(1)と同じである。そして〔a₀a₁〕≦〔a₁b₁〕であ
れば〔a₀a₁〕のMHコードを送出しアドレスレ
ジスタ１６の内容をアドレスカウンタ４に戻し
RAM５のアドレスを進めると共にカウンタ１
５をカウントアツプする。〔a₀a₁〕＞〔a₁b₁〕で
あつたときは〔a₁b₁〕を垂直モードでコード化
する。 Next, the case of the mode shown in FIG. 14 will be explained. (2) Counter 15 starts counting from the detection of _b1 , and the read address of RAM 5 is advanced while counters 6 and 15 are incremented. and a ₁
When detected, the address is latched in the address register 16, and the MH code of [a ₀ a ₁ ] and the bit length of [a ₁ b ₁ ] are compared. How to do it is mentioned above
Same as (1). If [a ₀ a ₁ ]≦[a ₁ b ₁ ], the MH code of [a ₀ a ₁ ] is sent and the contents of the address register 16 are returned to the address counter 4.
While advancing the address of RAM5, counter 1
Count up 5. When [a ₀ a ₁ ] > [a ₁ b ₁ ], encode [a ₁ b ₁ ] in vertical mode.

なお、このような２次元符号化モードにおいて
は、Ｋ―PARA信号で所定ライン数毎に一ライ
ンの全１次元符号化を入れるか否かが指定され、
入れるときにはカウンタ１２に所定ライン数がセ
ツトされ、カウンタ１２が１ラインの符号化毎に
ダウンカウントし、所定ライン数毎に１ラインに
ついての全１次元符号化がおこなわれる。 In addition, in such a two-dimensional encoding mode, the K-PARA signal specifies whether or not to insert full one-dimensional encoding of one line for every predetermined number of lines.
When inputting, a predetermined number of lines is set in the counter 12, the counter 12 counts down every time one line is encoded, and one-dimensional encoding is performed for one line every predetermined number of lines.

以上の如く第２図に示す本発明の符号化装置に
おいては、バツフアメモリBUFのアドレスカウ
ンタ４を共通バス２２に接続して、画信号の読み
書き制御のみならず、符号化処理において１次元
符号化と仮にする場合の符号化コードビツト数と
２次元符号化ビツト数の比較に用いられ、しかも
その間はバツフアメモリ５においてはアドレスイ
ンクレメントを必要としないので、処理速度を落
すことなく機能要素が低減されている。他のカウ
ンタやMHテーブル７および「11111」デテクタ
８がやはりパラレルに共通バス２２に接続されて
それぞれ並行使用されるのと相伴つて、符号化処
理速度が速くなつている。また、マルチプレクサ
１およびアドレスコントローラ２を用いてROM
３の読み出しデータおよびその他の各要素の状態
変化に応じてROM３の次の読出アドレスを定め
るようにしているので、比較的に小容量（メモリ
ビツト数）のROMで必要とされる伝送速度の動
作を十分におこないうる。ちなみにアドレスコン
トローラ２を用いないで同程度の伝送速度とする
には、大略２倍以上の容量のROMを用いざるを
得ず、不経済である。本発明においては、ROM
３より１組のデータをパラレルに出力し、各要素
をパラレルに動作させるので、処理速度はきわめ
て速い。したがつて伝送時間が節約となる。ま
た、MHテーブル７として用いるROMには、符
号化コードとその桁数を表わすデータの両者を入
れているので、Make―up、Terminatingコード
等の採用判別をやりやすいという利点がある。更
には、２次元符号化モードにおいては、符号化ラ
インにおける１次元符号化コードに対して、参照
ラインの変化点に対する符号化ラインの変化点の
ずれビツト数を比較するので、１次元符号化コー
ドを採用すべきか、２ラインの変化点の相対的な
ずれを表わすコードを採用すべきかの比較処理が
簡単となつている。Make―upコードに13ビツト
で構成されるものがあるところ、それらの最上位
ビツトがすべて“０”であることに着目してMH
テーブル７のメモリデータはすべて12ビツトとし
て、テーブル７よりのデータ読出後に13ビツトコ
ードを構成することも、MHテーブル７のメモリ
ビツト数を少なくするという観点から、１つの利
点である。 As described above, in the encoding device of the present invention shown in FIG. 2, the address counter 4 of the buffer memory BUF is connected to the common bus 22, and it is possible not only to control reading and writing of image signals but also to perform one-dimensional encoding in the encoding process. It is used to compare the number of encoded code bits and the number of two-dimensional encoded bits in a hypothetical case, and since no address increment is required in the buffer memory 5 during that time, the number of functional elements is reduced without reducing the processing speed. . As other counters, the MH table 7 and the "11111" detector 8 are also connected in parallel to the common bus 22 and used in parallel, the encoding processing speed is increased. Also, using multiplexer 1 and address controller 2, ROM
Since the next read address of ROM 3 is determined according to the read data of 3 and changes in the state of each other element, it is possible to operate at the transmission speed required by a ROM with a relatively small capacity (number of memory bits). I can do it enough. Incidentally, in order to achieve the same transmission speed without using the address controller 2, it is necessary to use a ROM with approximately twice the capacity, which is uneconomical. In the present invention, ROM
3, one set of data is output in parallel and each element is operated in parallel, so the processing speed is extremely fast. Transmission time is thus saved. Further, since the ROM used as the MH table 7 contains both the encoded code and the data representing the number of digits thereof, it has the advantage that it is easy to determine whether to use the make-up code, terminating code, etc. Furthermore, in the two-dimensional encoding mode, the number of deviation bits of the change point of the encoded line with respect to the change point of the reference line is compared with respect to the one-dimensional encoded code of the encoded line, so the one-dimensional encoded code This simplifies the comparison process to decide whether to adopt the code representing the relative shift between the change points of the two lines or the code representing the relative shift between the change points of the two lines. Some make-up codes consist of 13 bits, and the MH
It is also advantageous from the viewpoint of reducing the number of memory bits in the MH table 7 that all the memory data in the table 7 is 12 bits and a 13 bit code is constructed after data is read from the table 7.

次に、前述の符号化装置ENCの構成および符
号化アルゴリズムに対応した、好ましい形の復号
装置DECの構成を説明する。概略で言えば、復
号装置DECの主要構成は符号化装置ENCの主要
部とほぼ同じであり、DECにおいて各要素を表
わす符号からアルフアベツトの添字を除去すると
ENCの対応するものを示す符号となる。DECに
おいては画信号再生のための画信号発生器２５、
EOL、SOLおよびSOKを検出するフラグデテク
タ２６、シリアル入力・パラレル出力のシフトレ
ジスタ２７、「11111」と“１”が連続して到来す
ると次に到来する“０”を除去する“０”サブト
ラクタ９ａおよびゲート回路２３ａ，２３ｂ，２
３ｃ，２３ｄが存在する。このDECにおいても
復号処理速度を高くするため各要素は共通バス２
２ａにパラレルに接続されており、また、テスト
モードと定数モードのデータがROM３ａに格納
されており、ROM３ａの読出アドレスは、
ROM３ａの読み出しデータと、マルチプレクサ
１ａを介した各要素の状態変化信号で定められる
ようになつている。このDECにおいては、参照
ラインの変化点が変化点デテクタ１４ａで検出さ
れ、２次元符号化であるときには、受信符号のコ
ード（第１０図）の先頭のデータからパスモー
ド、水平モード、垂直モードが判定され符号化ラ
インの変化点が検出され、変化点間の画信号が画
信号発生器２５で作成される。１次元符号化であ
るときには、受信コードがMHデコードテーブル
７ａで符号化ラインの変化点間ランレングスを表
わす２進コードにデコードされ、これに基づいて
変化点間の画信号が作成される。つまり、DEC
はENCの符号化アルゴリズムを逆にたどつて受
信データを画信号に再生する。受信再生動作フロ
ーの概略を第１５図に示す。なお、ゲート回路２
３および２３ａ〜２３ｄは、送受信テスト時に
ENCとDECを接続するものである。 Next, a preferred configuration of a decoding device DEC corresponding to the configuration of the encoding device ENC and the encoding algorithm described above will be explained. Roughly speaking, the main structure of the decoder DEC is almost the same as the main part of the encoder ENC, and when the alpha subscript is removed from the code representing each element in DEC,
This is a code that indicates what the ENC corresponds to. In DEC, a picture signal generator 25 for picture signal reproduction;
A flag detector 26 that detects EOL, SOL, and SOK, a shift register 27 with serial input and parallel output, and a “0” subtractor that removes the next “0” when “11111” and “1” arrive consecutively. 9a and gate circuits 23a, 23b, 2
3c and 23d exist. In this DEC, in order to increase the decoding processing speed, each element is connected to the common bus 2.
2a in parallel, and the test mode and constant mode data are stored in ROM3a, and the read address of ROM3a is:
It is determined by the read data of the ROM 3a and the state change signal of each element via the multiplexer 1a. In this DEC, the change point of the reference line is detected by the change point detector 14a, and in the case of two-dimensional encoding, the pass mode, horizontal mode, and vertical mode are determined from the first data of the received code (Fig. 10). The changing points of the encoded line are detected, and the image signal generator 25 generates an image signal between the changing points. When one-dimensional encoding is performed, the received code is decoded by the MH decoding table 7a into a binary code representing the run length between changing points of the encoded line, and an image signal between changing points is created based on this. In other words, DEC
Regenerates the received data into an image signal by following the ENC encoding algorithm in reverse. FIG. 15 shows an outline of the reception and reproduction operation flow. In addition, gate circuit 2
3 and 23a to 23d are used during the transmission/reception test.
It connects ENC and DEC.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明の符号化装置ENCを装備し
たフアクシミリの構成を示すブロツク図、第２図
は符号化装置ENCと復号装置DECの構成を示す
ブロツク図、第３図および第４図は、それらの
ENCおよびDECにおけるランレングスと符号化
コードの関係を示す説明図、第５図は送受信デー
タの構成を示す説明図である。第６図、第７図、
第８図、第９図、第１３図および第１４図は、そ
れぞれ読取画像情報を示す平面図である。第１０
図はENCにおける２次元符号化モードとそれに
割り当てられたコードの関係を示す説明図であ
る。第１１図はENCの符号化処理動作の概略を
示すフローチヤートであり、第１２図は第２図に
示すROM３のメモリデータの構成を示す説明
図、第１５図はDECの復号処理動作の概略を示
すフローチヤートである。 BUF：バツフアメモリ、２３，２３ａ〜２３
ｄ：ゲート回路。 FIG. 1 is a block diagram showing the configuration of a facsimile equipped with the encoding device ENC of the present invention, FIG. 2 is a block diagram showing the configuration of the encoding device ENC and decoding device DEC, and FIGS. 3 and 4 are ,Them
FIG. 5 is an explanatory diagram showing the relationship between run length and encoding code in ENC and DEC, and FIG. 5 is an explanatory diagram showing the structure of transmitted and received data. Figure 6, Figure 7,
FIG. 8, FIG. 9, FIG. 13, and FIG. 14 are plan views showing read image information, respectively. 10th
The figure is an explanatory diagram showing the relationship between two-dimensional encoding modes in ENC and codes assigned to them. FIG. 11 is a flowchart showing an outline of the encoding processing operation of the ENC, FIG. 12 is an explanatory diagram showing the structure of memory data in the ROM 3 shown in FIG. 2, and FIG. 15 is an outline of the decoding processing operation of the DEC. This is a flowchart showing the following. BUF: buffer memory, 23, 23a-23
d: Gate circuit.

Claims (1)

【特許請求の範囲】[Claims] １ ２値化画信号を符号化圧縮してシリアルデー
タに変換する符号化装置において、符号化制御デ
ータを格納した読み出し専用の第１の記憶装置
と、この記憶装置の読出アドレスを指定するアド
レスコントローラと、このアドレスコントローラ
のアドレス指定を制御するマルチプレクサと、入
力画信号を格納するバツフアメモリと、符号化コ
ードテーブルデータを格納した読み出し専用の第
２の記憶装置と、画素数カウント用ならびに送信
データ作成用の数個のカウンタを備え、前記バツ
フアメモリのアドレスカウンタおよび前記数個の
カウンタの初期値設定データ入力端と前記第２の
記憶装置のコード読出端を共通バスに接続し、前
記第１の記憶装置のパラレル読出データの一部
を、前記アドレスコントローラ、マルチプレクサ
および共通バスに与えると共に他の一部の読出デ
ータに基づいて共通バスに接続したカウンタの設
定を制御し、前記マルチプレクサに送信設定デー
タと符号化装置内各要素の状態表示信号とを与え
てこのマルチプレクサの出力を第１の記憶装置の
読出データでそれに入力された特定のものに定
め、前記アドレスコントローラの出力アドレスデ
ータをこのマルチプレクサの出力と第１の記憶装
置の読出データで定める構成としたことを特徴と
する符号化装置。1. In an encoding device that encodes and compresses a binary image signal and converts it into serial data, there is provided a first read-only storage device storing encoding control data, and an address controller that specifies a read address of this storage device. , a multiplexer for controlling address designation of this address controller, a buffer memory for storing input image signals, a read-only second storage device for storing encoding code table data, and for counting the number of pixels and creating transmission data. the address counter of the buffer memory and the initial value setting data input terminals of the several counters and the code read terminal of the second storage device are connected to a common bus, and the first storage device A part of the parallel read data is given to the address controller, the multiplexer, and the common bus, and based on the other part of the read data, the setting of a counter connected to the common bus is controlled, and the sending setting data and code are sent to the multiplexer. The output of this multiplexer is set to the specific read data of the first storage device input thereto by providing a status display signal of each element in the converting device, and the output address data of the address controller is set as the output of this multiplexer. An encoding device characterized by having a configuration determined by read data of a first storage device.