JPH0256959A - 表面実装型樹脂封止半導体装置用リードフレーム - Google Patents

表面実装型樹脂封止半導体装置用リードフレーム

Info

Publication number
JPH0256959A
JPH0256959A JP20921888A JP20921888A JPH0256959A JP H0256959 A JPH0256959 A JP H0256959A JP 20921888 A JP20921888 A JP 20921888A JP 20921888 A JP20921888 A JP 20921888A JP H0256959 A JPH0256959 A JP H0256959A
Authority
JP
Japan
Prior art keywords
leads
semiconductor device
lead frame
lead
surface mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20921888A
Other languages
English (en)
Inventor
Taku Nakamura
卓 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20921888A priority Critical patent/JPH0256959A/ja
Publication of JPH0256959A publication Critical patent/JPH0256959A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表面実装型樹脂封止半導体装置用リードフレー
ムに関する。
〔従来の技術〕
従来、この種の表面実装型樹脂封止半導体装置用リード
フレームでは、第3図の様に、複数のリード12と半導
体素子搭載部13から構成されており、各リード]2は
樹脂の流れを防止するダム部であるタイバー11によっ
て連結されている。
表面実装型樹脂封止半導体装置を製造するには、半導体
素子15を半導体素子搭載部13上にAgペースト等の
ろう材で固着し、A u線等の金属細線14で、半導体
素子上に形成されている電極とり−ド12とを電気的に
接続し、エポキシ樹脂等の樹脂1つで封止する。その後
、タイバー11を切断し、リード12の成形・加工を行
なう。このようにして形成された表面実装型樹脂封止半
導体装置は、第4図に示すように、リード12を半田1
7によりプリント基板】8に固定し実装される。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の表面実装型樹脂封止半導
体装置用リードフレームでは、半導体素子を樹脂封止し
、リード12を成形・加工後の取り扱い時にリード12
の先端部が変形しやすく、半導体装置をプリント基板に
半田付は実装する際に、リードの曲がりによる位置ずれ
や浮きによる半田付は不良等の実装上の問題点を有して
いた。
特に、半導体装置の多ピン化に伴い、リード先端を極め
て微細に加工する傾向にあるため、リードがより一層変
形しやすいという欠点がある。
〔課題を解決するための手段〕
本発明の表面実装型樹脂封止半導体装置用リードフレー
ムは、半導体素子搭載部とタイバーにより連結された複
数のリードとを有する表面実装型樹脂封止半導体装置用
リードフレームにおいて、前記リードの先端部を絶縁性
物質で連結したものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の平面図であり、特に半導体
素子を搭載した場合を示している。第2図は第1図に示
したリードフレームを用いて製造した表面実装型樹脂封
止半導体装置の断面図である。
第1図において、リードフレームは複数のり一層12と
半導体素子搭載部13から構成されており、各リードは
、タイバー11によって互いに連結されている。そして
、特にリード12の先端部はシリコンラバー20により
連結されている。
このように構成された実施例を用いて表面実装型樹脂封
止半導体装置を製造する場合、リード12の先端部がシ
リコンラバー20で固定されているため、リード12を
成形・加工した後でもリード12の先端部は変形するこ
とはない。従って第2[21に示したように、半導体装
置をプリント基板18上に半田17により実装する際の
不具合を防止することができる。
尚、上記実施例においては絶縁性物質としてシリコンラ
バーを用いた場合について説明したが、調熱性を有する
ポリイミドテープ等を用いてもよい。また、これらの絶
縁性物質はリードの先端部の表面に張り付けてもよく1
.またリードの先端部をエツチングしてくぼみを設け、
このくぼみの中に設けて各リードを連結してもよい。更
に、リード先端部における絶縁性物質の位置は、プリン
ト基板との半田付けに支障をきなさない部分であればど
のような位置であってもよい。
〔発明の効果〕
以上説明したように本発明は、表面実装型樹脂封止半導
体装置用リードフレームのリードの先端部を、絶縁性物
質を用いて互いに連結することにより、次の効果が得ら
れる。
(1)リード成形・加工後においても、リードが絶縁性
物質を介して固定されているために、取り扱い時に生ず
るリードの曲がりや浮き等のリード変形不良がなくなり
、出荷品質を大幅に向上させることができる。
(2)上記の効果により、表面実装型樹脂封止半導体装
置をプリント基板に実装する際に生ずる、半田付不良等
の不具合をなくすことができる。
【図面の簡単な説明】
第1図は本発明の一実施例の平面図、第2図は第1図の
リードフレームを用いた表面実装型樹脂封止半導体装置
の断面図、第3図は従来の表面実装型樹脂封止半導体装
置用リードフレームの平面図、第4図は第3図のリード
フレームを用いた表面実装型樹脂封止半導体装置の断面
図である。 11−・・・タイバー、12・・・リード、13・・・
半導体素子搭載部、]4・・・金属細線、15・・・半
導体素子、17・・・半田、上8・・・プリント基板、
]9・・・樹脂、20・・・シリコンラバー

Claims (1)

    【特許請求の範囲】
  1. 半導体素子搭載部とタイバーにより連結された複数のリ
    ードとを有する表面実装型樹脂封止半導体装置用リード
    フレームにおいて、前記リードの先端部を絶縁性物質で
    連結したことを特徴とする表面実装型樹脂封止半導体装
    置用リードフレーム。
JP20921888A 1988-08-22 1988-08-22 表面実装型樹脂封止半導体装置用リードフレーム Pending JPH0256959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20921888A JPH0256959A (ja) 1988-08-22 1988-08-22 表面実装型樹脂封止半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20921888A JPH0256959A (ja) 1988-08-22 1988-08-22 表面実装型樹脂封止半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0256959A true JPH0256959A (ja) 1990-02-26

Family

ID=16569305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20921888A Pending JPH0256959A (ja) 1988-08-22 1988-08-22 表面実装型樹脂封止半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0256959A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435057A (ja) * 1990-05-31 1992-02-05 Mitsui High Tec Inc リードフレームの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435057A (ja) * 1990-05-31 1992-02-05 Mitsui High Tec Inc リードフレームの製造方法

Similar Documents

Publication Publication Date Title
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JPH06204371A (ja) 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
JPH0256959A (ja) 表面実装型樹脂封止半導体装置用リードフレーム
JPH09129796A (ja) 半導体装置
JPH11176849A (ja) 半導体装置の製造方法
KR960002496B1 (ko) 반도체 패키지
JP3271500B2 (ja) 半導体装置
JPH0526761Y2 (ja)
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JPH0287654A (ja) 表面実装型半導体装置
JPS6366959A (ja) 多重リ−ドフレ−ム
JP3153185B2 (ja) 半導体装置
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04326755A (ja) 樹脂封止型半導体装置およびその製造方法
JPS61206247A (ja) 半導体装置用リ−ドフレ−ム
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPH0214558A (ja) 半導体集積回路装置
JPH0547985A (ja) 半導体装置の製造方法
JPH0529427A (ja) 半導体装置の製造方法
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2004200719A (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPH033354A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造