JPH0254538A - pチヤネル薄膜トランジスタの製造方法 - Google Patents
pチヤネル薄膜トランジスタの製造方法Info
- Publication number
- JPH0254538A JPH0254538A JP20546188A JP20546188A JPH0254538A JP H0254538 A JPH0254538 A JP H0254538A JP 20546188 A JP20546188 A JP 20546188A JP 20546188 A JP20546188 A JP 20546188A JP H0254538 A JPH0254538 A JP H0254538A
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- amorphous
- regions
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000012010 growth Effects 0.000 claims abstract description 7
- 239000007790 solid phase Substances 0.000 claims abstract description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010453 quartz Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁体基板上の半導体膜にpチ°ヤネル薄膜
トランジスタを製造する方法に関するものである。
トランジスタを製造する方法に関するものである。
本発明は、上記の様なpチャネル薄膜トランジスタの製
造方法において、炭素または酸素またはこれらを含む物
質とp型不純物とを絶縁体基板上の少なくとも非晶質半
導体膜のうちのソース・ドレイン形成領域へ注入し、こ
の非晶買手4体膜で固相成長を行わせてこの非晶質半導
体膜を結晶化させることによって、ソース・ドレイン領
域自体の抵抗及びソース・ドレイン領域のコンタクト抵
抗が低く従って動作速度も速いpチャネル薄膜トランジ
スタを製造するとかできる様にしたものである。
造方法において、炭素または酸素またはこれらを含む物
質とp型不純物とを絶縁体基板上の少なくとも非晶質半
導体膜のうちのソース・ドレイン形成領域へ注入し、こ
の非晶買手4体膜で固相成長を行わせてこの非晶質半導
体膜を結晶化させることによって、ソース・ドレイン領
域自体の抵抗及びソース・ドレイン領域のコンタクト抵
抗が低く従って動作速度も速いpチャネル薄膜トランジ
スタを製造するとかできる様にしたものである。
薄膜トランジスタの製造に際しては、トランジスタを形
成すべき半導体膜の結晶粒径を大きくして抵抗を低減さ
せたりするために、非晶質半導体膜で固相成長を行わせ
る方法が考えられている(例えば、特開昭61−119
079号公報)。
成すべき半導体膜の結晶粒径を大きくして抵抗を低減さ
せたりするために、非晶質半導体膜で固相成長を行わせ
る方法が考えられている(例えば、特開昭61−119
079号公報)。
一方、pチャネル型の薄膜トランジスタ、特に超薄膜ト
ランジスタでは、ソース・ドレイン形成領域へ89やB
Fz”等をイオン注入して、p型のソース・ドレイン領
域を形成している。
ランジスタでは、ソース・ドレイン形成領域へ89やB
Fz”等をイオン注入して、p型のソース・ドレイン領
域を形成している。
ところが、nチャネル薄膜トランジスタを製造するため
にP−をイオン注入しても(上記特開昭61−1190
79号公報)、大きな結晶粒径を得ることができるのに
対して、Bのイオンを用いると大きな結晶粒径を得にく
かった。
にP−をイオン注入しても(上記特開昭61−1190
79号公報)、大きな結晶粒径を得ることができるのに
対して、Bのイオンを用いると大きな結晶粒径を得にく
かった。
これば、Bを用いた場合は、Pを用いた場合に比べて結
晶化の核の発生率が高いためである。この様にBを用い
た場合の結晶粒径がPを用いた場合に比べて小さいこと
は、第2図の反射率や第3図のシート抵抗からも明らか
である。
晶化の核の発生率が高いためである。この様にBを用い
た場合の結晶粒径がPを用いた場合に比べて小さいこと
は、第2図の反射率や第3図のシート抵抗からも明らか
である。
このため、従来のpチャネル薄膜トランジスタでは、第
4図に示す様に、ソース・ドレイン領域11の結晶粒径
か小さい。この結果、ソース・ドレイン領域11自体の
抵抗及びソース・ドレイン領域11のコンタクト抵抗が
低く、従って動作速度も遅かった。
4図に示す様に、ソース・ドレイン領域11の結晶粒径
か小さい。この結果、ソース・ドレイン領域11自体の
抵抗及びソース・ドレイン領域11のコンタクト抵抗が
低く、従って動作速度も遅かった。
本発明によるpチャネル薄膜トランジスタの製造方法は
、絶縁体基板12上に非晶質半導体膜13を形成する工
程と、炭素または酸素またはこれらを含む物質とp型不
純物とを少なくとも前記非晶質半導体膜13のうらのソ
ース・l・レイン形成領域16へイオン注入する工程と
、前記・イオン注入を行った前記」L晶質半導体膜13
で同相成長を行わせてこの非晶質半導体膜13を結晶化
させる工程とを夫々具備している。
、絶縁体基板12上に非晶質半導体膜13を形成する工
程と、炭素または酸素またはこれらを含む物質とp型不
純物とを少なくとも前記非晶質半導体膜13のうらのソ
ース・l・レイン形成領域16へイオン注入する工程と
、前記・イオン注入を行った前記」L晶質半導体膜13
で同相成長を行わせてこの非晶質半導体膜13を結晶化
させる工程とを夫々具備している。
本発明によるpチャネル薄膜トランジスタの製造方法で
は、少なくともソース・ドレイン形成領域16において
、結晶化の核の発生率が極めて低いので、結晶粒径の大
きなソース・ドレイン領域11を形成することができる
。
は、少なくともソース・ドレイン形成領域16において
、結晶化の核の発生率が極めて低いので、結晶粒径の大
きなソース・ドレイン領域11を形成することができる
。
以下、本発明の一実施例を第1図を参照しながら説明す
る。
る。
本実施例では、第1A図に示す石英基板12上の全面に
、CVDで多結晶Si膜をまず堆積させる。
、CVDで多結晶Si膜をまず堆積させる。
そして、この多結晶Si膜の全面へSi” (図示せず
)をイオン注入することによってこの多結晶Si膜を一
旦非晶質Si膜13とし、更にこの非晶質Si膜13を
第1A図に示す様にパターニングする。
)をイオン注入することによってこの多結晶Si膜を一
旦非晶質Si膜13とし、更にこの非晶質Si膜13を
第1A図に示す様にパターニングする。
なお、石英基板12上に最初がら非晶質Si膜13を形
成する様にすれば、上述のSi”のイオン注入は不要で
ある。
成する様にすれば、上述のSi”のイオン注入は不要で
ある。
その後、非晶質Si膜13上や石英基板12上の全面に
5in2膜及び多結晶Si膜を堆積させ、これらの多結
晶Si膜及びSi0g膜を第1A図に示す様にパターニ
ングすることによって、ゲート電極14及びゲート絶縁
膜15を形成する。
5in2膜及び多結晶Si膜を堆積させ、これらの多結
晶Si膜及びSi0g膜を第1A図に示す様にパターニ
ングすることによって、ゲート電極14及びゲート絶縁
膜15を形成する。
次に、非晶質S1膜13のうちのソース・ドレイン形成
領域16とゲート電極14とに、Bo及びCO” 17
をイオン注入する。なお、Boとco+とは同時にイオ
ン注入してもよ(、一方と他方とを順次にイオン注入し
てもよい。また、B1の代りにBF“を用いてもよい。
領域16とゲート電極14とに、Bo及びCO” 17
をイオン注入する。なお、Boとco+とは同時にイオ
ン注入してもよ(、一方と他方とを順次にイオン注入し
てもよい。また、B1の代りにBF“を用いてもよい。
そして、この状態で600 ’c程度の熱処理を行うこ
とによって、非晶質Si膜13で固相成長を行わせる。
とによって、非晶質Si膜13で固相成長を行わせる。
するとソース・ドレイン形成領域16では、B。
をイオン注入されているにも拘らず、co゛もイオン注
入されているために、結晶化の核の発生率が極めて低い
。例えば、Boのみのイオン注入では、0.5時間程度
の熱処理で核が発生し始めるが、co”を5 X 10
”cm−2程度までイオン注入すると、146時間程
度まで熱処理を行わなければ核が発生し始めない。
入されているために、結晶化の核の発生率が極めて低い
。例えば、Boのみのイオン注入では、0.5時間程度
の熱処理で核が発生し始めるが、co”を5 X 10
”cm−2程度までイオン注入すると、146時間程
度まで熱処理を行わなければ核が発生し始めない。
この結果、第1B図に示す様に、第4図に示したー従来
例よりも結晶粒径の大きなソース・ドレイン領域11が
形成される。なお、ゲート電極14へもCO゛をイオン
注入しているので、ゲート電極14でも結晶粒径を大き
くすることができる。
例よりも結晶粒径の大きなソース・ドレイン領域11が
形成される。なお、ゲート電極14へもCO゛をイオン
注入しているので、ゲート電極14でも結晶粒径を大き
くすることができる。
以上の様な本実施例で製造したpチャネル薄膜トランジ
スタでは、ソース・ドレイン領域11自体及びゲート電
極14自体の抵抗並びにソース・ドレイン領域11のコ
ンタクト抵抗が低く、従って動作速度も速い。
スタでは、ソース・ドレイン領域11自体及びゲート電
極14自体の抵抗並びにソース・ドレイン領域11のコ
ンタクト抵抗が低く、従って動作速度も速い。
なお、非晶質Si膜13の結晶化を抑制するために本実
施例ではCO+をイオン注入したが、Cや0の単体原子
のイオンを用いることもでき、Cや0を含む他の分子の
イオンを用いることもできる。
施例ではCO+をイオン注入したが、Cや0の単体原子
のイオンを用いることもでき、Cや0を含む他の分子の
イオンを用いることもできる。
本発明によるpチャネル薄膜トランジスタの製造方法で
は、結晶粒径の大きなソース・ドレイン領域を形成する
ことができるので、ソース・ドレイン領域自体の抵抗及
びソース・ドレイン領域のコンタクト抵抗が低く従って
動作速度も速いpチャネル薄膜トランジスタを製造する
ことができる。
は、結晶粒径の大きなソース・ドレイン領域を形成する
ことができるので、ソース・ドレイン領域自体の抵抗及
びソース・ドレイン領域のコンタクト抵抗が低く従って
動作速度も速いpチャネル薄膜トランジスタを製造する
ことができる。
第1図は本発明の一実施例を順次に示す側断面図、第2
図及び第3図は注入イオンの種類と反射率及びシート抵
抗との夫々の関係を示すグラフ、第4図は本発明の一従
来例によって製造したpチャネル薄膜トランジスタを示
しており第1B図に対応する側断面図である。 なお図面に用いた符号において、 11−・−・・−・−ソース・ドレイン領域12−・−
・・・・−石英基板 13 ・・・−・−一−−−−・−非晶質Si膜16
・・−・−・−ソース・ドレイン形成’6M 域である
。
図及び第3図は注入イオンの種類と反射率及びシート抵
抗との夫々の関係を示すグラフ、第4図は本発明の一従
来例によって製造したpチャネル薄膜トランジスタを示
しており第1B図に対応する側断面図である。 なお図面に用いた符号において、 11−・−・・−・−ソース・ドレイン領域12−・−
・・・・−石英基板 13 ・・・−・−一−−−−・−非晶質Si膜16
・・−・−・−ソース・ドレイン形成’6M 域である
。
Claims (1)
- 【特許請求の範囲】 絶縁体基板上に非晶質半導体膜を形成する工程と、 炭素または酸素またはこれらを含む物質とp型不純物と
を少なくとも前記非晶質半導体膜のうちのソース・ドレ
イン形成領域へイオン注入する工程と、 前記イオン注入を行った前記非晶質半導体膜で固相成長
を行わせてこの非晶質半導体膜を結晶化させる工程とを
夫々具備するpチャネル薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20546188A JPH0254538A (ja) | 1988-08-18 | 1988-08-18 | pチヤネル薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20546188A JPH0254538A (ja) | 1988-08-18 | 1988-08-18 | pチヤネル薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0254538A true JPH0254538A (ja) | 1990-02-23 |
Family
ID=16507262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20546188A Pending JPH0254538A (ja) | 1988-08-18 | 1988-08-18 | pチヤネル薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0254538A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
JPH0738118A (ja) * | 1992-12-22 | 1995-02-07 | Korea Electron Telecommun | 薄膜トランジスタの製造方法 |
US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
-
1988
- 1988-08-18 JP JP20546188A patent/JPH0254538A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
JPH0738118A (ja) * | 1992-12-22 | 1995-02-07 | Korea Electron Telecommun | 薄膜トランジスタの製造方法 |
US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10233456A (ja) | 半導体装置及びその製造方法 | |
JPS61119079A (ja) | 薄膜トランジスタの製造方法 | |
JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
JPH0322540A (ja) | 半導体装置の製造方法 | |
JPH0254538A (ja) | pチヤネル薄膜トランジスタの製造方法 | |
JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
JPH0252419A (ja) | 半導体基板の製造方法 | |
JPS62122172A (ja) | 半導体装置の製造方法 | |
JP3515132B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH03224241A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH05226362A (ja) | 半導体装置の製造方法 | |
JPH01276616A (ja) | 半導体装置の製造方法 | |
JP3133861B2 (ja) | 半導体装置の製造方法 | |
JP3307362B2 (ja) | 半導体装置の製造方法 | |
KR0167667B1 (ko) | 반도체 제조방법 | |
JPH03297148A (ja) | 半導体装置の製造方法 | |
JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
JPH05144730A (ja) | 半導体装置の製造方法 | |
JPH04307741A (ja) | 半導体装置の製造方法 | |
JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
JPS63198373A (ja) | 半導体装置およびその製造方法 | |
JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 | |
JPS60164316A (ja) | 半導体薄膜の形成方法 | |
JP2730905B2 (ja) | 半導体装置の製造方法 |