JP2509463Y2 - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JP2509463Y2 JP2509463Y2 JP1986056226U JP5622686U JP2509463Y2 JP 2509463 Y2 JP2509463 Y2 JP 2509463Y2 JP 1986056226 U JP1986056226 U JP 1986056226U JP 5622686 U JP5622686 U JP 5622686U JP 2509463 Y2 JP2509463 Y2 JP 2509463Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- base
- feedback resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、差動増幅回路の改良に関するもので、特に
テープレコーダの再生イコライザアンプに使用して好適
なIC（集積回路）化された差動増幅回路に関する。[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to an improvement of a differential amplifier circuit, and in particular, it is made into an IC (integrated circuit) suitable for use in a reproduction equalizer amplifier of a tape recorder. The present invention relates to a differential amplifier circuit.
（ロ）従来の技術 本願出願人は、先に特願昭59−192331号として増幅回
路に関する出願を行った。前記出願に係る増幅回路は、
第２図に示す如く、差動接続された第１及び第２トラン
ジスタ（１）及び（２）と、前記第１トランジスタ
（１）のベースに入力信号を供給する入力トランジスタ
（３）と、ベースが前記第１トランジスタ（１）のコレ
クタに接続された出力トランジスタ（４）とを備えるも
ので、入力端子（５）に印加される入力信号を入力トラ
ンジスタ（３）を介して第１トランジスタ（１）のベー
スに印加し、第１及び第２トランジスタ（１）及び
（２）で差動増幅した後出力トランジスタ（４）を介し
て増幅された出力信号を出力端子（６）に導出せしめる
ものである。しかして、第２図の増幅回路においては、
出力端子（６）から第２トランジスタ（２）のベースに
負帰還抵抗（７）を介して出力信号が負帰還されてい
る。前記負帰還抵抗（７）による負帰還は、図から明ら
かな如く、直流的には100％の負帰還となるため、出力
端子（６）及び第２トランジスタ（２）のベースにおけ
る直流電圧の安定化が計られている。また、電流ミラー
回路（８）が設けられ、負帰還抵抗（７）に所定の電流
が流れる様にしている為、出力端子（６）における直流
電圧がVCC/2に保たれる。更に、補償トランジスタ
（９）が設けられ、前記電流ミラー回路（８）に補償電
流を流す様にしている為、第１及び第２トランジスタ
（１）及び（２）のhFEP（電流増幅率）のバラツキや定
電流源（10）を構成するトランジスタ（図示せず）のア
ーリー効果による電流変化に起因して、負帰還抵抗
（７）に不要な電流が流れ、出力端子（６）の直流電圧
がVCC/2から変化するのを防止している。(B) Conventional Technology The applicant of the present application previously applied for an amplifier circuit as Japanese Patent Application No. 59-192331. The amplifier circuit according to the above application,
As shown in FIG. 2, differentially connected first and second transistors (1) and (2), an input transistor (3) for supplying an input signal to the base of the first transistor (1), and a base. Includes an output transistor (4) connected to the collector of the first transistor (1), and an input signal applied to an input terminal (5) is transferred to the first transistor (1) via the input transistor (3). ) Is applied to the base of the output transistor (1) and differentially amplified by the first and second transistors (1) and (2), and then the output signal amplified through the output transistor (4) is led to the output terminal (6). is there. Then, in the amplifier circuit of FIG.
The output signal is negatively fed back from the output terminal (6) to the base of the second transistor (2) through the negative feedback resistor (7). As is clear from the figure, the negative feedback by the negative feedback resistor (7) is a 100% negative feedback in terms of direct current, so that the direct voltage is stable at the output terminal (6) and the base of the second transistor (2). Is being measured. Further, since the current mirror circuit ( 8 ) is provided so that the predetermined current flows through the negative feedback resistor (7), the DC voltage at the output terminal (6) is maintained at V CC / 2. Further, since a compensation transistor (9) is provided so that a compensation current flows through the current mirror circuit ( 8 ), h FEP (current amplification factor) of the first and second transistors (1) and (2) Variation and the change in current due to the Early effect of the transistor (not shown) that constitutes the constant current source (10), an unnecessary current flows through the negative feedback resistor (7), and the DC voltage of the output terminal (6) Are prevented from changing from V CC / 2.
従って、第２図の増幅回路を用いれば、出力端子
（６）における直流電圧を正確にVCC/2に保つことが出
来る。Therefore, if the amplifier circuit of FIG. 2 is used, the DC voltage at the output terminal (6) can be accurately maintained at V CC / 2.
（ハ）発明が解決しようとする問題点 しかしながら、第２図の増幅回路を再生イコライザア
ンプに用いんとすると、IC化に際して問題が生じる。す
なわち、再生イコライザアンプにおいては、負帰還抵抗
（７）と並列にイコライザ特性を定める為の抵抗及びコ
ンデンサから成る直列回路を接続しなければならない
が、その際前記イコライザ特性を前記直列回路の定数の
みによって定める為には前記負帰還抵抗（７）の値を十
分大にする必要がある。また、電流ミラー回路（８）に
電流を供給する抵抗（11）の値は、前記負帰還抵抗
（７）の２倍に設定しなければならないが、例えば負帰
還抵抗（７）の値を300KΩとすると、前記抵抗（11）の
値を600KΩとしなければならず、IC化に際しチップ面積
の増大等の招くので好ましくない。(C) Problems to be Solved by the Invention However, if the amplifier circuit of FIG. 2 is used in a reproduction equalizer amplifier, a problem will occur when it is integrated into an IC. That is, in the reproduction equalizer amplifier, a series circuit composed of a resistor and a capacitor for determining the equalizer characteristic must be connected in parallel with the negative feedback resistor (7). Therefore, the value of the negative feedback resistor (7) needs to be sufficiently large in order to determine the value. Further, the value of the resistor (11) for supplying the current to the current mirror circuit ( 8 ) must be set to twice the value of the negative feedback resistor (7). For example, the value of the negative feedback resistor (7) is 300 KΩ. In that case, the value of the resistor (11) must be set to 600 KΩ, which is not preferable because it leads to an increase in chip area and the like when integrated into an IC.
負帰還抵抗（７）の値を大とし、電流ミラー回路
（８）に電流を供給する為の抵抗（11）の値をあまり大
にしない方法としては、電流ミラー回路（８）のミラー
比をn:1にする方法が考えられる。例えば、前記ミラー
比を5:1にすれば、負帰還抵抗（７）の値を300KΩとす
るとき、抵抗（11）の値を120KΩ（300×2/5）に設定出
来る。しかしながら、前記ミラー比を上述の如く設定す
ると、補償トランジスタ（９）の電流も1/5になり、補
償量が不足する。だからといって前記補償トランジスタ
（９）に流れる電流を５倍に設定すると、ダミー電流が
増大し、ICの消費電流が増大するので好ましくない。Value large cities of the negative feedback resistor (7), as a method which does not a value too large resistor (11) for supplying current to the current mirror circuit (8), the mirror ratio of the current mirror circuit (8) A possible method is n: 1. For example, if the mirror ratio is 5: 1, the value of the resistor (11) can be set to 120 KΩ (300 × 2/5) when the value of the negative feedback resistor (7) is set to 300 KΩ. However, if the mirror ratio is set as described above, the current of the compensating transistor (9) also becomes 1/5, and the amount of compensation becomes insufficient. However, if the current flowing through the compensation transistor (9) is set to 5 times, the dummy current increases and the current consumption of the IC increases, which is not preferable.
（ニ）問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、一対の差
動接続されたトランジスタの共通エミッタにコレクタが
接続された定電流トランジスタと、該定電流トランジス
タのコレクタ電流の1/2のコレクタ電流を発生する補償
トランジスタと、前記一対のトランジスタの他方のトラ
ンジスタのベース電流を補償する為、入力端が前記補償
トランジスタに、出力端が前記他方のトランジスタに接
続された補償回路とを備える点を特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above points, and a constant current transistor having a collector connected to the common emitter of a pair of differentially connected transistors, and the constant current transistor. A compensating transistor that generates a collector current that is half the collector current of the current transistor, and a base current of the other transistor of the pair of transistors are compensated, so that the input terminal is the compensation transistor and the output terminal is the other transistor. And a compensation circuit connected to.
（ホ）作用 本考案に依れば、差動接続された一対のトランジスタ
のhFEPのバラツキや前記一対のトランジスタに動作電流
を供給する定電流トランジスタのアーリー効果に起因す
る電流変化に応じて、前記一対のトランジスタの他方の
トランジスタのベース電流が変化するのを、補償回路に
よって補償することが出来るので、出力端子の直流電圧
が変化するのを防止することが出来る。(E) Action According to the present invention, in accordance with the variation of h FEP between a pair of differentially connected transistors and the current change caused by the Early effect of the constant current transistor that supplies the operating current to the pair of transistors, Since the compensating circuit can compensate for the change in the base current of the other transistor of the pair of transistors, it is possible to prevent the DC voltage at the output terminal from changing.
（ヘ）実施例 第１図は、本考案の一実施例を示す回路図で、（12）
は差動接続された第１及び第２トランジスタ（１）及び
（２）の共通エミッタに動作電流を供給する定電流トラ
ンジスタ、（13）は定電流源、（14）は該定電流源（1
3）に流れる電流に応じた電流を前記定電流トランジス
タ（12）に流す為、前記定電流トランジスタ（12）とミ
ラー関係に接続されたダイオード接続型のトランジス
タ、（15）は該ダイオード接続型のトランジスタ（14）
とミラー関係に接続され、前記定電流トランジスタ（1
2）のコレクタ電流の1/2のコレクタ電流を流す補償トラ
ンジスタ、及び（16）はエミッタが前記補償トランジス
タ（15）のコレクタに接続されたPNPトランジスタ（1
7）と、コレクタ及びベースが共通に前記PNPトランジス
タ（17）のベースに接続されたNPNトランジスタ（18）
と、該NPNトランジスタ（18）にミラー関係に接続され
るとともにコレクタが第２トランジスタ（２）のベース
に接続されたNPNトランジスタ（19）とから成る補償回
路である。尚、第１図において、第２図と同一の回路素
子には同一の符号を付し、説明を省略する。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention.
Is a constant current transistor that supplies an operating current to the common emitter of the first and second transistors (1) and (2) that are differentially connected, (13) is a constant current source, and (14) is the constant current source (1
Since a current corresponding to the current flowing in 3) is passed through the constant current transistor (12), a diode connection type transistor connected in a mirror relationship with the constant current transistor (12), and (15) is the diode connection type Transistors (14)
Is connected in a mirror relationship with the constant current transistor (1
2) Compensation transistor for flowing 1/2 collector current, and ( 16 ) PNP transistor (1) whose emitter is connected to the collector of the compensation transistor (15).
NPN transistor (18) whose collector and base are commonly connected to the base of the PNP transistor (17)
And a NPN transistor (19) whose mirror is connected to the NPN transistor (18) and whose collector is connected to the base of the second transistor (2). Incidentally, in FIG. 1, the same circuit elements as those in FIG. 2 are designated by the same reference numerals, and the description thereof will be omitted.
第１図において、電流ミラー回路（８）のミラー比5:
1とし、抵抗（11）に流れる電流をI0とすれば、前記電
流ミラー回路（８）を構成するトランジスタ（20）のコ
レクタ電流I1が となり、出力端子（６）の直流電圧V0が、 となる。また、前記電流I0は、抵抗（11）の値をR2とす
れば、 （ただし、VCCは電流電圧） となる。従って、第（１）乃至第（３）式より前記直流
電圧V0は、 となり、抵抗（11）の値を負帰還抵抗（７）の値の2/5
に設定すれば、前記直流電圧V0をVCC/2に設定すること
が出来る。それ故、負帰還抵抗（７）の値を300KΩとす
れば、抵抗（11）の値は120KΩとなり、IC化が可能なも
のとなる。In FIG. 1, the mirror ratio of the current mirror circuit ( 8 ) is 5:
If the current flowing through the resistor (11) is I 0 , the collector current I 1 of the transistor (20) forming the current mirror circuit ( 8 ) is And the DC voltage V 0 at the output terminal (6) becomes Becomes Further, the current I 0 is given by the value of the resistor (11) is R 2 . (However, V CC is the current voltage). Therefore, from the equations (1) to (3), the DC voltage V 0 is And the value of resistance (11) is 2/5 of the value of negative feedback resistance (7).
, The DC voltage V 0 can be set to V CC / 2. Therefore, if the value of the negative feedback resistor (7) is 300 KΩ, the value of the resistor (11) will be 120 KΩ, which makes it possible to form an IC.
ところで、定電流トランジスタ（12）のコレクタ電流
をI2とすれば、第２トランジスタ（２）のベース電流I3
は、 （ただし、hFEPはPNPトランジスタの電流増幅率） となる。一方、定電流トランジスタ（12）のコレクタ電
流をI2とすれば、補償トランジスタ（15）のコレクタ電
流がI2/2となり、補償回路（16）の出力電流I4は、前記
第２トランジスタ（２）のベース電流I3と等しい値にな
る。従って、前記第２トランジスタ（２）と補償回路
（16）のPNPトランジスタ（17）とのhFEPの変化を等し
いものとすれば、前記hFEPの変化があっても出力直流電
圧の値を一体に保つことが出来る。また、定電流トラン
ジスタ（12）と補償トランジスタ（15）とに等しいアー
リー効果が生じるとすれば、アーリー効果に起因する出
力直流電圧の変動も防止することが出来る。By the way, if the collector current of the constant current transistor (12) is I 2 , the base current I 3 of the second transistor (2) is
Is (However, h FEP is the current amplification factor of the PNP transistor). On the other hand, if the collector current of the constant current transistor (12) and I 2, the collector current I 2/2 next compensation transistor (15), the output current I 4 of the compensation circuit (16), said second transistor ( It becomes the same value as the base current I 3 of 2). Therefore, if the changes in h FEP of the second transistor (2) and the PNP transistor (17) of the compensation circuit ( 16 ) are made equal, the value of the output DC voltage is integrated even if the h FEP changes. Can be kept at Further, if an equal Early effect occurs in the constant current transistor (12) and the compensation transistor (15), it is possible to prevent the output DC voltage from changing due to the Early effect.
（ト）考案の効果 以上述べた如く、本考案に依れば、負帰還抵抗の値を
大にしても、出力直流電圧をVCC/2に保つ為の抵抗の値
を大きくする必要が無いので、再生イコライザアンプに
用いて好適なIC化差動増幅回路を提供出来る。また、差
動増幅回路の定電流トランジスタに流れる電流に応じた
補償を行うことが出来るので、アーリー効果が生じても
出力直流電圧を一定に保つことが出来る。更に補償回路
を設けているので、差動接続されたトランジスタの電流
増幅率のバラツキが生じても出力直流電圧を一定に保つ
ことが出来る。(G) Effect of the Invention As described above, according to the present invention, even if the value of the negative feedback resistance is increased, it is not necessary to increase the value of the resistance for keeping the output DC voltage at V CC / 2. Therefore, it is possible to provide an IC-type differential amplifier circuit suitable for use in a reproduction equalizer amplifier. Further, since the compensation can be performed according to the current flowing through the constant current transistor of the differential amplifier circuit, the output DC voltage can be kept constant even if the Early effect occurs. Further, since the compensation circuit is provided, the output DC voltage can be kept constant even if the current amplification factors of the differentially connected transistors vary.
第１図は、本考案の一実施例を示す回路図、及び第２図
は従来の差動増幅回路を示す回路図である。 （１）…第１トランジスタ、（２）…第２トランジス
タ、（６）…出力端子、（７）…負帰還抵抗、（12）…
定電流トランジスタ、（15）…補償トランジスタ、（1
6）…補償回路。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional differential amplifier circuit. (1) ... First transistor, (2) ... Second transistor, (6) ... Output terminal, (7) ... Negative feedback resistance, (12) ...
Constant current transistor, (15)… Compensation transistor, ( 1
6 )… Compensation circuit.
Claims (1)
トランジスタのベースに入力信号を印加するとともに、
他方のトランジスタのベースに出力端子から帰還抵抗を
介して100％の直流負帰還を施し、前記帰還抵抗に所定
の電流を流すことにより前記出力端子の電圧を所定値に
保つようにした差動増幅回路において、抵抗とダイオー
ドとを含む直列回路及び該直列回路に入力端が、前記帰
還抵抗に出力端が接続されたn:1（ｎ＞１）のミラー比
を有する電流ミラー回路とからなり、前記所定の電流を
発生する定電流回路と、前記一対のトランジスタの共通
エミッタにコレクタが接続された定電流トランジスタ
と、該定電流トランジスタのコレクタ電流の1/2のコレ
クタ電流を発生する補償トランジスタと、入力端が前記
補償トランジスタのコレクタに、出力端が前記他方のト
ランジスタのベースに接続され、前記他方のトランジス
タのベース直流電流を吸引して前記ベース直流電流が前
記帰還抵抗に流れるのを防止する補償回路とを備え、前
記定電流回路内の出力電流を定める前記抵抗の値を小に
したことを特徴とする差動増幅回路。1. A pair of transistors are differentially connected, and an input signal is applied to the base of one of the transistors,
Differential amplification in which 100% DC negative feedback is applied to the base of the other transistor from the output terminal via a feedback resistor, and a predetermined current is passed through the feedback resistor to maintain the voltage at the output terminal at a predetermined value. In the circuit, a series circuit including a resistor and a diode and a current mirror circuit having a mirror ratio of n: 1 (n> 1) having an input end connected to the feedback resistor and an output end connected to the feedback resistor, A constant current circuit that generates the predetermined current, a constant current transistor whose collector is connected to the common emitter of the pair of transistors, and a compensation transistor that generates a collector current that is half the collector current of the constant current transistor. , The input end is connected to the collector of the compensation transistor, and the output end is connected to the base of the other transistor, and the base DC current of the other transistor is drawn. The base DC current and a compensation circuit for preventing flow to said feedback resistor, said differential amplifier circuit, characterized in that the value of the resistance small to determine the output current of the constant current circuit Te.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986056226U JP2509463Y2 (en) | 1986-04-15 | 1986-04-15 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986056226U JP2509463Y2 (en) | 1986-04-15 | 1986-04-15 | Differential amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169521U JPS62169521U (en) | 1987-10-27 |
| JP2509463Y2 true JP2509463Y2 (en) | 1996-09-04 |
Family
ID=30884850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986056226U Expired - Lifetime JP2509463Y2 (en) | 1986-04-15 | 1986-04-15 | Differential amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2509463Y2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057248B2 (en) * | 1980-09-27 | 1985-12-13 | パイオニア株式会社 | Amplifier input bias adjustment circuit |
| JPS6089112A (en) * | 1983-10-21 | 1985-05-20 | Toko Inc | Transistor amplifier circuit |
| JPS60187112A (en) * | 1984-03-06 | 1985-09-24 | Toshiba Corp | Differential amplifier |
| JPS6170811A (en) * | 1984-09-13 | 1986-04-11 | Sanyo Electric Co Ltd | Amplifier circuit |
-
1986
- 1986-04-15 JP JP1986056226U patent/JP2509463Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169521U (en) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (en) | ||
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JP2509463Y2 (en) | Differential amplifier circuit | |
| JPH0682308B2 (en) | Current source circuit layout | |
| US4612513A (en) | Differential amplifier | |
| JP2778781B2 (en) | Threshold voltage generation circuit | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| JPH089933Y2 (en) | Feedback amplifier | |
| JP3105716B2 (en) | Current mirror circuit | |
| JP2588164B2 (en) | Inverting amplifier | |
| JPS5816206B2 (en) | constant current circuit | |
| JPH0332096Y2 (en) | ||
| JP3534275B2 (en) | Current source and integrated circuit | |
| JP2537235B2 (en) | Constant current circuit | |
| JPH0352031Y2 (en) | ||
| JPH0624298B2 (en) | Current amplifier circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2609749B2 (en) | Current supply circuit | |
| JPH0441610Y2 (en) | ||
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JP3082247B2 (en) | Constant voltage circuit | |
| JPH073691Y2 (en) | Shunt circuit | |
| JPS6211034Y2 (en) | ||
| JP3036084B2 (en) | Constant voltage circuit | |
| JP3087352B2 (en) | Non-inverting amplifier |