JPH0252882B2 - - Google Patents
Info
- Publication number
- JPH0252882B2 JPH0252882B2 JP55184392A JP18439280A JPH0252882B2 JP H0252882 B2 JPH0252882 B2 JP H0252882B2 JP 55184392 A JP55184392 A JP 55184392A JP 18439280 A JP18439280 A JP 18439280A JP H0252882 B2 JPH0252882 B2 JP H0252882B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- bias
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、低周波増幅回路に関し、クロスオー
バ歪を低減すると共に入力信号レベルに応じたバ
イアス電流を供給して出力段のトランジスタの動
作点を移動させて消費電流を抑えるものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a low frequency amplifier circuit that reduces crossover distortion and supplies a bias current according to the input signal level to move the operating point of an output stage transistor to reduce current consumption. It is something to suppress.
従来の低周波増幅回路は、出力段のトランジス
タの動作点を安定にする為に、出力段のトランジ
スタの前段に設けられたバイアス回路に一定のバ
イアス電流が供給されるようになされている。従
つて、クロスオーバ歪を防止する為に必要な電流
よりも比較的多量の電流をバイアス回路に流して
おり、その結果、低周波増幅回路にあつては、無
信号時であつてもアイドル電流が大きくなりがち
である。このような従来の低周波増幅回路を携帯
用音響装置に使用すると、電池の消費が多くなる
傾向にあり、好ましくない。 In conventional low-frequency amplifier circuits, a constant bias current is supplied to a bias circuit provided in front of the output stage transistor in order to stabilize the operating point of the output stage transistor. Therefore, a relatively large amount of current flows through the bias circuit compared to the current required to prevent crossover distortion, and as a result, in the case of a low frequency amplifier circuit, even when there is no signal, the idle current tends to become large. If such a conventional low frequency amplification circuit is used in a portable audio device, battery consumption tends to increase, which is undesirable.
本発明は、上述の如き問題点を解消する為にな
されたもので、本発明の主な目的は、低周波増幅
回路のクロスオーバ歪の発生をなくすと共に最適
なバイアス電流を供給して、消費電流の低減を図
るものである。 The present invention has been made to solve the above-mentioned problems.The main purpose of the present invention is to eliminate the occurrence of crossover distortion in a low frequency amplifier circuit, and to supply an optimal bias current to reduce consumption. The purpose is to reduce the current.
また、本発明の他の目的は、低周波増幅回路の
出力段のトランジスタに供給されるアイドル電流
をクロスオーバ歪の出ない限界点近くまで微少化
するにある。 Another object of the present invention is to minimize the idle current supplied to the transistor in the output stage of the low frequency amplifier circuit to near the limit point at which crossover distortion does not occur.
本発明の低周波増幅回路は、出力段のトランジ
スタのバイアス電圧に重畳された入力信号を検出
し、入力信号電圧に応じて出力段のトランジスタ
のバイアス電圧を制御する正帰還回路から構成さ
れており、出力段のトランジスタのバイアス電圧
を、従来のように入力信号電圧の最大時に必要な
バイアスに予め設定することなく、無信号時に必
要最小のアイドル電流が供給されるようになさ
れ、信号入力時は、入力信号電圧に応じた電流
を、無信号時のバイアス電流に加算してバイアス
回路に供給し、出力段のトランジスタの動作点を
移動させ最適なバイアス電流に設定し、消費電流
を低減するものである。 The low frequency amplifier circuit of the present invention is comprised of a positive feedback circuit that detects an input signal superimposed on the bias voltage of the output stage transistor and controls the output stage transistor bias voltage according to the input signal voltage. , the bias voltage of the transistor in the output stage is not set in advance to the required bias when the input signal voltage is at its maximum as in the conventional case, but the minimum necessary idle current is supplied when there is no signal, and when a signal is input , which adds a current corresponding to the input signal voltage to the bias current when there is no signal and supplies it to the bias circuit, moves the operating point of the output stage transistor, sets the optimal bias current, and reduces current consumption. It is.
以下、本発明について第１図に基づき説明す
る。 Hereinafter, the present invention will be explained based on FIG.
１は信号が印加される入力端子、２は出力端子
であり、低周波増幅回路は出力段４０とそのバイ
アス回路４１から構成され、直流電流発生回路４
２と可変電流源回路４３を具えている。出力段４
０はPNPトランジスタ３とNPNトランジスタ４
とが相補接続されている。バイアス回路４１は、
電流源トランジスタ２０，９のコレクタ間にカソ
ードを共通とするダイオード接続（トランジスタ
のコレクタとベースを接続）されたトランジスタ
５，６が接続され、ダイオード接続されたトラン
ジスタ５はトランジスタ７と、ダイオード接続さ
れたトランジスタ６はトランジスタ８と夫々所定
のエミツタ面積比でもつて電流ミラー回路を構成
し、トランジスタ７，８の夫々のエミツタが共通
接続され、その接続点は電源電圧Ｖc.c.の二分の一
の電圧源４４に接続される。トランジスタ７，８
のコレクタに夫々バイアス抵抗１２，１３が接続
されており、ダイオード接続されたトランジスタ
５，６の共通接続されたエミツタが入力端子１に
接続される。トランジスタ３，１０，２０のエミ
ツタと抵抗１２一端が電圧源Ｖc.c.に接続され、ト
ランジスタ４，９，１１のエミツタと抵抗１３の
一端が接地される。出力段４０のトランジスタ
３，４は、バイアス抵抗１２，１３の端子間に発
生するバイアス電圧によつてバイアスされる。 1 is an input terminal to which a signal is applied, 2 is an output terminal, and the low frequency amplification circuit consists of an output stage 40 and its bias circuit 41, and a DC current generation circuit 4.
2 and a variable current source circuit 43. Output stage 4
0 is PNP transistor 3 and NPN transistor 4
are complementary connected. The bias circuit 41 is
Diode-connected transistors 5 and 6 having a common cathode (the collector and base of the transistors are connected) are connected between the collectors of current source transistors 20 and 9, and diode-connected transistor 5 and transistor 7 are diode-connected. Transistor 6 constitutes a current mirror circuit with transistor 8, each having a predetermined emitter area ratio, and the respective emitters of transistors 7 and 8 are commonly connected, and the connection point is at one half of the power supply voltage Vc.c. It is connected to a voltage source 44 . Transistors 7, 8
Bias resistors 12 and 13 are connected to the collectors of , respectively, and the commonly connected emitters of diode-connected transistors 5 and 6 are connected to input terminal 1 . The emitters of transistors 3, 10, and 20 and one end of resistor 12 are connected to a voltage source Vc.c., and the emitters of transistors 4, 9, and 11 and one end of resistor 13 are grounded. Transistors 3 and 4 of output stage 40 are biased by a bias voltage generated between the terminals of bias resistors 12 and 13.
４２は、バイアス抵抗１２，１３の端子間に発
生するバイアス電圧に重畳された入力信号電圧を
平滑して直流電流に変換する、所謂、直流電流発
生回路である。出力段４０のダイオード接続され
たトランジスタ１０は直流電流発生回路４２のト
ランジスタ２６と、出力段４０のダイオード接続
されたトランジスタ１１は直流電流発生回路４２
のトランジスタ３２と夫々電流ミラー回路を構成
しており、トランジスタ３２のコレクタがダイオ
ード接続されたトランジスタ２４のベース・コレ
クタに接続され、トランジスタ２４，２５電流ミ
ラー回路を構成している。トランジスタ２５のコ
レクタに抵抗３８が接続され、その他端にコンデ
ンサ３５と抵抗３６，３７が接続され、抵抗３６
の他端がトランジスタ２６のコレクタに接続され
る。抵抗３７の他端がトランジスタ３９のベー
ス・コレクタに接続される。ダイオード接続され
たトランジスタ３９とベースを共通とするトラン
ジスタ３３は、電流ミラー回路を形成し、トラン
ジスタ３３のコレクタがダイオード接続したトラ
ンジスタ３４のエミツタに接続される。トランジ
スタ３４のベース・コレクタが線２１を介して可
変電流源回路４２に接続され、トランジスタ２４
乃至２６のエミツタは電源電圧Ｖc.c.に接続され、
トランジスタ３２，３３，３９のエミツタとコン
デンサ３５の他端が接地される。 42 is a so-called DC current generation circuit that smoothes the input signal voltage superimposed on the bias voltage generated between the terminals of the bias resistors 12 and 13 and converts it into a DC current. The diode-connected transistor 10 of the output stage 40 is connected to the transistor 26 of the DC current generation circuit 42, and the diode-connected transistor 11 of the output stage 40 is connected to the DC current generation circuit 42.
The collector of the transistor 32 is connected to the base and collector of the diode-connected transistor 24, and the transistors 24 and 25 form a current mirror circuit. A resistor 38 is connected to the collector of the transistor 25, a capacitor 35 and resistors 36 and 37 are connected to the other end, and the resistor 36
The other end is connected to the collector of transistor 26. The other end of the resistor 37 is connected to the base and collector of the transistor 39. A transistor 33 having a common base with a diode-connected transistor 39 forms a current mirror circuit, and the collector of the transistor 33 is connected to the emitter of a diode-connected transistor 34. The base and collector of transistor 34 are connected via line 21 to variable current source circuit 42, and transistor 24
The emitters of 26 to 26 are connected to the power supply voltage Vc.c.
The emitters of transistors 32, 33, and 39 and the other end of capacitor 35 are grounded.
直流電流発生回路４２は、入力信号電圧に応じ
て直流電流を発生させる回路であつて、ダイオー
ド接続されたトランジスタ１０には、バイアス抵
抗１２の端子間電圧が印加され、トランジスタ１
０とベースを共通するトランジスタ２６からなる
電流ミラー回路から入力信号電圧に応じた電流を
ミラー電流として導出する。又、ダイオード接続
されたトランジスタ１１には、バイアス抵抗１３
の端子間電圧が印加されており、トランジスタ１
１とベースを共通とする電流ミラー回路の他方の
トランジスタ３２から入力信号電圧に応じたミラ
ー電流が導出される。トランジスタ３２に流れる
ミラー電流はトランジスタ２４，２５からなる電
流ミラー回路を介し抵抗３８を通し平滑コンデン
サ３５に供給される。一方、トランジスタ２６に
流れるミラー電流は抵抗３６を介し平滑コンデン
サ３５に供給される。平滑回路を構成する平滑コ
ンデンサ３５の両端子間に入力信号電圧に応じた
直流電圧が生じる。この直流電圧によつて、ダイ
オード接続したトランジスタ３９がバイアスさ
れ、抵抗３７を介して電流が流れ込む。トランジ
スタ３９とベースを共通とするトランジスタ３３
は電流ミラー回路を構成しており、可変電流源回
路４３のダイオード接続されたトランジスタ２２
とトランジスタ２３からなる電流ミラー回路から
ミラー電流を配線２１を介して引き込む。この入
力信号電圧に応じたミラー電流を可変電流I1と呼
ぶ。 The DC current generation circuit 42 is a circuit that generates a DC current according to an input signal voltage, and a voltage across the terminals of the bias resistor 12 is applied to the diode-connected transistor 10.
A current corresponding to the input signal voltage is derived as a mirror current from a current mirror circuit consisting of a transistor 26 having a common base with 0. In addition, a bias resistor 13 is connected to the diode-connected transistor 11.
A voltage between the terminals of transistor 1 is applied, and transistor 1
A mirror current corresponding to the input signal voltage is derived from the other transistor 32 of the current mirror circuit having a common base with the transistor 1. The mirror current flowing through the transistor 32 is supplied to the smoothing capacitor 35 through a current mirror circuit made up of transistors 24 and 25, through a resistor 38. On the other hand, the mirror current flowing through the transistor 26 is supplied to the smoothing capacitor 35 via the resistor 36. A DC voltage corresponding to the input signal voltage is generated between both terminals of the smoothing capacitor 35 forming the smoothing circuit. The diode-connected transistor 39 is biased by this DC voltage, and current flows through the resistor 37. Transistor 33 having a common base with transistor 39
constitutes a current mirror circuit, and the diode-connected transistor 22 of the variable current source circuit 43
A mirror current is drawn in from a current mirror circuit consisting of a transistor 23 and a transistor 23 via a wiring 21. The mirror current corresponding to this input signal voltage is called variable current I1 .
尚、コンデンサ３５は、通常、漏れ電流があ
り、無信号時に流れる電流は、この漏れ電流に略
等しい値に微少化されており、この電流によつて
コンデンサ３５が充電されたとしても、無信号時
の直流電圧によつてトランジスタ３９が動作しな
いようになされている。 Note that the capacitor 35 usually has a leakage current, and the current that flows when there is no signal is miniaturized to a value approximately equal to this leakage current. Even if the capacitor 35 is charged by this current, there is no signal. The transistor 39 is prevented from operating due to the DC voltage at the time.
可変電流源回路４３は、定電流回路から構成さ
れる。トランジスタ２７，２８の共通接続された
エミツタに抵抗１７が接続され、トランジスタ２
８のベースと接地間にダイオード接続されたトラ
ンジスタ２９，３１が直列に接続されている。ダ
イオード接続されたトランジスタ２２とトランジ
スタ２３によつて電流ミラー回路を形成し、トラ
ンジスタ２２のベース・コレクタはトランジスタ
２７，２８のコレクタに接続され、トランジスタ
２３のコレクタがトランジスタ２８のベースに接
続される。トランジスタ２２，２３のエミツタが
電源電圧Ｖc.c.に接続され、トランジスタ３１のエ
ミツタと抵抗１７の他端が接地されている。 The variable current source circuit 43 is composed of a constant current circuit. A resistor 17 is connected to the commonly connected emitters of transistors 27 and 28, and transistor 2
Diode-connected transistors 29 and 31 are connected in series between the base of 8 and ground. A current mirror circuit is formed by diode-connected transistors 22 and 23, the base and collector of transistor 22 being connected to the collectors of transistors 27 and 28, and the collector of transistor 23 being connected to the base of transistor 28. The emitters of transistors 22 and 23 are connected to the power supply voltage Vc.c., and the emitter of transistor 31 and the other end of resistor 17 are grounded.
可変電流源回路４３は、定電流回路で構成され
ており、最少のアイドル電流を設定する為の定電
流I2を設定している。又、直流電流発生回路４２
から配線２１を通して可変電流I1が引き込まれる
ことにより、定電流I2に可変電流I1が加算されて
可変電流I3を発生させてバイアス回路４１に供給
している。 The variable current source circuit 43 is composed of a constant current circuit, and sets a constant current I2 to set the minimum idle current. Moreover, the DC current generation circuit 42
By drawing the variable current I 1 through the wiring 21 , the variable current I 1 is added to the constant current I 2 to generate a variable current I 3 and supply it to the bias circuit 41 .
可変電流源回路４３は、スタートアツプ回路１
６によつてトランジスタ２７がバイアスされ、ダ
イオード接続されたトランジスタ２２とトランジ
スタ２３からなる電流ミラー回路から電流を引き
込み、トランジスタ２３からミラー電流がダイオ
ード接続されたトランジスタ２９，３１に供給さ
れ、ダイオード接続されたトランジスタ２９，３
１に電圧が発生してトランジスタ２８をバイアス
し、トランジスタ２７のバイアス電圧に対してト
ランジスタ２８のバイアス電圧の電位が大きい為
に、トランジスタ２７は遮断される。定電流I2
は、ダイオード接続されたトランジスタ２９，３
１に発生するバイアス電圧と抵抗１７によつて設
定される。トランジスタ２２とベースを共通とす
るトランジスタ２０が電流ミラー回路を構成して
いるのでトランジスタ２０からミラー電流として
定電流I2が流れる。尚、トランジスタ２０のエミ
ツタ面積とトランジスタ２２のエミツタ面積が所
定の比を有しており、エミツタ面積比に応じたミ
ラー電流を流し得るようになされている。 The variable current source circuit 43 is the start-up circuit 1
Transistor 27 is biased by transistor 6 and draws current from a current mirror circuit consisting of diode-connected transistors 22 and 23, and mirror current is supplied from transistor 23 to diode-connected transistors 29 and 31, which are diode-connected. transistor 29,3
1 biases the transistor 28, and since the potential of the bias voltage of the transistor 28 is greater than the bias voltage of the transistor 27, the transistor 27 is cut off. constant current I 2
is a diode-connected transistor 29,3
It is set by the bias voltage generated at 1 and the resistor 17. Since the transistor 22 and the transistor 20 having a common base constitute a current mirror circuit, a constant current I 2 flows from the transistor 20 as a mirror current. Note that the emitter area of the transistor 20 and the emitter area of the transistor 22 have a predetermined ratio, so that a mirror current can flow in accordance with the emitter area ratio.
無信号時、可変電流源回路４３は、バイアス回
路４１に定電流I2を供給する。定電流I2は出力段
のトランジスタ３，４の最少アイドル電流を設定
するものであつて、クロスオーバ歪が発生するの
を防止する最少のバイアス電流に設定されてい
る。又、入力信号が印加されると、トランジスタ
１０，２６、トランジスタ１１，３２及びトラン
ジスタ２４，２５からなる各電流ミラー回路によ
つて全波整流された信号電流がコンデンサ３５に
流れ込み、コンデンサ３５の端子間電圧が上昇し
てダイオード接続されたトランジスタ３９がバイ
アスされることにより、可変電流源回路４３から
配線２１を介して可変電流I1が引き込まれるの
で、定電流I2に可変電流I1が加算され、定電流I2
に可変電流I1が重畳された可変電流I3がトランジ
スタ２０乃至２３に流れる。一方、可変電流I3
は、電流ミラー回路を構成するトランジスタ３１
と９に供給され、トランジスタ９にもミラー電流
として可変電流I3が流れる。即ち、可変電流I3は
I3＝I1＋I2の関係にあり、入力信号の重畳される
バイアス電流である。無論、無信号時は、I3＝I2
の関係となつている。 When there is no signal, the variable current source circuit 43 supplies a constant current I 2 to the bias circuit 41. The constant current I2 sets the minimum idle current of the output stage transistors 3 and 4, and is set to the minimum bias current that prevents crossover distortion from occurring. Further, when an input signal is applied, a signal current that is full-wave rectified by each current mirror circuit consisting of transistors 10, 26, transistors 11, 32, and transistors 24, 25 flows into the capacitor 35, and the terminal of the capacitor 35 flows into the capacitor 35. As the voltage between the transistors increases and the diode-connected transistor 39 is biased, the variable current I1 is drawn from the variable current source circuit 43 via the wiring 21, so the variable current I1 is added to the constant current I2 . and constant current I 2
A variable current I 3 on which the variable current I 1 is superimposed flows through the transistors 20 to 23 . On the other hand, variable current I 3
is a transistor 31 that constitutes a current mirror circuit.
and 9, and variable current I3 also flows through transistor 9 as a mirror current. That is, the variable current I 3 is
The relationship is I 3 = I 1 + I 2 , and it is a bias current on which the input signal is superimposed. Of course, when there is no signal, I 3 = I 2
The relationship between
本発明の低周波増幅回路は、無信号時、定電流
I2によつて出力段のトランジスタ３，４がクロス
オーバ歪を生じない最少限のバイアス電流が与え
られている。このバイアス電流は、コンデンサ３
５の漏れ電流に近い値となつている。信号入力時
には、可変電流I1を発生させバイアス電圧を増す
ように作用する。可変電流I1は、入力端子１から
入力される信号レベルによつて設定されており、
無限に増大することなく、その上限は、最大の信
号入力レベルによつて決定される。また、入力信
号が入力端子１に印加されると、バイアス回路４
１の電流I3に信号電流ISが重畳されるが、この信
号電流ISは、電流I3より大きい電流である為に、
入力信号の振幅が小さくなると、信号電流ISの減
少によつてコンデンサ３５に流れ込む整流電流が
減少するので、電流I1が減少し、可変電流I3も減
少する。このように本願発明の低周波増幅回路
は、入力信号の振幅レベルに応じてアイドル電流
を最適な状態に保つ電流ミラー回路、定電流回路
及び平滑回路の組み合わせで構成されており、信
号波形を歪ますことがなく、バランスの良い出力
波形を得ることができる。 The low frequency amplifier circuit of the present invention has a constant current when there is no signal.
I 2 provides the minimum bias current to the output stage transistors 3 and 4 without causing crossover distortion. This bias current is
The value is close to the leakage current of No. 5. When a signal is input, it generates a variable current I1 and acts to increase the bias voltage. The variable current I1 is set by the signal level input from input terminal 1,
Without increasing to infinity, its upper limit is determined by the maximum signal input level. Furthermore, when an input signal is applied to the input terminal 1, the bias circuit 4
The signal current I S is superimposed on the current I 3 of 1, but since this signal current I S is larger than the current I 3 ,
When the amplitude of the input signal becomes smaller, the rectified current flowing into the capacitor 35 decreases due to the decrease in the signal current I S , so the current I 1 decreases, and the variable current I 3 also decreases. In this way, the low frequency amplifier circuit of the present invention is composed of a combination of a current mirror circuit, a constant current circuit, and a smoothing circuit that maintains the idle current in an optimal state according to the amplitude level of the input signal, and distorts the signal waveform. A well-balanced output waveform can be obtained without any interference.
以上説明したように本発明によれば、アイドル
電流が出力段のトランジスタのすべての動作点で
最適に制御されており、携帯用の音響装置のよう
に極力消費電流を低減しなければならない装置に
は、極めて効果的である。 As explained above, according to the present invention, the idle current is optimally controlled at all operating points of the transistor in the output stage, and is suitable for devices such as portable audio devices that must reduce current consumption as much as possible. is extremely effective.
第１図は本発明の低周波増幅回路の一実施例を
示す回路図である。
１：入力端子、２：出力端子、４０：出力段、
４１：バイアス回路、４２：直流電流発生回路、
４３：可変電流源回路、I1，I3：可変電流、I2：
定電流。
FIG. 1 is a circuit diagram showing an embodiment of the low frequency amplifier circuit of the present invention. 1: input terminal, 2: output terminal, 40: output stage,
41: Bias circuit, 42: DC current generation circuit,
43: Variable current source circuit, I 1 , I 3 : Variable current, I 2 :
Constant current.
Claims (1)
補的に接続された出力段の前段に、入力信号が重
畳されたバイアス電圧を該出力段のトランジスタ
に印加するバイアス回路を含む低周波増幅回路に
於いて、該バイアス回路のバイアス電圧に応じた
電流を得る第１の電流ミラー回路と、第１の電流
ミラー回路から得られる電流を平滑する平滑回路
と、該平滑回路から得られる直流電圧を電流に変
換して次段に可変電流として供給する第２の電流
ミラー回路と、無信号時に該出力段のトランジス
タに最少のアイドル電流を流す為のバイアス電圧
を設定するべく該バイアス回路に供給されている
定電流に、該可変電流を加算して該バイアス回路
に供給する可変電流源回路とを具え、該入力信号
の振幅レベルに応じて該バイアス電圧を制御する
ことによつて該出力段のトランジスタの動作点を
移動させることを特徴とする低周波増幅回路。1. In a low frequency amplifier circuit that includes a bias circuit that applies a bias voltage on which an input signal is superimposed to the transistor in the output stage before the output stage in which PNP transistors and NPN transistors are connected in a complementary manner, A first current mirror circuit that obtains a current according to the bias voltage of the circuit, a smoothing circuit that smoothes the current obtained from the first current mirror circuit, and a smoothing circuit that converts the DC voltage obtained from the smoothing circuit into a current. a second current mirror circuit that supplies a variable current to the output stage; and a constant current that is supplied to the bias circuit to set a bias voltage for causing a minimum idle current to flow through the transistor of the output stage when there is no signal. and a variable current source circuit that adds the variable current and supplies it to the bias circuit, and moves the operating point of the transistor in the output stage by controlling the bias voltage according to the amplitude level of the input signal. A low frequency amplification circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55184392A JPS57107619A (en) | 1980-12-25 | 1980-12-25 | Low-frequency amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55184392A JPS57107619A (en) | 1980-12-25 | 1980-12-25 | Low-frequency amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57107619A JPS57107619A (en) | 1982-07-05 |
| JPH0252882B2 true JPH0252882B2 (en) | 1990-11-15 |
Family
ID=16152370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55184392A Granted JPS57107619A (en) | 1980-12-25 | 1980-12-25 | Low-frequency amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57107619A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009219057A (en) * | 2008-03-12 | 2009-09-24 | Tektronix Internatl Sales Gmbh | Amplifier circuit |
-
1980
- 1980-12-25 JP JP55184392A patent/JPS57107619A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009219057A (en) * | 2008-03-12 | 2009-09-24 | Tektronix Internatl Sales Gmbh | Amplifier circuit |
| JP4706045B2 (en) * | 2008-03-12 | 2011-06-22 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | Class A amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57107619A (en) | 1982-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (en) | Amplifier circuit for electret condenser microphone | |
| JPH0449287B2 (en) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4283683A (en) | Audio bridge circuit | |
| JPH0252882B2 (en) | ||
| JPH0326565B2 (en) | ||
| JPS6125244B2 (en) | ||
| JPS6228087Y2 (en) | ||
| JPS6115619Y2 (en) | ||
| JPS59122207A (en) | Current source | |
| JPS625538B2 (en) | ||
| JPH0145766B2 (en) | ||
| JP3282402B2 (en) | Linear detection circuit | |
| JPH0122255Y2 (en) | ||
| JPS6013327B2 (en) | DC control type output level adjustment circuit | |
| JPS59207716A (en) | Automatic level controlling circuit | |
| JP3423216B2 (en) | Clip circuit | |
| JPH0413848Y2 (en) | ||
| JPH0626291B2 (en) | Gain control device | |
| JPS5918862Y2 (en) | switching power supply | |
| JPH0241931Y2 (en) | ||
| JP2538239Y2 (en) | Low frequency amplifier circuit | |
| JP3245896B2 (en) | Oscillation frequency control circuit | |
| JP2661138B2 (en) | Current amplifier circuit | |
| JPH0548358A (en) | Automatic gain control circuit |