JPH025078B2 - - Google Patents
Info
- Publication number
- JPH025078B2 JPH025078B2 JP5703683A JP5703683A JPH025078B2 JP H025078 B2 JPH025078 B2 JP H025078B2 JP 5703683 A JP5703683 A JP 5703683A JP 5703683 A JP5703683 A JP 5703683A JP H025078 B2 JPH025078 B2 JP H025078B2
- Authority
- JP
- Japan
- Prior art keywords
- highway
- address
- storage area
- memory
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/446—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency
- H04Q1/448—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal
- H04Q1/4485—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal which is transmitted in digital form
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Supply Of Signal Current (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は交換機のトーン発生機能に関するもの
である。
である。
(2) 従来技術とその問題点
デジタル交換機の交換機能を行うハイウエイス
イツチは、通常メモリを用いて読出しの順序を制
御している。図1は、片方向からのチヤンネル
A1の入力音をチヤンネA2に出力する通話バスに
ついて図示したものである。今チヤンネルA1,
A2の送信信号が通話路メモリ1の1番地,2番
地にそれぞれ記憶されているものとする。これを
読出す際、通話路メモリ1のアドレスを与えるア
ドレスメモリ2の内容を#2,#1の順に記録し
ておくと、まず始めに通話路メモリ1の2番地の
内容が読出されるので、受けハイウエイ上ではチ
ヤンネルA2,A1の順に信号の順序が変更される。
これが最も基本的な交換の原理である。
イツチは、通常メモリを用いて読出しの順序を制
御している。図1は、片方向からのチヤンネル
A1の入力音をチヤンネA2に出力する通話バスに
ついて図示したものである。今チヤンネルA1,
A2の送信信号が通話路メモリ1の1番地,2番
地にそれぞれ記憶されているものとする。これを
読出す際、通話路メモリ1のアドレスを与えるア
ドレスメモリ2の内容を#2,#1の順に記録し
ておくと、まず始めに通話路メモリ1の2番地の
内容が読出されるので、受けハイウエイ上ではチ
ヤンネルA2,A1の順に信号の順序が変更される。
これが最も基本的な交換の原理である。
さて、交換機では、発信音,リングバツクトー
ン、その他の各種トーンが資源として用意されて
いる。さらに、高度な機能の可聴表示としてトー
ンの断続が種々用意されている。通常の断続を与
えるのに、従来はトーン発振回路13,14に断
続回路9,10,11を設けてシステムに入力し
ていた。また、図2において、3,4は電話機、
5はハイブリツド回路(H)、6,12はアナログ・
デジタル変換回路(A/D)、7はデジタル・ア
ナログ変換回路(D/A)、8はハイウエイスイ
ツチ(HWS)である。図2において、電話機3
がトーン1を聞く場合の信号経路は、矢印のよう
に〔13→9→12→送りハイウエイ→ハイウエイ・
スイツチ8→受けハイウエイ→7→5→3〕であ
る。
ン、その他の各種トーンが資源として用意されて
いる。さらに、高度な機能の可聴表示としてトー
ンの断続が種々用意されている。通常の断続を与
えるのに、従来はトーン発振回路13,14に断
続回路9,10,11を設けてシステムに入力し
ていた。また、図2において、3,4は電話機、
5はハイブリツド回路(H)、6,12はアナログ・
デジタル変換回路(A/D)、7はデジタル・ア
ナログ変換回路(D/A)、8はハイウエイスイ
ツチ(HWS)である。図2において、電話機3
がトーン1を聞く場合の信号経路は、矢印のよう
に〔13→9→12→送りハイウエイ→ハイウエイ・
スイツチ8→受けハイウエイ→7→5→3〕であ
る。
このような構成は最もわかりやすいが、次のよ
うな欠点がある。
うな欠点がある。
1 断続パターンがハードウエアによつて固定さ
れる。
れる。
2 同一音源でも断続パターンが異なるとそれぞ
れA/D機能を付加しなければならない。
れA/D機能を付加しなければならない。
以上のように1では機能上、2ではコスト上の
欠点がある。
欠点がある。
(3) 発明の目的
本発明は、マイクロプロセツサを用いて断続パ
ターンをハイウエイスイツチ回路の工夫により作
り出すことにより、ハードウエアを容易にしコス
トを下げることのできるハイウエイを用いる交換
機におけるトーン断続方式を提供するものであ
る。
ターンをハイウエイスイツチ回路の工夫により作
り出すことにより、ハードウエアを容易にしコス
トを下げることのできるハイウエイを用いる交換
機におけるトーン断続方式を提供するものであ
る。
(4) 発明の構成
この目的を達成するために、本発明によるハイ
ウエイを用いる交換機におけるトーン断続方式
は、送りハイウエイに接続されたハイウエイ通話
メモリのチヤネル対応の複数の記憶領域には該送
りハイウエイからのデジタル化された複数のチヤ
ネルの音声周波信号が予め定めた順序で記憶さ
れ、 ハイウエイアドレスメモリに記憶されたアドレ
スの内容により指定された順序で該ハイウエイ通
話メモリから前記複数の音声周波信号を受けハイ
ウエイに送出することにより、 前記送りハイウエイの複数のチヤネルを前記受
けハイウエイの複数のチヤネルに適宜に交換接続
するように制御される交換機において、 前記ハイウエイ通話メモリ内の前記複数の記憶
領域のうちの一つの記憶領域には前記送りハイウ
エイの一つのチヤネルからの可聴周波の連続トー
ンをデジタル化した信号が記憶されるとともに他
の特定の記憶領域に無音を指定するデジタル符号
を記憶させ、前記一つの記憶領域に該当する前記
送りハイウエイ上のチヤネルに交換接続された前
記受けハイウエイ上のチヤネルに対して前記ハイ
ウエイアドレスメモリが前記一つの記憶領域と前
記特定の記憶領域とを交互に指定して読み出して
前記可聴周波の断続トーンを送出するようにした
ことを特徴とする構成を有している。
ウエイを用いる交換機におけるトーン断続方式
は、送りハイウエイに接続されたハイウエイ通話
メモリのチヤネル対応の複数の記憶領域には該送
りハイウエイからのデジタル化された複数のチヤ
ネルの音声周波信号が予め定めた順序で記憶さ
れ、 ハイウエイアドレスメモリに記憶されたアドレ
スの内容により指定された順序で該ハイウエイ通
話メモリから前記複数の音声周波信号を受けハイ
ウエイに送出することにより、 前記送りハイウエイの複数のチヤネルを前記受
けハイウエイの複数のチヤネルに適宜に交換接続
するように制御される交換機において、 前記ハイウエイ通話メモリ内の前記複数の記憶
領域のうちの一つの記憶領域には前記送りハイウ
エイの一つのチヤネルからの可聴周波の連続トー
ンをデジタル化した信号が記憶されるとともに他
の特定の記憶領域に無音を指定するデジタル符号
を記憶させ、前記一つの記憶領域に該当する前記
送りハイウエイ上のチヤネルに交換接続された前
記受けハイウエイ上のチヤネルに対して前記ハイ
ウエイアドレスメモリが前記一つの記憶領域と前
記特定の記憶領域とを交互に指定して読み出して
前記可聴周波の断続トーンを送出するようにした
ことを特徴とする構成を有している。
以下本発明を詳細に説明する。
図3は本発明の実施例であつて、1は通話メモ
リ、2はアドレスメモリ、15は制御回路
(CTL)、16は中央処理装置(CPU)である。
この実施例において、送りハイウエイで多重化さ
れている2つの送話信号は、通話路メモリ1の
1,2番地に記憶される。この通話路メモリ1の
3番地には、無音に相当するコード00が予め記憶
されている。アドレスメモリ2は制御回路15に
よつて書き込まれるが、初めは1番地,2番地に
#2,#1がそれぞれ書かれている。この状態に
おいては、図1のようにチヤンネルA2,A1の順
に受けハイウエイ上に送話信号が出てくる。この
時、制御回路15がアドレスメモリ2の1番地の
内容を無音を示す#3が書き換えると、その時は
受けハイウエイ上には無音、チヤンネルA1の順
に出力が現われる。すなわちチヤンネルA2が無
音に変更されたことになる。再びアドレスメモリ
2の1番地を#2に書き換えれば、もとの状態に
もどる。このように制御することを可能にするに
は、制御回路15は中央処理装置16より図4の
ような情報を受け取ればよい。
リ、2はアドレスメモリ、15は制御回路
(CTL)、16は中央処理装置(CPU)である。
この実施例において、送りハイウエイで多重化さ
れている2つの送話信号は、通話路メモリ1の
1,2番地に記憶される。この通話路メモリ1の
3番地には、無音に相当するコード00が予め記憶
されている。アドレスメモリ2は制御回路15に
よつて書き込まれるが、初めは1番地,2番地に
#2,#1がそれぞれ書かれている。この状態に
おいては、図1のようにチヤンネルA2,A1の順
に受けハイウエイ上に送話信号が出てくる。この
時、制御回路15がアドレスメモリ2の1番地の
内容を無音を示す#3が書き換えると、その時は
受けハイウエイ上には無音、チヤンネルA1の順
に出力が現われる。すなわちチヤンネルA2が無
音に変更されたことになる。再びアドレスメモリ
2の1番地を#2に書き換えれば、もとの状態に
もどる。このように制御することを可能にするに
は、制御回路15は中央処理装置16より図4の
ような情報を受け取ればよい。
制御信号15は、で指定されたアドレスメモ
リの番地にの内容を書き込むが、で示される
断続パターンの情報に従い、予め定められた周期
での内容と無音の記憶アドレスとを書き換え
る。
リの番地にの内容を書き込むが、で示される
断続パターンの情報に従い、予め定められた周期
での内容と無音の記憶アドレスとを書き換え
る。
図6は本発明の他の実施例となる。この実施例
において、制御回路15は中央処理装置16より
図5のフオーマツトのデータを受信すると、アド
レスメモリ2―1,2―2,2―3ので指定さ
れたアドレスにそれぞれ B1 メモリ2―1用ラ
イトデータ、 B1 メモリ2―2用ライトデータ
及び断続パターン情報を(同時に)書込む。ハ
イウエイ通話路メモリ1からの音声周波信号の読
出し順序を記憶するアドレスメモリ2―1,2―
2及び2―3は常時同時に読出され、この時アド
レスメモリ2―3にて指定される情報に従つてス
イツチ17がアドレスメモリ2―1かアドレスメ
モリ2―2かを選択する。スイツチ17をスイツ
チ制御回路18によりスイツチングするパターン
は、トーンの断続パターンと同じである。
において、制御回路15は中央処理装置16より
図5のフオーマツトのデータを受信すると、アド
レスメモリ2―1,2―2,2―3ので指定さ
れたアドレスにそれぞれ B1 メモリ2―1用ラ
イトデータ、 B1 メモリ2―2用ライトデータ
及び断続パターン情報を(同時に)書込む。ハ
イウエイ通話路メモリ1からの音声周波信号の読
出し順序を記憶するアドレスメモリ2―1,2―
2及び2―3は常時同時に読出され、この時アド
レスメモリ2―3にて指定される情報に従つてス
イツチ17がアドレスメモリ2―1かアドレスメ
モリ2―2かを選択する。スイツチ17をスイツ
チ制御回路18によりスイツチングするパターン
は、トーンの断続パターンと同じである。
図7は図3の実施例において、チヤンネルA1
の受話器にチヤンネルA2で指定されるトーンを
10:5の割合で断続する時の動作フローの1例で
ある。
の受話器にチヤンネルA2で指定されるトーンを
10:5の割合で断続する時の動作フローの1例で
ある。
また、図8は図6の実施例における動作フロー
の1例である。
の1例である。
以下、図7と図8に示された動作について詳細
に説明する。
に説明する。
図7は、図3の実施例において、チヤンネル
A1の受話器にチヤンネルA2で指定されるトーン
を10:5の割合で断続する時の動作フローを示
す。701接続要求が発生すると、702中央処
理装置16は、図4で示されるフオーマツトに従
い、制御回路15にデータを送出する。703制
御回路15は、受信したデータを管理バツフアに
一旦収容した後、予め定められた順序で、管理バ
ツフアのデータ分析を行う。
A1の受話器にチヤンネルA2で指定されるトーン
を10:5の割合で断続する時の動作フローを示
す。701接続要求が発生すると、702中央処
理装置16は、図4で示されるフオーマツトに従
い、制御回路15にデータを送出する。703制
御回路15は、受信したデータを管理バツフアに
一旦収容した後、予め定められた順序で、管理バ
ツフアのデータ分析を行う。
704アドレスメモリ2の1番地に対応するチ
ヤンネル用のバツフアを分析するタイミングにな
つた時に、705まず接続形態を指示する断続パ
ターンの分析を行う。706断続パターン情報と
して受信したデータは“01”であり、これは、予
め10:5の割で断続するビジートーン接続である
ことが定められている。708従つて:制御回路
15は、トーンの送出時間を定めるためのソフト
ウエアカウンタを“10”にセツトした後、709
チヤンネルA1に対応するアドレスメモリ2の1
番地に、送出すべきトーンの音源であるチヤンネ
ルA2に対応する通話路メモリ1のアドレスであ
る#2を書き込む。その後、ソフトウエアカウン
タを、712予め定められたデイレ毎に、710
デイクリメントし、711カウント値が0になる
と、713トーンの送出停止時間を定めるため
に、ソフトウエアカウンタを5にセツトする。本
発明においては、トーン送出停止は、通話路メモ
リ1に予め記憶された無音を表わすコードを送出
することであるので、アドレスメモリ2の1番地
には、前記#2にかえて、714無音コードのた
めの特定アドレス#3を書き込む。715カウン
タ値を1デイクリメントし、716カウンタ値が
“0”でなければ、717予め定められたデイレ
イを確保し、715またカウンタ値を1デイクリ
メントし、716カウンタ値が“0”となれば、
704接続形態に変更が発生したか否か再度バツ
フア分析を行いにゆく。705〜706断続パタ
ーンに変更がない限り、708〜716前記同様
の動作を繰り返す。
ヤンネル用のバツフアを分析するタイミングにな
つた時に、705まず接続形態を指示する断続パ
ターンの分析を行う。706断続パターン情報と
して受信したデータは“01”であり、これは、予
め10:5の割で断続するビジートーン接続である
ことが定められている。708従つて:制御回路
15は、トーンの送出時間を定めるためのソフト
ウエアカウンタを“10”にセツトした後、709
チヤンネルA1に対応するアドレスメモリ2の1
番地に、送出すべきトーンの音源であるチヤンネ
ルA2に対応する通話路メモリ1のアドレスであ
る#2を書き込む。その後、ソフトウエアカウン
タを、712予め定められたデイレ毎に、710
デイクリメントし、711カウント値が0になる
と、713トーンの送出停止時間を定めるため
に、ソフトウエアカウンタを5にセツトする。本
発明においては、トーン送出停止は、通話路メモ
リ1に予め記憶された無音を表わすコードを送出
することであるので、アドレスメモリ2の1番地
には、前記#2にかえて、714無音コードのた
めの特定アドレス#3を書き込む。715カウン
タ値を1デイクリメントし、716カウンタ値が
“0”でなければ、717予め定められたデイレ
イを確保し、715またカウンタ値を1デイクリ
メントし、716カウンタ値が“0”となれば、
704接続形態に変更が発生したか否か再度バツ
フア分析を行いにゆく。705〜706断続パタ
ーンに変更がない限り、708〜716前記同様
の動作を繰り返す。
以上のように、アドレスメモリ2の各アドレス
毎に、制御回路15が通話路メモリ1の任意のア
ドレスと、無音の為の特定アドレスとを、予め定
められたインターバルで交互に書き換えることに
よりトーンの断続を実現することができる。
毎に、制御回路15が通話路メモリ1の任意のア
ドレスと、無音の為の特定アドレスとを、予め定
められたインターバルで交互に書き換えることに
よりトーンの断続を実現することができる。
図8は、本発明の他の実施例である図6の動作
フローの1例である。801今、チヤンネルA1
の受話器に、チヤンネルA2で指定されるトーン
を10:5の割合で断続するビジートーン接続の要
求が発生すると、802中央処理装置16は、制
御回路15に図5で示されるフオーマツトに従つ
て, B1 , B2 ,に対応する(01,02,03,
01)のデータを送出する。
フローの1例である。801今、チヤンネルA1
の受話器に、チヤンネルA2で指定されるトーン
を10:5の割合で断続するビジートーン接続の要
求が発生すると、802中央処理装置16は、制
御回路15に図5で示されるフオーマツトに従つ
て, B1 , B2 ,に対応する(01,02,03,
01)のデータを送出する。
803制御回路15は、受信データのうちに
指定されるアドレス用のデータ受信フラグをセツ
トし、804同アドレス用に予め割当てられてい
るバツフアに B1 〜のデータを記録する。制
御回路15は、その後受信フラグのスキヤンを行
い、805アドレス01用フラグをチエツクした時
リセツトされていれば、806次のアドレス02
用のフラグチエツクを行う。805今アドレス0
1用フラグがセツトされているので、807制御
回路15はバツフアより B1 〜のデータをチ
エツクし、808アドレスメモリ2―1の1番地
に B1 のデータを書込み、810更にアドレス
メモリ2―3の1番地にのデータを書き込む。
811制御回路15は、前記書き込み動作完了後
アドレス01用のデータ受信フラグをリセツトす
る。その後は、受信フラグのスキヤンを行いなが
ら新規の接続要求に対し待機する。
指定されるアドレス用のデータ受信フラグをセツ
トし、804同アドレス用に予め割当てられてい
るバツフアに B1 〜のデータを記録する。制
御回路15は、その後受信フラグのスキヤンを行
い、805アドレス01用フラグをチエツクした時
リセツトされていれば、806次のアドレス02
用のフラグチエツクを行う。805今アドレス0
1用フラグがセツトされているので、807制御
回路15はバツフアより B1 〜のデータをチ
エツクし、808アドレスメモリ2―1の1番地
に B1 のデータを書込み、810更にアドレス
メモリ2―3の1番地にのデータを書き込む。
811制御回路15は、前記書き込み動作完了後
アドレス01用のデータ受信フラグをリセツトす
る。その後は、受信フラグのスキヤンを行いなが
ら新規の接続要求に対し待機する。
以上のように本実施例においては、一度アドレ
スメモリ2―1〜3に書き込みを行えば、所要の
断続パターンを実現出来、断続のオン/オフのイ
ンターバル毎にアドレスメモリの内容を書き替え
る必要を省いている。
スメモリ2―1〜3に書き込みを行えば、所要の
断続パターンを実現出来、断続のオン/オフのイ
ンターバル毎にアドレスメモリの内容を書き替え
る必要を省いている。
(5) 発明の効果
以上のように、本発明によれば、断続パターン
の変更も容易で、かつトーン音源は周波数と信号
レベルが同一であれば断続パターンが異なつても
同一音源を使用できるという利点がある。
の変更も容易で、かつトーン音源は周波数と信号
レベルが同一であれば断続パターンが異なつても
同一音源を使用できるという利点がある。
図1は交換機の原理を説明するためのブロツク
図、図2は従来のトーン断続方式の構造例を示す
ブロツク図、図3は本発明の1実施例を示すブロ
ツク図、図4は図3の実施例に用いられる制御信
号フオーマツト例を示す図、図5は本発明に用い
られる他の制御信号フオーマツト例を示す図、図
6は本発明の他の実施例を示すブロツク図、図7
と図8は本発明方式の動作例を示すフローチヤー
トである。 1……通話路メモリ、2,2―1,2―2,2
―3……アドレスメモリ、3,4……電話機、5
……ハイブリツド回路、6,12……アナログ・
デジタル変換器、7……デジタルアナログ変換
器、8……ハイウエイ・スイツチ、9,10,1
1……デジタル・アナログ変換器、13,14…
…トーン発振回路、15……制御回路、16……
中央処理装置、17……スイツチ、18……スイ
ツチ制御回路。
図、図2は従来のトーン断続方式の構造例を示す
ブロツク図、図3は本発明の1実施例を示すブロ
ツク図、図4は図3の実施例に用いられる制御信
号フオーマツト例を示す図、図5は本発明に用い
られる他の制御信号フオーマツト例を示す図、図
6は本発明の他の実施例を示すブロツク図、図7
と図8は本発明方式の動作例を示すフローチヤー
トである。 1……通話路メモリ、2,2―1,2―2,2
―3……アドレスメモリ、3,4……電話機、5
……ハイブリツド回路、6,12……アナログ・
デジタル変換器、7……デジタルアナログ変換
器、8……ハイウエイ・スイツチ、9,10,1
1……デジタル・アナログ変換器、13,14…
…トーン発振回路、15……制御回路、16……
中央処理装置、17……スイツチ、18……スイ
ツチ制御回路。
Claims (1)
- 【特許請求の範囲】 1 送りハイウエイに接続されたハイウエイ通話
メモリのチヤネル対応の複数の記憶領域には該送
りハイウエイからのデジタル化された複数のチヤ
ネルの音声周波信号が予め定めた順序で記憶さ
れ、 ハイウエイアドレスメモリに記憶されたアドレ
スの内容により指定された順序で該ハイウエイ通
話メモリから前記複数の音声周波信号を受けハイ
ウエイに送出することにより、 前記送りハイウエイの複数のチヤネルを前記受
けハイウエイの複数のチヤネルに適宜に交換接続
するように制御される交換機において、 前記ハイウエイ通話メモリ内の前記複数の記憶
領域のうちの一つの記憶領域には前送りハイウエ
イの一つのチヤネルからの可聴周波の連続トーン
をデジタル化した信号が記憶されるとともに他の
特定の記憶領域に無音を指定するデジタル符号を
記憶させ、前記一つの記憶領域に該当する前記送
りハイウエイ上のチヤネルに交換接続された前記
受けハイウエイ上のチヤネルに対して前記ハイウ
エイアドレスメモリが前記一つの記憶領域と前記
特定の記憶領域とを交互に指定して読み出して前
記可聴周波の断続トーンを送出するようにしたこ
とを特徴とするハイウエイを用いる交換機におけ
るトーン断続方式。 2 前記アドレスメモリが単一であり、前記可聴
周波の連続トーンの記憶領域と前記特定の記憶領
域の交互指定は該アドレスメモリのアドレスの書
き替えにより行われるように構成されたことを特
徴とする特許請求の範囲第1項記載のハイウエイ
を用いる交換機におけるトーン断続方式。 3 前記アドレスメモリが複数個であり、前記可
聴周波の連続トーンの記憶領域と前記特定の記憶
領域の交互指定は該複数個のアドレスメモリの切
換により行われるように構成されたことを特徴と
する特許請求の範囲第1項記載のハイウエイを用
いる交換機におけるトーン断続方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5703683A JPS59183571A (ja) | 1983-04-01 | 1983-04-01 | ハイウェイを用いる交換機におけるトーン断続方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5703683A JPS59183571A (ja) | 1983-04-01 | 1983-04-01 | ハイウェイを用いる交換機におけるトーン断続方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59183571A JPS59183571A (ja) | 1984-10-18 |
JPH025078B2 true JPH025078B2 (ja) | 1990-01-31 |
Family
ID=13044210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5703683A Granted JPS59183571A (ja) | 1983-04-01 | 1983-04-01 | ハイウェイを用いる交換機におけるトーン断続方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59183571A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2615581B2 (ja) * | 1987-01-14 | 1997-05-28 | 松下電器産業株式会社 | 構内自動交換機 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793770A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Digital audible signal tone generation system |
JPS5842395A (ja) * | 1981-09-08 | 1983-03-11 | Nec Corp | テストトランク機能の実現方法 |
-
1983
- 1983-04-01 JP JP5703683A patent/JPS59183571A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59183571A (ja) | 1984-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4571723A (en) | Pulse code modulated digital telephony tone generator | |
JPH025078B2 (ja) | ||
JP3032044B2 (ja) | 無瞬断スイッチ切替方式 | |
US4370742A (en) | Time division electronic switching system | |
US4868891A (en) | Interrupted audio fill-in system for noise reduction and intelligibility enhancement in multi-channel scanning receiver applications | |
US4509168A (en) | Digital remote switching unit | |
JP2921286B2 (ja) | デジタルトーン発生回路 | |
KR100593992B1 (ko) | 사설 교환기 안내방송회로 | |
JP2866836B2 (ja) | ディジタル移動通信交換機の通信装置および通信方法 | |
JPS5853838B2 (ja) | 時分割通話路装置 | |
SU1202064A1 (ru) | Устройство дл адаптивной передачи речевой и дискретной информации | |
JPH0328626Y2 (ja) | ||
KR100438436B1 (ko) | 종합정보통신망(isdn)의동화상메일링방법및시스템 | |
JPS5840963A (ja) | 無音圧縮方式 | |
KR970002355B1 (ko) | 전전자 교환기의 음성 서어비스 장치 | |
JPH01270484A (ja) | ディジタル構内交換機 | |
JP2521957B2 (ja) | 伝送システム | |
JPH0537650A (ja) | 音声応答装置 | |
KR20020004538A (ko) | 사설 교환기의 뮤직 온 홀딩 서비스 장치 | |
JP2919432B2 (ja) | 時間型スイッチ装置 | |
JPS61212942A (ja) | デ−タ交換機システム | |
JPH01270483A (ja) | 時分割通話路スイッチメモリ | |
JPS63306752A (ja) | デイジタルト−キトランク | |
JPH0251199B2 (ja) | ||
JPS6285596A (ja) | 時分割スイツチ |