JPH0250362A - データリード回路 - Google Patents
データリード回路Info
- Publication number
- JPH0250362A JPH0250362A JP20062488A JP20062488A JPH0250362A JP H0250362 A JPH0250362 A JP H0250362A JP 20062488 A JP20062488 A JP 20062488A JP 20062488 A JP20062488 A JP 20062488A JP H0250362 A JPH0250362 A JP H0250362A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control voltage
- output
- slice level
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術(第6図、第7図)
発明が解決しようとする課題
課題を解決するための手段(第1図)
作用
実施例
(a)一実施例の構成の説明(第2図、第3図)(ロ)
一実施例の動作の説明(第4図、第5図)(C)他の実
施例の説明 発明の効果 〔概要〕 読取り信号をAGC@@後、パルス化して出力するデー
タリード回路に関し、 無信号部から有信号部に切換ねる際の有信号部の先頭で
のノイズの出力を防止することを目的とし、 入力信号に対するゲインが制御電圧によって変化する可
変ゲインアンプと、該可変ゲインアンプの出力から制御
電圧を発生する制御電圧発生部と、可変ゲインアンプの
出力を、スライスレベルを用いてパルス化してデータを
出力するパルス化回路とを有するデータリード回路にお
いて、制御電圧と所定のスライスレベルとを比較し、比
較結果によりパルス゛北回路のスライスレベルを変化せ
しめるコンパレータを設ける。
一実施例の動作の説明(第4図、第5図)(C)他の実
施例の説明 発明の効果 〔概要〕 読取り信号をAGC@@後、パルス化して出力するデー
タリード回路に関し、 無信号部から有信号部に切換ねる際の有信号部の先頭で
のノイズの出力を防止することを目的とし、 入力信号に対するゲインが制御電圧によって変化する可
変ゲインアンプと、該可変ゲインアンプの出力から制御
電圧を発生する制御電圧発生部と、可変ゲインアンプの
出力を、スライスレベルを用いてパルス化してデータを
出力するパルス化回路とを有するデータリード回路にお
いて、制御電圧と所定のスライスレベルとを比較し、比
較結果によりパルス゛北回路のスライスレベルを変化せ
しめるコンパレータを設ける。
本発明は、読取り信号をAGC@御後、パルス化して出
力するデータリード回路に関する。
力するデータリード回路に関する。
光ディスクの読取り信号等の入力アナログ信号からパル
ス化データを得るのに、データリード回路が広く利用さ
れている。
ス化データを得るのに、データリード回路が広く利用さ
れている。
このデータリード回路では、入力信号のレベルの強弱を
補償し、均一なレベル信号を得るために、広く自動利得
調整回路(以下AGC回路という)が用られている。
補償し、均一なレベル信号を得るために、広く自動利得
調整回路(以下AGC回路という)が用られている。
このようなAGC回路では、信号が存在する場合に良好
なAGC特性を発揮できるが、信号が存在しないとゲイ
ンの飽和が生じ、信号が存在し始めると、追従できず、
ノイズを出力するため、その対策が望まれている。
なAGC特性を発揮できるが、信号が存在しないとゲイ
ンの飽和が生じ、信号が存在し始めると、追従できず、
ノイズを出力するため、その対策が望まれている。
第6図は従来技術の説明図、第7図はAGC動作説明図
である。
である。
第6図(A)に示すように、従来のデータリード回路で
は、AGC回路が、人力信号に対するゲイン(利得)が
制御電圧VAGCによって変化する可変ゲインアンプ1
と、可変ゲインアンプlの出力のレベルをモニタし、制
御電圧VAGCを発生するピークディテクタ(制御電圧
発生部)2とで構成されていた。
は、AGC回路が、人力信号に対するゲイン(利得)が
制御電圧VAGCによって変化する可変ゲインアンプ1
と、可変ゲインアンプlの出力のレベルをモニタし、制
御電圧VAGCを発生するピークディテクタ(制御電圧
発生部)2とで構成されていた。
このAGC出力は、パルス化回路3でパルス信号に整形
されると、読取り信号等の入力信号に対する再生データ
が得られる。
されると、読取り信号等の入力信号に対する再生データ
が得られる。
このAGC動作は、次のようによって行われる。
第7図(A)は可変ゲイン(利得)アンプ1のゲイン特
性図であり、vlは最小ゲインの時の制御電圧、v2は
AGC動作前の待ち受はゲインの時の制御電圧、v3は
飽和ゲインの時の制御電圧である。
性図であり、vlは最小ゲインの時の制御電圧、v2は
AGC動作前の待ち受はゲインの時の制御電圧、v3は
飽和ゲインの時の制御電圧である。
待ち受はゲインは、いかなる信号も、このゲインであれ
ば、再生可能であるように設定され、制御電圧v3は、
これ以上電圧が下っても、ゲインが殆ど変化しない飽和
点である。
ば、再生可能であるように設定され、制御電圧v3は、
これ以上電圧が下っても、ゲインが殆ど変化しない飽和
点である。
一方、ピークディテクタ2は、可変利得アンプlの出力
を2つのスライス■1、vhでモニタしている。
を2つのスライス■1、vhでモニタしている。
高スライスvhは、コントロール電圧VAGCを上げる
よう制御する電圧で、ある信号パルスのピークがvhを
超えると、コントロール電圧VAGCを上げ、AGCゲ
インGを下げる。
よう制御する電圧で、ある信号パルスのピークがvhを
超えると、コントロール電圧VAGCを上げ、AGCゲ
インGを下げる。
又、低スライス■lは、コントロール電圧VAGCを下
げるよう制御する電圧で、ある信号パルスのピークがv
h以下で、71以上の場合に、コントロール電圧VAG
Cを下げるように制御を行い、AGCゲインGを上げる
。
げるよう制御する電圧で、ある信号パルスのピークがv
h以下で、71以上の場合に、コントロール電圧VAG
Cを下げるように制御を行い、AGCゲインGを上げる
。
更に、ある信号パルスのピークが■!以下の場合には、
コントロール電圧VAC;Cは、ある時定数で下ってい
き、遂には零となり、最大ゲインGとなる。
コントロール電圧VAC;Cは、ある時定数で下ってい
き、遂には零となり、最大ゲインGとなる。
これらの制御によって入力信号のピークが、高スライス
vhに等しくなるように、自動的に利得制御され、入力
信号の強弱に対応できる。
vhに等しくなるように、自動的に利得制御され、入力
信号の強弱に対応できる。
このようなAGCIII?IIは、信号が連続入力され
る場合には、極めて有効である。
る場合には、極めて有効である。
しかし、信号が途中で中断するものに対しては、不具合
が生じる。
が生じる。
例えば、光デイスク装置のデータ再生系に用いると、光
ディスクは、ランダムライト方式のため、連続的にデー
タがライトされているとは限らない。
ディスクは、ランダムライト方式のため、連続的にデー
タがライトされているとは限らない。
このため、ライト(記録)データ間に未記録部が存在す
る。このライトデータ部の前後に、未記録部をリードし
た場合の制御電圧VAGCの挙動を第7図(B)に示す
。
る。このライトデータ部の前後に、未記録部をリードし
た場合の制御電圧VAGCの挙動を第7図(B)に示す
。
制御電圧VAGCは、■2でスタートとするが、この時
は何も信号がないので、ある時定数で下がっていき■3
に近づくに従い、アンプゲインGはどんどん上がる。
は何も信号がないので、ある時定数で下がっていき■3
に近づくに従い、アンプゲインGはどんどん上がる。
従って、ノイズ成分の中で低スライス■lを超えるもの
が現れるようになる。
が現れるようになる。
信号が存在すると、信号成分が高スライスvhを超え、
制御電圧VAGCは■2を超えてゲインGは下がり、信
号に応じてゲインGは、信号のピークが高スライスvh
になるように制御される。
制御電圧VAGCは■2を超えてゲインGは下がり、信
号に応じてゲインGは、信号のピークが高スライスvh
になるように制御される。
そして未記録部の信号の存在しない期間となると、再び
信号ピークが■!以下となるので、制御電圧VAGCは
下がり、v3に近づくに従ってアンプゲインGはどんど
ん上がる。
信号ピークが■!以下となるので、制御電圧VAGCは
下がり、v3に近づくに従ってアンプゲインGはどんど
ん上がる。
そして、ゲインが上がるので、ノイズ成分の中で、■!
を超えるものが現れ、制御電圧VAGCは更に早く下が
るようになる。
を超えるものが現れ、制御電圧VAGCは更に早く下が
るようになる。
■3になった時に、アンプゲインGは飽和しており、そ
の時のノイズのほとんどは、低スライス■!!を超えて
いる。
の時のノイズのほとんどは、低スライス■!!を超えて
いる。
ノイズの内、高スライスvhを超えるものがあるかもし
れないが、その比率ははるかに小さいので、制御電圧V
AGCは急速に下がっていき、■3を通りこして零まで
落ちる。
れないが、その比率ははるかに小さいので、制御電圧V
AGCは急速に下がっていき、■3を通りこして零まで
落ちる。
このため、第6図(B)に示すように、無信号部をリー
ドし、AGCアンプゲインGが最大となっている状態で
信号がリードされると、信号の先頭部でAGCゲインが
最大から追従するまで時間がかかるため、パルス化回路
3で、この間ノイズがスライスレベルを越え、記録され
た信号だけでなく、ノイズも出力されてしまうという問
題があった。
ドし、AGCアンプゲインGが最大となっている状態で
信号がリードされると、信号の先頭部でAGCゲインが
最大から追従するまで時間がかかるため、パルス化回路
3で、この間ノイズがスライスレベルを越え、記録され
た信号だけでなく、ノイズも出力されてしまうという問
題があった。
この状態は、光ディスクのセクタマークサーチ時に、し
ばしば発生するため、セクタマークの検出性能が劣化し
ていた。
ばしば発生するため、セクタマークの検出性能が劣化し
ていた。
従って、本発明は、無信号部から有信号部に切換ねる際
の有信号部の先頭でのノイズの出力を防止することので
きるデータリード回路を提供することを目的とする。
の有信号部の先頭でのノイズの出力を防止することので
きるデータリード回路を提供することを目的とする。
第1図は本発明の原理図である。
本発明は、第1図に示すように、人力信号に対するゲイ
ンが制御電圧によって変化する可変ゲインアンプ1と、
該可変ゲインアンプlの出力から制御電圧を発生する制
御電圧発生部2と、該可変ゲインアンプlの出力を、ス
ライスレベルを用いてパルス化してデータを出力するパ
ルス化回路3とを有するデータリード回路において、該
制御電圧と所定のスライスレベルとを比較し、比較結果
により該パルス化回路3のスライスレベルを変化せしめ
るコンパレータ4を設けるものである。
ンが制御電圧によって変化する可変ゲインアンプ1と、
該可変ゲインアンプlの出力から制御電圧を発生する制
御電圧発生部2と、該可変ゲインアンプlの出力を、ス
ライスレベルを用いてパルス化してデータを出力するパ
ルス化回路3とを有するデータリード回路において、該
制御電圧と所定のスライスレベルとを比較し、比較結果
により該パルス化回路3のスライスレベルを変化せしめ
るコンパレータ4を設けるものである。
本発明では、制御電圧をコンパレータ4で監視し、制御
電圧がスライスレベル以下の小の間は、ゲインGが過大
であるから、パルス化回路3のパルス化のためスライス
レベルを大として、ノイズが出力されないようにしたも
のである。
電圧がスライスレベル以下の小の間は、ゲインGが過大
であるから、パルス化回路3のパルス化のためスライス
レベルを大として、ノイズが出力されないようにしたも
のである。
これによって、ゲインが最大となっている状態からAG
Cが追従するまでの間、ノイズ出力を防ぎ、エラーを少
なくすることができる。
Cが追従するまでの間、ノイズ出力を防ぎ、エラーを少
なくすることができる。
(a) 一実施例の構成の説明
第2図及び第3図は本発明の一実施例回路図である。
図中、第1図及び第6図で示したものと同一のものは、
同一の記号で示してあり、4aは反転回路であり、コン
パレータ4の出力を反転してゲート信号GTを出力する
もの、6は微分回路であり、入力リード信号を微分する
もの、7はローパスフィルタであり、コイルLとコンデ
ンサCの並列回路を構成し、可変ゲインアンプlの出力
の高周波成分をカットしてピークディテクタ2へ出力す
るものである。
同一の記号で示してあり、4aは反転回路であり、コン
パレータ4の出力を反転してゲート信号GTを出力する
もの、6は微分回路であり、入力リード信号を微分する
もの、7はローパスフィルタであり、コイルLとコンデ
ンサCの並列回路を構成し、可変ゲインアンプlの出力
の高周波成分をカットしてピークディテクタ2へ出力す
るものである。
又、rl、r2は分圧抵抗であり、コンパレータ4にス
ライスレベル(電圧)Vsを与えるもの、「aは入力抵
抗であり、制御電圧VAGCをコンパレータ4に入力す
るためのもの、r4はコンパレータ4のゲイン調整用抵
抗である。
ライスレベル(電圧)Vsを与えるもの、「aは入力抵
抗であり、制御電圧VAGCをコンパレータ4に入力す
るためのもの、r4はコンパレータ4のゲイン調整用抵
抗である。
第3図はパルス化回路3の詳細を示し、30はパルスシ
ェイパ(パルス整形回路)であり、2相のAGC出力A
GCO1*AGCOをパルス整形して出力するもの、3
1はスライスバイアス付与回路であり、ゲート信号GT
が“ロー”の時に、抵抗rs間の電位差を大とし、高ス
ライスバイアスvbhを、ゲート信号GTが“ハイ”の
時に、抵抗rG間の電位差を小とし、低スライスバイア
ス■b2を、後述するコンパレータの入力に与えるもの
である。
ェイパ(パルス整形回路)であり、2相のAGC出力A
GCO1*AGCOをパルス整形して出力するもの、3
1はスライスバイアス付与回路であり、ゲート信号GT
が“ロー”の時に、抵抗rs間の電位差を大とし、高ス
ライスバイアスvbhを、ゲート信号GTが“ハイ”の
時に、抵抗rG間の電位差を小とし、低スライスバイア
ス■b2を、後述するコンパレータの入力に与えるもの
である。
32は第1のコンパレータであり、第2のAGC出力*
AGCOに対し第1のAGC出力AGC0をスライスレ
ベルとしてスライスするもの、33は第2のコンパレー
タであり、第1のAGC出力AGCOに対し、第2のA
GC出力*AGCOをスライスレベルとしてスライスす
るものである。
AGCOに対し第1のAGC出力AGC0をスライスレ
ベルとしてスライスするもの、33は第2のコンパレー
タであり、第1のAGC出力AGCOに対し、第2のA
GC出力*AGCOをスライスレベルとしてスライスす
るものである。
34はフリップフロップであり、第1のコンパレータ3
2の出力でセットされ、第2のコンパレータ33の出力
でリセットされ、データウィンドwdを作成するもの、
35はアンドゲートであり、データウィンドwdで開き
、パルスシェイパ30のパルス出力を出力するもの、3
6はモノステーブル回路であり、アンドゲート35の出
力を一定幅のリードデータRD DATAに変換し、
出力するものである。
2の出力でセットされ、第2のコンパレータ33の出力
でリセットされ、データウィンドwdを作成するもの、
35はアンドゲートであり、データウィンドwdで開き
、パルスシェイパ30のパルス出力を出力するもの、3
6はモノステーブル回路であり、アンドゲート35の出
力を一定幅のリードデータRD DATAに変換し、
出力するものである。
(ハ)一実施例の動作の説明
第4図は本発明の一実施例要部波形図、第5図は本発明
の一実施例動作説明図である。
の一実施例動作説明図である。
光ディスクから光学ヘッドが読取ったRF信号(リード
信号)RDSは微分回路6に入力され、微分され、微分
信号RDS’は第4図の如くなる。
信号)RDSは微分回路6に入力され、微分され、微分
信号RDS’は第4図の如くなる。
微分リード信号RDS’は、可変ゲインアンプlに入力
し、所望のゲインGが付与され、ローパスフィルタ7を
通してピークディテクタ2に入力し、AGC出力AGC
O(*AGCO)となってパルス化回路3に入力する。
し、所望のゲインGが付与され、ローパスフィルタ7を
通してピークディテクタ2に入力し、AGC出力AGC
O(*AGCO)となってパルス化回路3に入力する。
ピークディテクタ2では、可変ゲインアンプ1の出力信
号のピークを検出し、前述の如く2つのスライスレベル
vz、vhと比較し、制御電圧VAGCを可変ゲインア
ンプ1に出力する。
号のピークを検出し、前述の如く2つのスライスレベル
vz、vhと比較し、制御電圧VAGCを可変ゲインア
ンプ1に出力する。
従って、制御電圧VAGCは、待ち受は電圧V2から下
がり、ゲインGを上げ、信号が入力されると、急激に上
昇し、ゲインGを下げる。
がり、ゲインGを上げ、信号が入力されると、急激に上
昇し、ゲインGを下げる。
以降、入力信号に応じてAGC出力AGCOがvhとな
るようAGC’lHHされ、信号がなくなると、制御電
圧VAGCは、ゲインGを上゛げるため急激に下がり、
零に近づき、第4図のような挙動を示す。
るようAGC’lHHされ、信号がなくなると、制御電
圧VAGCは、ゲインGを上゛げるため急激に下がり、
零に近づき、第4図のような挙動を示す。
このため、第4図のAGC出力AGCOのように、無信
号期間から信号期間に変化すると、信号期間の先頭にお
いて、AGCが追従するまで、大ゲインで大きな振幅に
増幅する。
号期間から信号期間に変化すると、信号期間の先頭にお
いて、AGCが追従するまで、大ゲインで大きな振幅に
増幅する。
即ち、信号期間の先頭では、AGCが追従し、制御電圧
VAGCが■3を越えるまで、ノイズ成分も大きな振幅
を有する。
VAGCが■3を越えるまで、ノイズ成分も大きな振幅
を有する。
一方、コンパレータ4は、ピークディテクタ2の制御電
圧VAGCと、分圧抵抗r1、r2によるスライスレベ
ルv3とを比較している。
圧VAGCと、分圧抵抗r1、r2によるスライスレベ
ルv3とを比較している。
このスライスレベルv3は、前述の飽和点の制御電圧v
3と同一の値に設定されている。
3と同一の値に設定されている。
コンパレータ4は、VAGC≦v3なら“ノhイ”のV
AGC≧■3なら“ロー”の出力を発する。
AGC≧■3なら“ロー”の出力を発する。
従って、制御電圧VA(1;Cが飽和電圧■3以下にな
ると、 ハイ”の出力が発せられ、反転回路4aで反転
され、ゲート信号GTとなる。
ると、 ハイ”の出力が発せられ、反転回路4aで反転
され、ゲート信号GTとなる。
このゲート信号GTは、第4図に示すように、制御電圧
VAGCが飽和電位v3を超えると“ハイ”、V3以下
なら“ロー”の信号であり、信号期間のローゲイン期間
と、無信号期間の飽和ゲイン期間を識別している。
VAGCが飽和電位v3を超えると“ハイ”、V3以下
なら“ロー”の信号であり、信号期間のローゲイン期間
と、無信号期間の飽和ゲイン期間を識別している。
スライスバイアス付与回路31では、ゲート信号GTが
“ロー”であると、抵抗re間a、bの電位差が大とな
る。
“ロー”であると、抵抗re間a、bの電位差が大とな
る。
従って、第5図(C)に示すように、コンパレータ32
の入力AGCO*AGCO間のバイアス電位をvbhの
ように大とする。
の入力AGCO*AGCO間のバイアス電位をvbhの
ように大とする。
一方、ゲート信号C,Tが“ハイ”であると、抵抗rG
間a、bの電位差が小となる。
間a、bの電位差が小となる。
従って、第5図(B)に示すように、コンパレタ32の
入力AGCO1IAGCO間のバイアス電位をvb2の
ように小とする。
入力AGCO1IAGCO間のバイアス電位をvb2の
ように小とする。
このことは、コンパレータ32におけるスライスレベル
AGCOを変化していることになる。
AGCOを変化していることになる。
コンパレータ33は、逆相入力であるが同様の動作であ
り、スライスレベル*AGCδが変化する。
り、スライスレベル*AGCδが変化する。
コンパレータ32では、第5図(A)のように、AGC
出力AGCOをスライスレベルとしてAGC出力*AG
COをスライスし、出力をフリップフロップ34のセッ
ト端子に入力する。
出力AGCOをスライスレベルとしてAGC出力*AG
COをスライスし、出力をフリップフロップ34のセッ
ト端子に入力する。
一方、コンパレータ33では、第5図(A)のヨウに、
AGC出力*AGCOをスライスレベルとしてAGC出
力AGCOをスライスし、出力をフリップフロップ34
のリセット端子に入力する。
AGC出力*AGCOをスライスレベルとしてAGC出
力AGCOをスライスし、出力をフリップフロップ34
のリセット端子に入力する。
フリップフロップ34は、コンパレータ32の出力の立
上りでセットされ、コンパレータ33の出力の立上りで
リセットされ、データウィンドWdを作成する。
上りでセットされ、コンパレータ33の出力の立上りで
リセットされ、データウィンドWdを作成する。
アンドゲート35は、データウィンドwdで開き、パル
スシェイパ30のパルス出力をモノステーブル回路36
に出力する。
スシェイパ30のパルス出力をモノステーブル回路36
に出力する。
従って、第4図に示すように、無信号期間において、制
御電圧VAGCが■3以下となると、ゲート信号GTが
“ロー”となり、スライスバイアスが高のvbhとなっ
て、スライスレベルが上昇する。
御電圧VAGCが■3以下となると、ゲート信号GTが
“ロー”となり、スライスバイアスが高のvbhとなっ
て、スライスレベルが上昇する。
このため、第5図(C)に示すように、ノイズが増幅さ
れても、スライスにかからなくなり、ノイズ部分でデー
タウィンドwdが発生しない。
れても、スライスにかからなくなり、ノイズ部分でデー
タウィンドwdが発生しない。
これにより、ノイズが大きく増幅されても、ノイズの出
力はカットされる。
力はカットされる。
この動作は、制御電圧VAGCが■3を越える、信号期
間の先頭のAGC追従期間にも行われるので、信号期間
の先頭において、ノイズレベルが大となっても、ノイズ
成分が出力されることはない。
間の先頭のAGC追従期間にも行われるので、信号期間
の先頭において、ノイズレベルが大となっても、ノイズ
成分が出力されることはない。
AGCが追従すると、ゲート信号GTが“ハイ”レベル
となり、スライスバイアスが低のvb2となって、スラ
イスレベルが下がり、AGCゲインGに応じたスライス
が行われる。
となり、スライスバイアスが低のvb2となって、スラ
イスレベルが下がり、AGCゲインGに応じたスライス
が行われる。
又、この実施例では、信号期間の後に来る無信号期間に
おいて、第4図のように制御電圧VAGCが小となりA
GCゲインGが大となって、ノイズレベルが大となるが
、この時もゲート信号GTが“ロー”レベルとなって、
スライスバイアスを高にするので、ノイズが同様にカッ
トされる。
おいて、第4図のように制御電圧VAGCが小となりA
GCゲインGが大となって、ノイズレベルが大となるが
、この時もゲート信号GTが“ロー”レベルとなって、
スライスバイアスを高にするので、ノイズが同様にカッ
トされる。
このようにして、制御電圧VAGCが小となり、ゲイン
Gが大となると、スライスバイアスを高として、ノイズ
成分をカットするウィンド信号が作成され、ノイズ成分
の出力が防止される。
Gが大となると、スライスバイアスを高として、ノイズ
成分をカットするウィンド信号が作成され、ノイズ成分
の出力が防止される。
これによって、AGCゲインが最大となっている状態で
信号入力された際に、AGCが追従するまでのノイズ出
力を防止し、エラーを少なくできる。
信号入力された際に、AGCが追従するまでのノイズ出
力を防止し、エラーを少なくできる。
(C) 他の実施例の説明
上述の実施例では、データウィンド信号作成のためのス
ライスレベルをゲート信号GTで操作しているが、他の
パルス作成のための、スライスレベルをゲートGTで操
作するようにしてもよい。
ライスレベルをゲート信号GTで操作しているが、他の
パルス作成のための、スライスレベルをゲートGTで操
作するようにしてもよい。
又、光デイスク装置の読取り信号を対象としたが、他の
読取り信号であっても、他の周知の入力信号であっても
よい。
読取り信号であっても、他の周知の入力信号であっても
よい。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
以上説明した様に、本発明によれば、無信号入力時のA
GCゲイン最大の状態で信号入力された際のAGCゲイ
ンが追従するまでのノイズの出力を防止できるという効
果を奏し、無信号部と有信号部を有する読取り信号の再
生性能を向上するのに寄与する。
GCゲイン最大の状態で信号入力された際のAGCゲイ
ンが追従するまでのノイズの出力を防止できるという効
果を奏し、無信号部と有信号部を有する読取り信号の再
生性能を向上するのに寄与する。
第1図は本発明の原理図、
第2図及び第3図は本発明の一実施例回路図、第4図は
本発明の一実施例要部波形図、第5図は本発明の一実施
例動作説明図、第6図は従来技術の説明図、 第7図はAGC動作説明図である。 図中、1・−可変ゲインアンプ、 2−・ピークディテクタ )、 3・−・パルス化回路、 4・−コンパレータ。 (制御電圧発生部
本発明の一実施例要部波形図、第5図は本発明の一実施
例動作説明図、第6図は従来技術の説明図、 第7図はAGC動作説明図である。 図中、1・−可変ゲインアンプ、 2−・ピークディテクタ )、 3・−・パルス化回路、 4・−コンパレータ。 (制御電圧発生部
Claims (1)
- (1)入力信号に対するゲインが制御電圧によって変化
する可変ゲインアンプ(1)と、 該可変ゲインアンプ(1)の出力から制御電圧を発生す
る制御電圧発生部(2)と、 該可変ゲインアンプ(1)の出力を、スライスレベルを
用いてパルス化してデータを出力するパルス化回路(3
)とを有するデータリード回路において、 該制御電圧と所定のスライスレベルとを比較し、比較結
果により該パルス化回路(3)のスライスレベルを変化
せしめるコンパレータ(4)を設けたことを 特徴とするデータリード回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200624A JP2549153B2 (ja) | 1988-08-11 | 1988-08-11 | データリード回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200624A JP2549153B2 (ja) | 1988-08-11 | 1988-08-11 | データリード回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0250362A true JPH0250362A (ja) | 1990-02-20 |
JP2549153B2 JP2549153B2 (ja) | 1996-10-30 |
Family
ID=16427474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63200624A Expired - Lifetime JP2549153B2 (ja) | 1988-08-11 | 1988-08-11 | データリード回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2549153B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152318A (ja) * | 1988-12-02 | 1990-06-12 | Nec Corp | パルス検出回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182675A (ja) * | 1985-02-08 | 1986-08-15 | Olympus Optical Co Ltd | 2値化信号発生回路 |
JPS639005A (ja) * | 1986-06-30 | 1988-01-14 | Toshiba Corp | 磁気記録再生装置 |
-
1988
- 1988-08-11 JP JP63200624A patent/JP2549153B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182675A (ja) * | 1985-02-08 | 1986-08-15 | Olympus Optical Co Ltd | 2値化信号発生回路 |
JPS639005A (ja) * | 1986-06-30 | 1988-01-14 | Toshiba Corp | 磁気記録再生装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152318A (ja) * | 1988-12-02 | 1990-06-12 | Nec Corp | パルス検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2549153B2 (ja) | 1996-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4914398A (en) | Method and circuitry to suppress additive disturbances in data channels containing MR sensors | |
JPH0365705B2 (ja) | ||
EP0051343A2 (en) | Signal processing for digital optical disc players | |
JPH0516103B2 (ja) | ||
JP2799071B2 (ja) | 磁気記録再生装置 | |
JPH09288832A (ja) | トラッキングエラー信号生成回路 | |
JPH0250362A (ja) | データリード回路 | |
US5881157A (en) | Apparatus for compensating a frequency characteristic of a reproduction audio signal | |
JP2516577B2 (ja) | 光デェスク信号再生装置 | |
US5223946A (en) | Apparatus using comparator to detect drop-out of recorded video signal | |
JPH01260670A (ja) | 自動利得調整回路 | |
JP2584821B2 (ja) | 光ディスク再生装置 | |
JP2810766B2 (ja) | 光学的情報記録再生装置 | |
JPH10241168A (ja) | 光データ記憶システム内のトラッキング誤差信号のハード・セクタ雑音劣化を補償するシステムおよび方法 | |
JPS6145415A (ja) | 光記憶装置の読出し回路 | |
JPS60157768A (ja) | 磁気記憶装置 | |
JP2795647B2 (ja) | 微分回路及びその微分回路を用いた磁気記録再生回路 | |
JPH01100712A (ja) | 磁気記録再生装置 | |
JP3038721B2 (ja) | Rf信号補正回路 | |
JPS59104875A (ja) | ドロツプアウト補償装置 | |
JPS6182334A (ja) | 外乱情報再生装置 | |
JPH0378311A (ja) | データ復調回路 | |
JPS6182378A (ja) | ドロツプアウト検出回路 | |
JPH03154270A (ja) | ノイズ低減装置 | |
JPH0430307A (ja) | 磁気ディスク装置のピーク検出方式及び記録媒体フォーマット構成方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |