JPH0250362A - データリード回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第６図、第７図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ａ）一実施例の構成の説明（第２図、第３図）（ロ）
一実施例の動作の説明（第４図、第５図）（Ｃ）他の実
施例の説明 発明の効果 〔概要〕 読取り信号をＡＧＣ＠＠後、パルス化して出力するデー
タリード回路に関し、 無信号部から有信号部に切換ねる際の有信号部の先頭で
のノイズの出力を防止することを目的とし、 入力信号に対するゲインが制御電圧によって変化する可
変ゲインアンプと、該可変ゲインアンプの出力から制御
電圧を発生する制御電圧発生部と、可変ゲインアンプの
出力を、スライスレベルを用いてパルス化してデータを
出力するパルス化回路とを有するデータリード回路にお
いて、制御電圧と所定のスライスレベルとを比較し、比
較結果によりパルス゛北回路のスライスレベルを変化せ
しめるコンパレータを設ける。

〔産業上の利用分野〕

本発明は、読取り信号をＡＧＣ＠御後、パルス化して出
力するデータリード回路に関する。

光ディスクの読取り信号等の入力アナログ信号からパル
ス化データを得るのに、データリード回路が広く利用さ
れている。

このデータリード回路では、入力信号のレベルの強弱を
補償し、均一なレベル信号を得るために、広く自動利得
調整回路（以下ＡＧＣ回路という）が用られている。

このようなＡＧＣ回路では、信号が存在する場合に良好
なＡＧＣ特性を発揮できるが、信号が存在しないとゲイ
ンの飽和が生じ、信号が存在し始めると、追従できず、
ノイズを出力するため、その対策が望まれている。

〔従来の技術〕

第６図は従来技術の説明図、第７図はＡＧＣ動作説明図
である。

第６図（Ａ）に示すように、従来のデータリード回路で
は、ＡＧＣ回路が、人力信号に対するゲイン（利得）が
制御電圧ＶＡＧＣによって変化する可変ゲインアンプ１
と、可変ゲインアンプｌの出力のレベルをモニタし、制
御電圧ＶＡＧＣを発生するピークディテクタ（制御電圧
発生部）２とで構成されていた。

このＡＧＣ出力は、パルス化回路３でパルス信号に整形
されると、読取り信号等の入力信号に対する再生データ
が得られる。

このＡＧＣ動作は、次のようによって行われる。

第７図（Ａ）は可変ゲイン（利得）アンプ１のゲイン特
性図であり、ｖｌは最小ゲインの時の制御電圧、ｖ２は
ＡＧＣ動作前の待ち受はゲインの時の制御電圧、ｖ３は
飽和ゲインの時の制御電圧である。

待ち受はゲインは、いかなる信号も、このゲインであれ
ば、再生可能であるように設定され、制御電圧ｖ３は、
これ以上電圧が下っても、ゲインが殆ど変化しない飽和
点である。

一方、ピークディテクタ２は、可変利得アンプｌの出力
を２つのスライス■１、ｖｈでモニタしている。

高スライスｖｈは、コントロール電圧ＶＡＧＣを上げる
よう制御する電圧で、ある信号パルスのピークがｖｈを
超えると、コントロール電圧ＶＡＧＣを上げ、ＡＧＣゲ
インＧを下げる。

又、低スライス■ｌは、コントロール電圧ＶＡＧＣを下
げるよう制御する電圧で、ある信号パルスのピークがｖ
ｈ以下で、７１以上の場合に、コントロール電圧ＶＡＧ
Ｃを下げるように制御を行い、ＡＧＣゲインＧを上げる
。

更に、ある信号パルスのピークが■！以下の場合には、
コントロール電圧ＶＡＣ；Ｃは、ある時定数で下ってい
き、遂には零となり、最大ゲインＧとなる。

これらの制御によって入力信号のピークが、高スライス
ｖｈに等しくなるように、自動的に利得制御され、入力
信号の強弱に対応できる。

〔発明が解決しようとする課題〕

このようなＡＧＣＩＩＩ？ＩＩは、信号が連続入力され
る場合には、極めて有効である。

しかし、信号が途中で中断するものに対しては、不具合
が生じる。

例えば、光デイスク装置のデータ再生系に用いると、光
ディスクは、ランダムライト方式のため、連続的にデー
タがライトされているとは限らない。

このため、ライト（記録）データ間に未記録部が存在す
る。このライトデータ部の前後に、未記録部をリードし
た場合の制御電圧ＶＡＧＣの挙動を第７図（Ｂ）に示す
。

制御電圧ＶＡＧＣは、■２でスタートとするが、この時
は何も信号がないので、ある時定数で下がっていき■３
に近づくに従い、アンプゲインＧはどんどん上がる。

従って、ノイズ成分の中で低スライス■ｌを超えるもの
が現れるようになる。

信号が存在すると、信号成分が高スライスｖｈを超え、
制御電圧ＶＡＧＣは■２を超えてゲインＧは下がり、信
号に応じてゲインＧは、信号のピークが高スライスｖｈ
になるように制御される。

そして未記録部の信号の存在しない期間となると、再び
信号ピークが■！以下となるので、制御電圧ＶＡＧＣは
下がり、ｖ３に近づくに従ってアンプゲインＧはどんど
ん上がる。

そして、ゲインが上がるので、ノイズ成分の中で、■！
を超えるものが現れ、制御電圧ＶＡＧＣは更に早く下が
るようになる。

■３になった時に、アンプゲインＧは飽和しており、そ
の時のノイズのほとんどは、低スライス■！！を超えて
いる。

ノイズの内、高スライスｖｈを超えるものがあるかもし
れないが、その比率ははるかに小さいので、制御電圧Ｖ
ＡＧＣは急速に下がっていき、■３を通りこして零まで
落ちる。

このため、第６図（Ｂ）に示すように、無信号部をリー
ドし、ＡＧＣアンプゲインＧが最大となっている状態で
信号がリードされると、信号の先頭部でＡＧＣゲインが
最大から追従するまで時間がかかるため、パルス化回路
３で、この間ノイズがスライスレベルを越え、記録され
た信号だけでなく、ノイズも出力されてしまうという問
題があった。

この状態は、光ディスクのセクタマークサーチ時に、し
ばしば発生するため、セクタマークの検出性能が劣化し
ていた。

従って、本発明は、無信号部から有信号部に切換ねる際
の有信号部の先頭でのノイズの出力を防止することので
きるデータリード回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図に示すように、人力信号に対するゲイ
ンが制御電圧によって変化する可変ゲインアンプ１と、
該可変ゲインアンプｌの出力から制御電圧を発生する制
御電圧発生部２と、該可変ゲインアンプｌの出力を、ス
ライスレベルを用いてパルス化してデータを出力するパ
ルス化回路３とを有するデータリード回路において、該
制御電圧と所定のスライスレベルとを比較し、比較結果
により該パルス化回路３のスライスレベルを変化せしめ
るコンパレータ４を設けるものである。

〔作用〕

本発明では、制御電圧をコンパレータ４で監視し、制御
電圧がスライスレベル以下の小の間は、ゲインＧが過大
であるから、パルス化回路３のパルス化のためスライス
レベルを大として、ノイズが出力されないようにしたも
のである。

これによって、ゲインが最大となっている状態からＡＧ
Ｃが追従するまでの間、ノイズ出力を防ぎ、エラーを少
なくすることができる。

〔実施例〕

（ａ）　　一実施例の構成の説明 第２図及び第３図は本発明の一実施例回路図である。

図中、第１図及び第６図で示したものと同一のものは、
同一の記号で示してあり、４ａは反転回路であり、コン
パレータ４の出力を反転してゲート信号ＧＴを出力する
もの、６は微分回路であり、入力リード信号を微分する
もの、７はローパスフィルタであり、コイルＬとコンデ
ンサＣの並列回路を構成し、可変ゲインアンプｌの出力
の高周波成分をカットしてピークディテクタ２へ出力す
るものである。

又、ｒｌ、ｒ２は分圧抵抗であり、コンパレータ４にス
ライスレベル（電圧）Ｖｓを与えるもの、「ａは入力抵
抗であり、制御電圧ＶＡＧＣをコンパレータ４に入力す
るためのもの、ｒ４はコンパレータ４のゲイン調整用抵
抗である。

第３図はパルス化回路３の詳細を示し、３０はパルスシ
ェイパ（パルス整形回路）であり、２相のＡＧＣ出力Ａ
ＧＣＯ１＊ＡＧＣＯをパルス整形して出力するもの、３
１はスライスバイアス付与回路であり、ゲート信号ＧＴ
が“ロー”の時に、抵抗ｒｓ間の電位差を大とし、高ス
ライスバイアスｖｂｈを、ゲート信号ＧＴが“ハイ”の
時に、抵抗ｒＧ間の電位差を小とし、低スライスバイア
ス■ｂ２を、後述するコンパレータの入力に与えるもの
である。

３２は第１のコンパレータであり、第２のＡＧＣ出力＊
ＡＧＣＯに対し第１のＡＧＣ出力ＡＧＣ０をスライスレ
ベルとしてスライスするもの、３３は第２のコンパレー
タであり、第１のＡＧＣ出力ＡＧＣＯに対し、第２のＡ
ＧＣ出力＊ＡＧＣＯをスライスレベルとしてスライスす
るものである。

３４はフリップフロップであり、第１のコンパレータ３
２の出力でセットされ、第２のコンパレータ３３の出力
でリセットされ、データウィンドｗｄを作成するもの、
３５はアンドゲートであり、データウィンドｗｄで開き
、パルスシェイパ３０のパルス出力を出力するもの、３
６はモノステーブル回路であり、アンドゲート３５の出
力を一定幅のリードデータＲＤ　　ＤＡＴＡに変換し、
出力するものである。

（ハ）一実施例の動作の説明 第４図は本発明の一実施例要部波形図、第５図は本発明
の一実施例動作説明図である。

光ディスクから光学ヘッドが読取ったＲＦ信号（リード
信号）ＲＤＳは微分回路６に入力され、微分され、微分
信号ＲＤＳ’は第４図の如くなる。

微分リード信号ＲＤＳ’は、可変ゲインアンプｌに入力
し、所望のゲインＧが付与され、ローパスフィルタ７を
通してピークディテクタ２に入力し、ＡＧＣ出力ＡＧＣ
Ｏ（＊ＡＧＣＯ）となってパルス化回路３に入力する。

ピークディテクタ２では、可変ゲインアンプ１の出力信
号のピークを検出し、前述の如く２つのスライスレベル
ｖｚ、ｖｈと比較し、制御電圧ＶＡＧＣを可変ゲインア
ンプ１に出力する。

従って、制御電圧ＶＡＧＣは、待ち受は電圧Ｖ２から下
がり、ゲインＧを上げ、信号が入力されると、急激に上
昇し、ゲインＧを下げる。

以降、入力信号に応じてＡＧＣ出力ＡＧＣＯがｖｈとな
るようＡＧＣ’ｌＨＨされ、信号がなくなると、制御電
圧ＶＡＧＣは、ゲインＧを上゛げるため急激に下がり、
零に近づき、第４図のような挙動を示す。

このため、第４図のＡＧＣ出力ＡＧＣＯのように、無信
号期間から信号期間に変化すると、信号期間の先頭にお
いて、ＡＧＣが追従するまで、大ゲインで大きな振幅に
増幅する。

即ち、信号期間の先頭では、ＡＧＣが追従し、制御電圧
ＶＡＧＣが■３を越えるまで、ノイズ成分も大きな振幅
を有する。

一方、コンパレータ４は、ピークディテクタ２の制御電
圧ＶＡＧＣと、分圧抵抗ｒ１、ｒ２によるスライスレベ
ルｖ３とを比較している。

このスライスレベルｖ３は、前述の飽和点の制御電圧ｖ
３と同一の値に設定されている。

コンパレータ４は、ＶＡＧＣ≦ｖ３なら“ノｈイ”のＶ
ＡＧＣ≧■３なら“ロー”の出力を発する。

従って、制御電圧ＶＡ（１；Ｃが飽和電圧■３以下にな
ると、　ハイ”の出力が発せられ、反転回路４ａで反転
され、ゲート信号ＧＴとなる。

このゲート信号ＧＴは、第４図に示すように、制御電圧
ＶＡＧＣが飽和電位ｖ３を超えると“ハイ”、Ｖ３以下
なら“ロー”の信号であり、信号期間のローゲイン期間
と、無信号期間の飽和ゲイン期間を識別している。

スライスバイアス付与回路３１では、ゲート信号ＧＴが
“ロー”であると、抵抗ｒｅ間ａ、ｂの電位差が大とな
る。

従って、第５図（Ｃ）に示すように、コンパレータ３２
の入力ＡＧＣＯ＊ＡＧＣＯ間のバイアス電位をｖｂｈの
ように大とする。

一方、ゲート信号Ｃ，Ｔが“ハイ”であると、抵抗ｒＧ
間ａ、ｂの電位差が小となる。

従って、第５図（Ｂ）に示すように、コンパレタ３２の
入力ＡＧＣＯ１ＩＡＧＣＯ間のバイアス電位をｖｂ２の
ように小とする。

このことは、コンパレータ３２におけるスライスレベル
ＡＧＣＯを変化していることになる。

コンパレータ３３は、逆相入力であるが同様の動作であ
り、スライスレベル＊ＡＧＣδが変化する。

コンパレータ３２では、第５図（Ａ）のように、ＡＧＣ
出力ＡＧＣＯをスライスレベルとしてＡＧＣ出力＊ＡＧ
ＣＯをスライスし、出力をフリップフロップ３４のセッ
ト端子に入力する。

一方、コンパレータ３３では、第５図（Ａ）のヨウに、
ＡＧＣ出力＊ＡＧＣＯをスライスレベルとしてＡＧＣ出
力ＡＧＣＯをスライスし、出力をフリップフロップ３４
のリセット端子に入力する。

フリップフロップ３４は、コンパレータ３２の出力の立
上りでセットされ、コンパレータ３３の出力の立上りで
リセットされ、データウィンドＷｄを作成する。

アンドゲート３５は、データウィンドｗｄで開き、パル
スシェイパ３０のパルス出力をモノステーブル回路３６
に出力する。

従って、第４図に示すように、無信号期間において、制
御電圧ＶＡＧＣが■３以下となると、ゲート信号ＧＴが
“ロー”となり、スライスバイアスが高のｖｂｈとなっ
て、スライスレベルが上昇する。

このため、第５図（Ｃ）に示すように、ノイズが増幅さ
れても、スライスにかからなくなり、ノイズ部分でデー
タウィンドｗｄが発生しない。

これにより、ノイズが大きく増幅されても、ノイズの出
力はカットされる。

この動作は、制御電圧ＶＡＧＣが■３を越える、信号期
間の先頭のＡＧＣ追従期間にも行われるので、信号期間
の先頭において、ノイズレベルが大となっても、ノイズ
成分が出力されることはない。

ＡＧＣが追従すると、ゲート信号ＧＴが“ハイ”レベル
となり、スライスバイアスが低のｖｂ２となって、スラ
イスレベルが下がり、ＡＧＣゲインＧに応じたスライス
が行われる。

又、この実施例では、信号期間の後に来る無信号期間に
おいて、第４図のように制御電圧ＶＡＧＣが小となりＡ
ＧＣゲインＧが大となって、ノイズレベルが大となるが
、この時もゲート信号ＧＴが“ロー”レベルとなって、
スライスバイアスを高にするので、ノイズが同様にカッ
トされる。

このようにして、制御電圧ＶＡＧＣが小となり、ゲイン
Ｇが大となると、スライスバイアスを高として、ノイズ
成分をカットするウィンド信号が作成され、ノイズ成分
の出力が防止される。

これによって、ＡＧＣゲインが最大となっている状態で
信号入力された際に、ＡＧＣが追従するまでのノイズ出
力を防止し、エラーを少なくできる。

（Ｃ）　　他の実施例の説明 上述の実施例では、データウィンド信号作成のためのス
ライスレベルをゲート信号ＧＴで操作しているが、他の
パルス作成のための、スライスレベルをゲートＧＴで操
作するようにしてもよい。

又、光デイスク装置の読取り信号を対象としたが、他の
読取り信号であっても、他の周知の入力信号であっても
よい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、無信号入力時のＡ
ＧＣゲイン最大の状態で信号入力された際のＡＧＣゲイ
ンが追従するまでのノイズの出力を防止できるという効
果を奏し、無信号部と有信号部を有する読取り信号の再
生性能を向上するのに寄与する。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図及び第３図は本発明の一実施例回路図、第４図は
本発明の一実施例要部波形図、第５図は本発明の一実施
例動作説明図、第６図は従来技術の説明図、 第７図はＡＧＣ動作説明図である。 図中、１・−可変ゲインアンプ、 ２−・ピークディテクタ ）、 ３・−・パルス化回路、 ４・−コンパレータ。 （制御電圧発生部

Claims (1)

【特許請求の範囲】
1. （１）入力信号に対するゲインが制御電圧によって変化
   する可変ゲインアンプ（１）と、 該可変ゲインアンプ（１）の出力から制御電圧を発生す
   る制御電圧発生部（２）と、 該可変ゲインアンプ（１）の出力を、スライスレベルを
   用いてパルス化してデータを出力するパルス化回路（３
   ）とを有するデータリード回路において、 該制御電圧と所定のスライスレベルとを比較し、比較結
   果により該パルス化回路（３）のスライスレベルを変化
   せしめるコンパレータ（４）を設けたことを 特徴とするデータリード回路。