JPH02500226A - マルチプロセッサコンピュータシステムにおいてシステムリソースへの充分なアクセスを確保するコマンダノード方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マルチプロセッサコンピュータシステムにおいてシステムリソースへの充分なア クセスを確保するコマンダノード方法及び装置 血豆韮亘 本発明は、コンピュータシステムに係り、より詳細には、バスによって相互接続 された多数のプロセッサを有すると共に、リソースへのアクセスコマンドを開始 することのできるコンピュータシステムに係る。

近代的なコンピュータシステムは、・多数のプロセッサと、メモリリソースと、 高い全計算能力を得るために共通のバスによって相互接続された入力／出力（Ｉ ｌｏ）装置とを有している。このような構造では、１秒当たり数百万の命令を実 行することのできる非常に能力の高いシステムを構成することができ−を一卯時 に１−クーセースしようとする。ときには多数のプロセッサが相互接続されてい ることによって問題が生じる。例えば、多数のプロセッサの各々が読み取り一変 更書き込み（ＲＭＷ）動作を試みたときに問題が生じる。ＲＭＷ動作においては 、１つのプロセッサがメモリ位置からデータを検索し、そのデータに基づいて演 算を実行し、そして変更したデータを元のメモリ位置に書き戻す、１つのプロセ ッサが１つのメモリ位置に対してＲＭＷ動作を開始し、そしてこの第１プロセツ サのＲＭＷ動作の「読み取り」動作と「書き込み」動作との間の時間中に第２の プロセッサがその同じメモリ位置に対してＲＭＷ動作を試みた場合には、システ ムの完全性に影響を及ぼすような予想できない結果を招く。

多数のプロセッサが同じメモリ位置に対してＲＭＷ動作を実行しないようにする １つの方法は、「インターロック読み取り」コマンドのような排他的なアクセス コマンドを形成することである。これには、ロックピットのようなｒロック」イ ンジケータの使用が含まれ、このビットは、ＲＭＷ動作の「読み取り」部分が実 行されるときにセットされると共に、ＲＭＷ動作の「書き込み」部分が完了した 後にリセットされるものである。

ロックピットがセットされたときに第２のプロセッサがメモリ内の位置に対して ＲＭＷ動作を開始しようと試みると、メモリはロック状態情報を返送する。この ロック状態情報は、第２のインターロック読み取りコマンドがメモリによって受 け入れられなかったことをプロセッサに指示する。

インターロック読み取り動作は、ＲＭＷ動作を各々実行しようと試みる多数のプ ロセッサによって生じる問題を軽減する。

プロセッサは、例えば、ラウントロピンアルゴリズムを用いる仲裁プロセッサに より、このようなインターロック読み取り動作に対するバスへのアクセスが公平 に許可される。然し乍ら、依然として性能上の制約がある０例えば、あるバスト ラフィック状態のもとでは、特定のプロセッサがロックされたメモリ位置に繰り 返し遭遇し、メモリリソースへの必要なアクセスを適時に得ることができない。

このような問題は、メモリモジュールに対して多数のロックピットを設け、各ロ ックピットをメモリモジュール全体ではなくてメモリモジュールの一部分に関連 させることにより軽減される。このような多数のロックピットは、メモリモジュ ールに対するインターロックされた読み取り動作の微細な「粒度」を与え、イン ターロック読み取り動作の後のメモリのより小さな部分をタイピングアップする ことができる。多数のロックピットを含むシステムが米国特許出願第０４４．９ ５４号（ＤＥＣ−１３６）に開示されている。

又、この解決策は、より高いアクセスレートでＲＭＷ動作を実行できるようにし 、これにより、システムのスループットを向上させる。然し乍ら、ある状態のも とでは、選択されたプロセッサがまだメモリアクセスの問題に遭遇する。バスの 仲裁は、ノードにシステムバスに対する公平なアクセスを与えることによりノー ドがシステムバスに対する充分なアクセスを得るよう助けることができる。然し 乍ら、ある状態のもとでは、このような公平なバスアクセスは、メモリ自体に対 して充分なアクセスを保証しない。例えば、同時にインターロック読み取りコマ ンドを実行する２つ以上のプロセッサを、他のノードからのインターロック読み 取りコマンドと同期させ、メモリが他のノードによってロックされたときにある プロセッサのみがメモリにコマンドを与えるようにし、これらのプロセッサがメ モリリソースへのアクセスを効果的に拒絶されるようにすることができる。

マルチプロセッサシステムにおいてシステムリソースを長時間拒絶することを含 む第２の例は、Ｉ１０アダプタが要求に応じることのできる速度よりも高い速度 で多数のプロセッサがＩ１０バスへのアクセスを試みるときである。従って、Ｉ １０アダプタの入力待ち行列は、急速にいっばいとなり、その後にＩ１０バスへ のアクセスを試みるプロセッサに［ノー・アクノーリッジＪ　（ＮＡＣＫ）指示 を生じる。

上記の説明では、プロセッサノード、メモリノード及びＩ１０ノードを用いたコ ンピュータシステムの動作が強調されたが、コマンダノード、即ちバス上のトラ ンザクションを開始するノード、及びレスポンダノード、即ちコマンダノードに よって開始されたトランザクションに対応するノードについてシステムを更に詳 細に説明する０種々の時間に、１つの装置がコマンダノード又はレスポンダノー ドのいずれかとして働くことができる。

且ユ亘亙ｌ そこで、本発明の目的は、システムリソースに対して充分なアクセスが許可され るコマンダノードを提供することである。

本発明の更に別の目的は、インターロック読み取りコマンドを発生するコマンダ ノードであって、メモリリソースに対して充分なアクセスが許可されるコマンダ ノードを提供することである。

本発明の更に別の目的は、別のノードがシステムリソースに対する充分なアクセ スを拒絶されたときにアクセスコマンドが禁止されるようなコマンダノードを提 供することである。

本発明の更に別の目的及び効果は、その一部分が以下の説明に述べられておりそ してその一部分が以下の説明から自明であり、もしくは本発明を実施することに よって学び取ることができよう０本発明の目的及び効果は、請求の範囲に特に指 摘する手段及びその組合せによって実現及び達成することができよう。

本発明は、プロセッサによって受け取ったリソース拒絶指示に応答し、そのリソ ース拒絶指示を受け取ったプロセッサに対してリソースが充分な処理を与えるこ とができるまでシステムリソースに付加的な要求を出すコマンドの発生を制限す ることにより、公知の問題及び欠点を解消する。

これらの目的を達成するためそして本発明の目的によれば、ここに実施して広く 説明するように、バスに接続されていて、リソースノードへのアクセスを得るた めにアクセスコマンドを発生する他のノードが、ノードリソースへ公平にアクセ スできるよう確保する多ノードデータ処理システムが提供される。このシステム は、レスポンダノードとして働くリソースノードを備えている。このリソースノ ードは、アクセスコマンドを処理する手段と、この処理手段がアクセスコマンド に応答しないように阻止されたときにリソース拒絶指示を送信する手段とを備え ている。又、システムは、各々コマンダノードとして働く複数のノードを備えて おり、その各々は、バスを経てリソースノードへ上記アクセスコマンドを送信す る手段を備えている。ノードの１つには、リソース拒絶指示に応答して、コマン ダノードからのアクセスコマンドが所定のロックアウトアサート基準によりリソ ースノードから不充分な応答を受け取ったときに、ロックアウトアクチベータを アサートするための手段が設けられている。

更に、システムは、コマンダノードの１つに接続されたロックアウトインジケー タであって、ロックアウトアクチベータのアサート動作に応答して、ロックアウ トアクチベータがアサートされるときのアサート状態と、非アサート状態との間 で動作することのできるロックアウトインジケータと、このロックアウトインジ ケータを監視すると共に、ロックアウトインジケータがアサート状態にあるとき に所定のアクセスゲート基準に基づいてリソースノードへのアクセスコマンドの 発生を阻止するためのロックアウトチェック手段とを備えている。

本明細書に組み込まれてその一部分を構成する添付図面には、本発明の一実施例 が示されておりぐこれを参照して、本発明の詳細な説明する。

（７）７７１更 第１図は、本発明によるデータ処理システムのブロック図、第２図は、第１図の データ処理システムのバスに接続されたノードのブロック図、 第３図は、第１図のデータ処理システムに用いられるタイミング信号を示す代表 的なタイミング図、第４図は、第１図及び第２図のノードに用いられるデータイ ンターフェイス６１のブロック図、 第５図は、第１図のデータ処理システムのアービタのブロック図、 第６図は、インターロック読み取りトランザクション中に第１図のシステムバス に現われる信号を示すタイミング図、第７図は、第１図のデータ処理システムの プロセッサノー第８図は、第１図のデータ処理システムのメモリノードのブロッ ク図、 第９図は、第８図のプロセッサノードのロックアウトチェック回路のブロック図 、そして 第１０図は、本発明による一連のアクセスコマンドトランザクションの一例を示 す図である。

ましい　の　な 以下、添付図面に示された本発明の好ましい実施例を詳細に説明する。

Ａ、システム全体の説明 第１図は、本発明によるデータ処理システム２０の一例を示している。システム ２０の中心部はシステムバス２５であり、これは、多数のプロセッサと、メモリ サブシステムと、Ｉ１０システムとの間で通信を行なうことのできる同期バスで ある。

システムバス２５を介しての通信は、周期的なバスサイクルを用いて同期的に行 なわれる。システムバス２５に対する典型的なバスサイクルタイムは、６４ｎＳ である。

第１図において、システムバス２５は、２つのプロセッサ３１及び３５と、メモ リ３９と、１つのＩ１０インターフェイス４１と、１つのＩ１０ユニット５１と に接続される。Ｉ１０ユニット５３は、Ｉ１０パス４５及びＩ１０ユニットイン ターフェイス４１によりシステムバス２５に接続される。

データ処理システム２０の好ましい実施例では、中央アービタ（仲裁回路）２８ もシステムバス２５に接続されている。

アービタ２８は、幾つかのタイミング及びバス仲裁信号をシスラムバス２５上の 他の装置へ直接供給し、ある信号をこれらの装置とで共有する。

第１図に示されたものは、現在好ましいと考えられるものであり、必ずしも本発 明をこれに限定するものではない。例えば、Ｉ１０ユニット５３はシステムバス ２５に直接接続することができるし、アービタ２８は、本発明について述べるよ うに動作しなくてもよい。

本発明を説明する上で使用する用語として、プロセッサ３１及び３３、メモリ３ ９、Ｉ１０インターフェイス４１、及びＩ１０装置５１は、全て「ノード」と称 する。「ノード」とは、システムバス２５に接続されるハードウェア装置と定義 する。

本発明を説明するのに用いる用語によれば、「信号」又は「ライン」は、物理的 な配線の名称を指すものとして交換可能に用いられる。「データ」又は「レベル 」という用語は、信号又はラインがとることのできる値を指すものとして用いら れる。

ノードは、システムバス２５を介して他のノードとの転送を実行する。「転送」 は、共通の送信器及び共通のアービタを分担する１つ以上の連続サイクルである 。例えば、あるノードがシステムバス２５上の別のノードから情報を得るために 開始する読み取り動作においては、第１のノードから第２のノードヘコマンドを 転送した後に、ある程度の時間が経ってから、第２のノードから第１のノードへ １つ以上の戻りデータを転送することが必要である。

「トランザクション」は、システムバス２５において実行される完全な論理的タ スクとして定められ、２つ以上の転送を含むことができる０例えば、コマンド転 送に続いて１つ以上の戻りデータ転送を行なう読み取り動作は１つのトランザク ションである。システムバス２５の好ましい実施例では、許容できるトランザク ションが種々のデータ長さの転送をサポートし、これは、読み取り、書き込み（ マスクされた）、インターロック読み取り、ロック解除書き込み及び割り込み動 作を含む。インターロック読み取りと、通常の即ち非インターロック読み取りと の相違は、特定位置に対するインターロック読み取りの場合にその位置に記憶さ れた情報を検索しそしてその後のインターロック読み取りコマンドによってアク セスをその記憶された情報に制限することである。アクセスの制限は、ロック機 構をセットすることによって行なわれる。その後のロック解除書き込みコマンド は、その指定の位置に情報を記憶し、そしてその位置においてロック機構をリセ ットすることによりその記憶された情報へのアクセスを復帰する。従って、イン ターロック読み取り／ロック解除書き込み動作は、ある種の読み取り一変更−書 き込み動作である。

システムバス２５は「保留された」バスであるから、他のノードが応答を待機し て浪費してしまうバスサイクルを使用できるようにすることにより、バスリソー スを効率良く使用するよう促す。保留されたバスにおいては、１つのノードがト ランザクションを開始した後に、そのトランザクションが完了する前に他のノー ドがバスにアクセスすることができる。従って、そのトランザクションを開始す るノードは、全トランザクション時間中バスを束縛するのではない。これに対し 、非保留バスの場合には、全トランザクション中バスが拘束される９例えば、シ ステムバス２５においては、ノードが読み取りトランザクションを開始しそして コマンドの転送を行なった後に、そのコマンド転送が向けられるノードは、その 要求されたデータを直ちに返送することができない。従って、コマンド転送と、 読み取りトランザクションの戻りデータ転送との間にバス２５のサイクルを使用 することができる。システムバス２５は他のノードがこれらのサイクルを使用で きるようにする。

システムバス２５を使用する場合に、各ノードは、情報の転送を行なうために異 なった役割を果たすことができる。これらの役割の１つが「コマンダ」であり、 これは現在処理中のトランザクションを開始したノードとして定義される。例え ば、書き込み又は読み取り動作においては、コマンダは、書き込み又は読み取り 動作を要求したノードであり、これは、必ずしもデータを送信もしくは受信する ノードでなくてもよい。システムバス２５の好ましいプロトコルにおいては、ノ ードは、たとえ別のノードがトランザクションのあるサイクル中にシステムバス ２５の所有権をもったとしても全トランザクションを通じてコマンダとして保持 される０例えば、あるノードは、読み取りトランザクションのコマンド転送に応 答してデータ転送中にシステムバス２５の制御権をもつが、二〇ノードはバスの コマンダとはならない。むしろ、二〇ノードは「レスポンダ」と称する。

レスポンダはコマンダに応答する。例えば、コマンダがノードＡからノードＢに データを書き込むための書き込み動作を開始した場合には、ノードＢがレスポン ダとなる。更に、データ処理システム２０においては、ノードが同時にコマンダ 及びレスポンダとなることがある。

送信器及び受信器は、個々の転送中にノードがとる役割を果たす。「送信器」は 、転送中にシステムバス２５に出される情報のソースであるノードとして定義さ れる。「受信器」は、送信器の相補的なものであり、転送中にシステムバス２５ に出された情報を受信するノードとして定義される６例えば、読み取りトランザ クション中に、コマンダは、最初、コマンドの転送中に送信器となりそして戻り データの転送中に受信器となる。

システムバス２５に接続されたノードがシステムバス２５上で送信器になろうと する場合には、そのノードが中央のアービタ２８とその特定ノードとの間に接続 された２本の要求ラインＣＭＤ　ＲＥＱ　（コマンド要求）及びＲＥＳ　ＲＥＱ 　（レスポンダ要求）の一方を肯定する。一般に、ノードは、そのＣＭＤ　ＲＥ Ｑラインを用いてコマンダとなることを要求しそしてシステムバス２５を介して トランザクションを開始し、そしてノードは、そのＲＥＳ　ＲＥＱラインを用い てレスポンダとなってデータ又はメツセージをコマンダへ返送する。一般に、中 央アービタ２８は、どのノードがバスへのアクセスを要求しているか（即ち、ど の要求ラインが肯定されたか）を検出する。

次いで、アービタは、肯定された要求ラインの１つに応答して、優先順位アルゴ リズムに基づいてバス２５への対応するノードアクセスを許可する。好ましい実 施例では、アービタ２８は、２つの独立した円形の待ち行列を維持し、即ち、そ の一方の待ち行列はコマンダ要求に対するものでありそしてもう一方はレスポン ダ要求に対するものである。好ましくは、レスポンダ要求はコマンダ要求よりも 優先順位が高く、コマンダ要求の前に処理される。

コマンダ要求ライン及びレスポンダ要求ラインは仲裁信号であると考えられる。

第１図に示すように、仲裁信号は、中央アービタ２８から各ノードへ送られるポ イント−ポイントの条件に応じた許可信号と、マルチパスサイクル転送を実行す るシステムバス拡張信号と、例えば、メモリのようなノードがシステムバス上の トラヒックを瞬間的に維持できなくなったときに新たなバストランザクションの 開始を制御するシステムバス抑制信号とを含む。

システムバス２５を構成することのできる他の形式の信号は、情報転送信号、応 答信号、制御信号、コンソール／フロントパネル信号、及び幾つかの種々の信号 を含む。情報転送信号は、データ信号、現在サイクル中にシステムバスで行なわ れるファンクションを表わすファンクション信号、コマンダを識別する識別子信 号、及びパリティ信号を含む。応答信号は、一般に、データ転送の状態を送信器 に通知するための受信器からの確認信号を含む。

制御信号は、クロック信号と、低いライン電圧又は低いＤＣ電圧を示す信号のよ うな警報信号と、初期化中に使用されるリセット信号と、ノード欠陥信号と、バ スのアイドリングサイクル中に用いられる欠陥信号と、エラー欠陥信号とを含む 。コンソール／フロントパネル信号は、直列データをシステムコンソールに送信 したりそこから受信したりするための信号と、始動時にブートプロセッサの特性 を制御するためのブート信号と、システムバス２５上のプロセッサの消去可能な Ｆ　ＲＯＭを変更できるようにする信号と、フロントパネルのＲＵＮ　ＬＩＧＨ Ｔを制御する信号と、あるノードのクロック論理回路にバッテリ電力を供給する 信号とを含む。その他の信号としては、スペア信号に加えて、各ノードがその識 別コードを定めることができるようにする識別信号を含む。

第２図は、システムバス２５に接続されたノード６０の一例を示している。ノー ド６０は、プロセッサであってもよいし、メモリであってもよいし、Ｉ１０ユニ ットであってもよいし、Ｉ１０インターフェイスであってもよい。第２図に示す 例では、ノード６０は、ノードに特定の論理回路６５と、ノードバス６７と、デ ータインターフェイス６１及びクロックデコーダ６３を含むシステムバスインタ ーフェイス６４とを備えている、デ、−タインターフェイス６１、グロックデコ ーダ６３及びノードバス６７は、システムバス２５に接続されたノードのための 標。

準的な要素であるのが好ましい。ノードに特定の論理回路６５は、システムバス インターフェイス６４とは異なった集積回路を用いており、好ましくは、ノード の特定の機能を実行するようにユーザによって指定された回路に加えて、ノード バス６７にインターフェイスする標準的な回路を含んでいる。一般に、データイ ンターフェイス６１は、ノード６０とシステムバス２５との間の主たる論理的及 び電気的なインターフェイスであり、クロックデコーダ６３は中央で発生される クロック信号に基づいてノード６０ヘタイミング信号を供給し、ノードバス６７ はデータインターフェイス６１とノードに特定の論理回路６５との間の高速イン ターフェイスをなす。

第２図に示されたノード６０及びシステムバスインターフェイス６４の好ましい 実施例では、クロックデコーダ６３は、システムバス２５を経て送られるべき信 号を形成するための制御回路を含んでおり、中央アービタ２８から受け取ったク ロック信号を処理して、ノードに特定な論理回路６５及びデータインターフェイ ス６１のためのタイミング信号を得るようにする。

クロックデコーダ６３によって得られたタイミング信号は中央で発生されたクロ ック信号を用いているので、ノード６０は、システムバス２５と同期して作動す る。

第３図は、１つのバスサイクル、クロックデコーダ６３によって受け取ったクロ ック信号、及びクロックデコーダ６３によって発生される幾つかのタイミング信 号を示すタイミング図である。クロックデコーダ６３によって受け取られるクロ ック信号は、第３図に示すように、Ｔｉｍｅ　Ｈ信号、ＴｉｍｅＬ信号及びＰｈ ａｓｅ信号を含む。Ｔｉｍｅ　Ｈ及びＴｉｍｅＬは、基本的なりロック信号の逆 数であり、そしてＰｈａｓｅ信号は、基本的なりロック信号を３で分割すること によって得られる。クロックデコーダ６３によって発生されたタイミング信号は 、Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６及びＣ６１を含み、これらは全て第 ３図に示されている。データインターフェイス６１によって要求されバスサイク ル当たり一度生じるこれらのタイミング信号は、データインターフェイス６１に 送られ、そしてデータインターフェイス６１に送られたタイミング信号と等価な ものを含む１組のタイミング信号がバッファされて、ノードに特定の論理回路６ ５に送られる。バッファ動作の目的は、ノードに特定の論理回路６５がタイミン グ信号を不適切にロードすることによってシステムバスインターフェイス６４の 動作に悪影響を及ぼさないようにすることである。クロック６３は、クロック信 号を使用して、各バスサイクルごとに６つのサブサイクルを形成し、そしてこれ らのサブサイクルを使用して、６つのタイミング信号ＣｘＹを形成する。但し、 Ｘ及びＹは、１つのタイミング信号を形成するように合成される２つの隣接する サブサイクルを表わしている。

システムバスの各ノードは、そのクロックデコーダ６３によって発生されたそれ 自身の対応する１組のタイミング信号を有している。通常、対応する信号は、シ ステム全体を通じて各ノードごとに全く同じ時間に生じるが、クロックデコーダ ６３と多数のノードの他の回路との間の変動により対応する信号間にタイミング 変動を招く。これらのタイミング変動は、一般に「クロックスキュー」として知 られている。

第４図は、データインターフェイス６１の好ましい実施例を示している。データ インターフェイス６１は、ノードバス６７の各ラインとシステムバス２５の各ラ インとの間に両方向性の高速インターフェイスを与えるための一時的な記憶回路 及びバス駆動回路の両方を含んでいる。第４図に示すように、データインターフ ェイス６１は、ノードバス６７からシステムバス２５への通信路を形成するため に記憶要素７０及び７２とシステムバスドライバ７４とを備えているのが好まし い、又、データインターフェイス６１は、システムバス２５からノードバス６７ への通信路を形成するために記憶要素８ｏ及びノードバスドライバ８２も備えて いる。データインターフェイス６１の説明で用いたように、「記憶要素」という 用語は、一般に、透過ラッチやマスター／スレーブ記憶要素のような双安定性の 記憶装置を指すものであって、特定の手段を指すものではない、当業者であれば 、どの形式の記憶要素が適当であるか明らかであろう。

第４図に示すように、記憶要素７０８は、その入力がノードバス６７からデータ を受け取るように接続されそしてその出力が記憶要素７２の入力に接続される。

記憶要素７２の出力は、システムバスドライバ７４の入力に接続され、そしてそ の出力はシステムバス２５に接続される。記憶要素７０及び７２は、クロックデ コーダ６３によって発生されたタイミング信号から導出されるノードバス制御信 号７６及び７８によって各々制御される。記憶要素７０及び７２は、ノードバス ６７からシステムバス２５ヘデータをバイブライン動作するための２段の一時的 な記憶手段を形成する８種々の個数の記憶段を使用することもできる。

システムバスドライバ７４は、システムバスドライバイネーブル信号７９によっ て制御される。システムバスドライバイネーブル信号７９の状態により、システ ムバスドライバ７４の入力は、その出力に接続されて記憶要素７２の出力のデー タをシステムバス２５に転送するか、又はその出力からデカップルされる。シス テムバスドライブイネーブル信号７９がシステムバスドライバ７４の入力と出力 をデカップルするときには、システムバスドライバ７４がシステムバス２５に高 インピーダンスを与える。又、システムバスドライブイネーブル７９は、システ ムバス２５から受け取ったクロック信号と、ノードに特定の論理回路６５から受 け取った制御信号とに基づいてクロックデコーダ６３によって発生される。

記憶要素８０は、その入力端子がシステムバス２５に接続されそしてその出力端 子がノードバスドライバ８２の入力に接続される。ノードバスドライバ８２の出 力はノードバス６７に接続されて戻される。好ましくは、透過ラッチである記憶 要素８０は、クロックデコーダ６３によって発生されたタイミング信号から導出 されるシステムバス制御信号８５によって制御される。ノードバスドライブ信号 ８７は、システムバスドライブ信号７９がシステムバスドライバ７４を制御する のと同様にノードバスドライバ８２を制御する。従って、ノードバスドライバ信 号８７に応答して、ノードバスドライバ８２はその入力をその出力に接続するか その入力をその出力からデカップルし、ノードバス６７に高インピーダンスを与 える。

システムバス２５を経ていかにデータが転送されるがを説明するために、システ ムバスドライブイネーブル信号７９と制御信号８５との間の関係を理解すること が重要である。ここに示す実施例では、この関係が第３図に示されている。シス テムバスドライブイネーブル信号７９は、通常、バスサイクルの始めから終りま で導出される。新たなデータは、バスサイクルにおいてドライバ伝播及びバス安 定時間が経過した後のある時間にシステムバス２５から受け取られるようになる 。好ましい実施例においては、記憶要素８０は透過ラッチである。制御信号８５ は、クロックＣ４５と論理的に透過である。バスのタイミングは、制御信号８５ が否定される若子前にシステムバス２５のデータが受け取られるように確保する 。記憶要素８０は、制御信号８５を否定する前の少なくとも設定時間に安定して いて且つ制御信号８５を否定した後の保持時間中安定したま）であるバスデータ を記憶する。

ノードバス６７は、ノードに特定の論理回路６５とシステムバス２５との間でデ ータインターフェイス６１により両方向性のデータ転送を行なうことのできる非 常に高速度のデータバスであるのが好ましい、第２図に示されたノード６０の好 ましい実施例では、ノードバス６７は、システムバスインターフェイス６４とノ ードに特定の論理回路６５との間の点７点接続を形成する相互接続手段である。

然し乍ら、本発明によれば、このような点７点相互接続は必要とされない。

第５図は、システムバス２５に接続された中央アービタ２８の好ましい実施例を 示している。中央アービタ２８は、システムバス２５のためのクロック信号を発 生すると共に、システムバス２５上のノードに対するバスの所有者関係を許可す る。

中央アービタ２８は、仲裁回路９０と、クロック回路９５と、発振器９７とを備 えているのが好ましい１発振器９７は、基本的なりロック信号を発生する。クロ ック９５は、仲裁回路７１のタイミング信号と、システムバス２５上でタイミン グをとるための基本的なＴｉｍｅ　Ｈ，Ｔｉｍｅ　Ｌ及びＰｈａｓｅクロック信 号とを発生する。仲裁回路７１は、コマンダ及びレスポンダの要求信号を受け取 り、システムバス２５にアクセスしようとしているノード間の競合の仲裁を果た し、そしてコマンダ及びレスポンダの要求に対する上記待ち行列を維持する。又 、仲裁回路７１は、幾つかの制御信号をクロック９５へ供給する。

Ｂ、インターロック動作の説明 上記で簡単に述べたように、バス２５において多数の種々の形式のトランザクシ ョンを行なうことができる。各々の場合に、トランザクションは、１つのノード から別のノードへの１つ以上の別々の転送で構成される。レスポンダノードが１ つ以上のバスサイクル中にコマンド転送を首尾良く受け取ると、レスポンダノー ドは、各転送サイクル後の第２のバスサイクルの始めにアクノーリッジ確認信号 を発生する。このようなアクノーリッジ信号は、元の転送に含まれたコマンドが 首尾良く実行されたことを指示するものではなく、その転送が所望のレスポンダ ノードの入力待ち行列に首尾良く入れられたことを単に示すだけである０本発明 に関連したトランザクションについては以下で簡単に述べる。

読み取りトランザクションは、ある領域のアドレススペースを管理しているレス ポンダノードの特定の位置からコマンダノードへ４バイト、８バイト、１６バイ ト又は３２バイトのブロックでデータを移動するのに用いられる。好ましい実施 例においては、メモリ及びＩ１０動作が共通のアドレススペースを参照するもの である。レスポンダノードは、メモリノードであってもよいし、プロセッサノー ドであってもよいし、又はＩ１０ノードであってもよい。

インターロック読み取りトランザクションは、読み取りトランザクションに類似 している。しかしながら、インターロック読み取りトランザクションの厳密な作 用は、レスポンダノードにおけるロックタグの状態に基づくものである。ロック タグは、アドレススペース内の位置又は位置のグループへのアクセスを阻止する 。ロックタグの作用は、システム２０のアドレススペースを金属性の“ブラック ボード（黒板）″にわたって現われるものとして心に描くことによって理解する ことができょう、ロックタグは、アドレススペース“ブラックボード“上の位置 又は位置のグループの最上部に除去可能に配置された磁気タグのように動作する 。インターロック読み取りトランザクションに指定されたアドレススペース内の 位置が既にロックタグで覆われている場合、換言すれば、指定のアドレススペー スが“ロック”されている場合は、レスポンダノードは“ロック”された応答メ ツセージを有するインターロック読み取り要求に応答し、データは返送されない 、これは、インターロック読み取りコマンドで指定されたアドレススペース内の 位置にアクセスできないことをコマンダに指示する。このロックされた応答メツ セージは、レスポンダノードがインターロック読み取りコマンドを処理した後で あって且つレスポンダノードが再びバス２５へのアクセス権を得られるようにな った後にコマンダへ送信される。従って、コマンダは、インターロック読み取り トランザクションのコマンド転送後の不定の時間にロックされた応答メツセージ を受け取る。

指定の位置がロックされていない場合、換言すればロックタグに関連されていな い場合には、インターロック読み取りコマンドで指定されたアドレスに記憶され た情報は、応答メツセージにおいて、インターロック読み取りコマンドを発生し たコマンダノードへ返送される。又、レスポンダノードは、インターロック読み 取りコマンドで指定されたアドレススペース内の位置へロックタグを取り付け、 これにより、その後のインターロック読み取りコマンドに対しアドレススペース 内の指定の位置へのアクセスを拒絶する。

アンロック書き込みトランザクションは、インターロック読み取りトランザクシ ョンに対して相補的なものである。コマンダノードが読み取りを首尾良く完了し そして読み取り一変更−書き込み動作において位置を変更すると、インターロッ ク読み取りコマンドによって一時的にロックされたアドレススペース内の位置を アンロックしなければならない。コマンダは、この動作と共に、アドレススペー ス内の指定の位置に対してアンロック書き込みトランザクションを実行し、適当 に変更されたデータを指定の位置に書き込む。レスポンダノードは、アドレスス ペースをアンロックしてデータを必要に応じて書き込むことによりアンロック書 き込みコマンドを処理する９次いで、ロックタグがクリアされる。

インターロック読み取りコマンド転送中にバス２５を経て送信されるメツセージ は、６４本のデータライン上にデータを含んでいる。このデータは、４ビツトの コマンドフィールドと、例えば、メモリ３９からプロセッサノード３１へ転送さ れるべきワードの数を指定する２ビット長さのフィールドと、データを読み取ろ うとするメモリ３９内のアドレス位置を指定する３０ビツトのアドレスとを含ん でいる。インターロック読み取りコマンド中に情報を搬送するシステムバス２５ の他のラインは、コマンド転送を指示する４ビツトフアンクシヨンコードを搬送 する４本のファンクションラインと、インターロック読み取りコマンドを開始し たコマンダノードを識別する６ビツトコードを搬送する６本のＩＤラインと、３ 本のパリティラインとを含む。

上記で簡単に述べたように、システムバス２５は、送信器によってバスに送られ た情報が首尾良く受け取られたことを指示するために受信器によって使用される 応答信号を含んでいる。

好ましい実施例においては、この応答信号は、３つの同一のワイヤオアド確認（ ＣＮＦ）ラインを含む、これら３本のラインが設けられる理由は、特に、Ｉ１０ レジスタへの書き込み又はインターロックコマンドの場合に、レスポンダが各コ マンドに応答して何を行なったかをコマンダが厳密に知るというバストランザク ションの完全性のために非常に重要だからである。それ故、受信器は、３本のＣ ＮＦライン全部をアサートすることによってアクノーリッジ（ＡＣＫ）確認を送 るか、又は３本のＣＮＦライン全部をアサートしないことによってノーアクノー リッジ（ＮＡＣ，Ｋ）確認を送るかのいずれかである。３本のＣＮＦライン全部 が同じ論理レベルで受信器によって受け取られないかどうかについて真のＣＮＦ 状態を判断するためにエラー修正ロジックが受信器に設けられている。

ＡＣＫ確認は、レスポンダが位置サイクルのコマンド転送から情報を受け入れた ことを指示するが、又はコマンダが位置サイクルの応答メツセージから情報を受 け入れたことを指示する。ＡＣＫ確認指示を生じる読み取りコマンド転送サイク ルは、レスボンサが若干時間的に後で読み取り応答メツセージを返送することを 指示する。

ＣＮＦラインを経て返送されたＮＡＣＫ確認は、受信器がコマンド転送のそのバ スサイクルから情報を受け入れないことを指示する。これは次の３つの理由が考 えられる。（１）システムバス２５上にパリティエラーが生じている。（２）例 えば、受信器の入力待ち行列がいっばいのときに、受信器が一時的にコマンドを 受け入れることができない、又は（３）指定のアドレスに対応するレスポンダノ ードがない６バスサイクルに対応する確認指示は、バスサイクルのサイクルに続 く第２のサイクルの始めに受信器ノードによってＣＮＦラインに送り出される。

インターロック読み取りトランザクションの一例を第６図について説明する。第 ６図の上部の水平軸は、バス２５における次々のバスサイクルを表している。第 ６図の左側に沿って垂直に現われる表示は、バス２５に含まれたラインのグルー プ、即ちファンクションライン、データライン、ＩＤライン、確認ライン及び仲 裁ラインを示している。第６図の水平及び垂直軸によって形成されるマトリック スの入力は、指定のバスサイクル中に指定のパスラインに現われるデータの形式 を示している。

バスサイクル０において、第１のコマンダノード、例えば、第１図のノード３１ は、アービタ２８へ至るＣＭＤ　ＲＥＱ仲裁要求ライン（ポイント−ポイントラ インの１つがアービタ２８に接続され、第１図に示されている）をアサートする 。従って、第６図は、サイクル１にシステムバス２５の仲裁ラインに現われる“ ｃｍｄｒ：１”要求を指示する。それより優先順位の高い他のノードがバスへ同 時にアクセスを要求していないと仮定すれば、プロセッサ３１がサイクルｌにお いてバスへのアクセス権を得、システムバス２５にメツセージを送信する。

サイクル１の間に、バス２５のファンクションラインに送られた情報は、バスの 情報がコマンド（ｃｍｄ）情報であることを指示する。バス２５のデータライン に送られたデータは、現在のトランザクションをインターロック読み取りトラン ザクションとして識別すると共に、プロセッサ３１ヘデータを返送すべきところ のメモリ３９のアドレスを指定するコマンド及びアドレス（Ｃ／　ａ　）データ で構成される。パスサイクルｌ中のＩＤラインは、バス２５に現在送信している プロセッサ（コマンダ／ｃｍｄｒ）ノード３１の識別コードを含む。

バスサイクル２の間には、現在のインターロック読み取りトランザクションに関 連した情報がバス２５に送られない。

インターロック読み取りトランザクションを開始した２サイクル（即ち所定時間 ）の後のバスサイクル３の始めにメモリ３９がバスサイクル１の間に送信された コマンド転送を受け取っている場合には、メモリノード３９がバス２５の確認ラ インにＡＣＫ確認信号を送信する。次いで、メモリ３９は、メモリ３９の入力待 ち行列にコマンドメツセージを入れる。

バスサイクル３の終了は、インターロック読み取りトランザクションにおける第 １の転送の終了となる。バス２５上のトランザクションは保留される性質のもの であるから、要求された情報がメモリ３９からプロセッサ３１へ返送される時間 は正確に定められない。応答時間は、要求を処理するためにメモリ３９によって 必要とされる時間と、システムバス２５が他のノードによって発生されたバス２ ５上の付加的なトラフィックを処理するに必要な時間とに基づく。インターロッ ク読み取りトランザクションの２つのトランザクション間の時間が特定されない ことは、バスサイクル３と４との間の第６図の点線によって示される。従って、 次の情報は第６図によりバスサイクル４ないし７に生じるものと示されるが、こ れはインターロック読み取りトランザクションに含まれるタイミングの特定例に すぎず、このようなトランザクションの第２の転送がバス２５の次のサイクルに おいて生じることを理解されたい。

メモリ３９は、インターロック読み取り転送メツセージをその入力待ち行列から 順次に移動しそしてその転送に含まれたアドレス情報を検査することによりイン ターロック読み取りコマンドを処理する。この情報は、以下で詳細に述べるロッ クタグに記憶されたアドレス値と比較される。記憶されたアドレス値とインター ロック読み取り転送のアドレス情報との間に一致がある場合には、これは、所望 のアドレス位置がその手前のインターロック読み取りコマンドによってロックさ れたことを指示する。次いで、メモリ３９は、′ロックされた”ファンクション コードを含むロックされた応答メツセージを、応答メツセージに必要とされる他 の情報と共にメモリノード３９の出力待ち行列に発生する。

ロックタグに記憶されたアドレス値とインターロック読み取り転送アドレス情報 との比較によって“ヒツト”が生じない場合には、即ち、転送されたアドレスが 記憶されたアドレスに対応しない場合には、メモリノード３９は、ファンクショ ンラインに対する“良好な読み取りデータ″　（ｇ　ｒ　ｄ　Ｏ）コードのよう な有効読み取り応答モードと、データラインに対する指定のアドレス位置の内容 と、ＩＤラインに対するインターロック読み取りコマンドを開始したコマンダノ ードのコマンダ識別コードとで構成される応答メツセージを形成する。この応答 メツセージはメモリノード３９の出力待ち行列にロードされる。

メモリ３９がインターロック読み取りトランザクションを処理しそして以下で詳 細に述べるようにその出力待ち行列内に応答メツセージを発生すると、メモリ３ ９は、アービタ２８に至るそのＲＥＳ　ＲＥＱ要求ライン（第１図に示す別のポ イント−ポイントライン）をアサートする。従って、仲裁ラインは、バスサイク ル４に第６図に示すようなレスポンダ要求（ｒｅｓｐ）指示を搬送する。このと きにそれより高い優先順位を有する他のノードがないと仮定すれば、アービタ２ ８は、バスサイクル５の間にバス２５へのメモリ３９のアクセスを許可する。

メモリ３９は、′良好な読み取りデータ″　（ｇｒｄｏ）信号を含む応答メツセ ージをシステムバス２５のファンクションラインに送信し、プロセッサ３１から メモリ３９への最初の転送のアドレスフィールドによって指定されたメモリ位置 からシステムバス２５のデータラインを経て８バイト（即ち、６４ビツト）のデ ータを送信し、そしてプロセッサ３１のＩＤをバス２５のＩＤラインに送信して 、そのインターロック読み取り要求を最初に発生したコマンダ（即ち、プロセッ サ３１）と戻りデータとを関連させる。

バスサイクル６の間に、このインターロック読み取りトランザクションに関連し たシステムバス２５にはトラフィックが現われない、更に、インターロック読み 取りトランザクションは、バスサイクル７において、プロセッサ３１がＡＣＫ確 認をバス２５の確認ラインに送信したときに終了となる。

メモリ内の同じ指定位置に対する第２のインターロック読み取りトランザクショ ンは、第６図のサイクル８−１５に示すように、バス上に現われるデータを生じ させる。サイクル８において、第２のコマンダ（ｃｍｄｒ＃２）はアービタ２８ へのコマンダ要求を開始する。バスサイクル９−１２は、サイクル１−４と同一 のトラフィックをバス２５上に生じさせる。しかしながら、メモリ３９は、受は 取ったインターロック読み取りコマンドを処理すると、ロックタグに記憶された アドレス値と、インターロック読み取りコマンドと共に送られたアドレスとの間 に一致を見つける。従って、例えば、サイクル１３においてバス２５のファンク ションラインにＬＯＧ応答が現われる。バスサイクル１４及び１５はサイクル６ 及び７と同一である。

Ｃ，プロセッサ３１の説明 第７図には、プロセッサ３１におけるノードに特定のロジツク６５の幾つかの要 素の詳細なブロック図が示されている。

プロセッサノード３１は、全てのノードにおいてそうであるように、バスインタ ーフェイス６４を備えている。又、プロセッサノード３１は、プロセッサロジッ ク２０２も備えている。第７図に示すように、プロセッサロジック２０２は、当 業者に良く知られたようにソフトウェアを実行するのに必要な中央処理ユニット （ＣＰＵ）回路を備えている。又、プロセッサロジック２０２は、必要なアプリ ケーションファンクションを実行すると共にシステムバス２５上での転送を制御 するためにシステム２０によって必要とされるコマンド及びアドレス情報を発生 する。

又、プロセッサノード３１はバスインターフェイス６４がら受け取ったシステム バス２５のファンクション、データ、ＩＤ及びパリティライン上の情報を監視し て、良く知られたようにこれら信号に対するパリティチェック動作を実行するた めのパリティエラーチェック回路２０４も備えている。パリティエラーが検出さ れると、信号らイン２０６にパリティエラー指示が発生される。

ＩＤライン上の情報は、比較回路２０８によって監視され、この比較回路には、 取り付はキャビネット内のプロセッサ３１の位置によって決定されるバックブレ ーン上の固定布線接続２１０からプロセッサ３１の識別コードも送られる。比較 器２゜７からの比較結果は、パリティエラー信号ライン２０６上の情報と共に、 ＡＣＫ確認発生器２０８へ送られる。パリティエラーが検出されずそして応答メ ツセージとしてバス２５を経て受け取ったＩＤコードがプロセッサ３１のＩＤコ ードと合致する場合には、プロセッサ３１に送られる応答転送の各サイクル後の 第２バスサイクルの始めに確認指示発生器２０８によってバス２５のＣＮＦライ ンにＡＣＫ指示が送られる。

バス２５のファンクション及びデータライン上の情報はバスインターフェイス６ ４を経て応答デコーダ２１２へ送られる。

デコーダ２１２は、バス２５上のメツセージがプロセッサ３１に対して意図され たものであるときに比較器２０７によってイネーブルされる。これは、比較器２ ０７からの肯定比較結果によって決定される。デコーダ２１２が比較器２０７に よってイネーブルされると、デコーダ２１２はシステムバス２５のファンクショ ンラインからのファンクションコードを抽出し、そして幾つかのファンクション コードに対し、バス２５のデータラインからプロセッサロジック２０２ヘコマン ド及びデータ情報を供給し、適当な処置を取るようにする。

本発明によれば、プロセッサは、プロセッサからのアクセスコマンドが所定のロ ックアウトアサート基準に基づいてリソースノードから充分な応答を受け取らな かったときに、リソース拒絶指示に応答してロックアウトアクチュベータを７サ ートするための手段を備えている。ここに実施するように、このような手段は拒 絶検出回路２１３を含む、ロック検出器２１３は、ロックされた応答コードがデ コーダ２１２によってデコードされたようにメモリ３９　（第１図）からの応答 メツセージにおいて受け取られたときに、バス２５のファンクションラインから 応答デコーダ２１２によって導出されたファンクション情報に応答してロックア ウトアクチュベータ２１５をアサートする。

ロックアウトアクチュベータ２１５はドライバ２５５に送られ、ロックアウトア クチュベータ２１５がアサートされたときに、プロセッサ３１がロックアウトイ ンジケータ２４０をアサートするようにする。

本発明によれば、プロセッサは、バスを経てメモリへアクセスコマンドを送信す るための手段も備えている。ここに実施するように、この送信手段はコマンド発 生器２１４より成る。

プロセッサ３１がバス２５上でトランザクションを開始しようとするときには、 コマンドアドレス及びデータ情報が、接続部２１０から送られたプロセッサ２１ のＩＤと共にコマンド発生器２１４へ送られる。コマンド発生器２１４は、コマ ンドメツセージを用意し、プロセッサ３１に対するコマンダ要求（ＣＭＤ　ＲＥ Ｑ）仲裁ライン２１６をアサートする。

以下で詳細に述べるようにロックアウトチェック回路２５０によって調整される ＣＭＤ　ＲＥＱライン２１６のゲート付きのものであるライン２１６ｇは、プロ セッサ３１がコマンダメツセージを送信するためにバス２５へのアクセスを所望 していることをアービタ２８（第７図には示さず）に指示する。アービタ２８は 、仲裁システムを用いて、元のインターロック読み取り転送の後の不定の時間に プロセッサ３１へのバスアクセスを許可する。

アクセスが許可されると、コマンド発生器２１４は、バスインターフェイス６４ がコマンド発生器２１４がらシステムバス２５ヘコマンドメツセージを送信する ようにさせる。

インターロック読み取りコマンドが送られるレスポンダノードは、インターロッ ク読み取りコマンド転送の２サイクル後にＡＣＫ確認信号を発生する。第７図に 示すように、コマンド発生器は、ＣＮＦラインを監視し、プロセッサ３１によっ てシステムバス２５にコマンド転送が送られた２つのバスサイクル後に、ＣＮＦ パスラインにおけるＡＣＫ確認の存在を検出する。

ＡＣＫ確認の存在が確認されないと、適当な修正処置が取られ、これは、好まし い実施例では、その手前のコマンドを再送信することよりなる。転送が完了する と、レスポンダノードはインターロック読み取りコマンドを処理しそして応答メ ツセージをシステムバス２５に返送する。システムバス２５上のトラフィック及 び待ち行列の長さによって不確定であるために、レスポンダノードは、コマンド 転送後の不定の時間に応答メツセージを発生する。

システム２０は、ワイヤドオアラインを含むロックアウトインジケータ２４０を 備えている。このロックアウトインジケータ２４０は、これがアサートされたと きに動作して、インターロック読み取りコマンドを発生するのを制限する。好ま しい実施例においては、ロックアウトインジケータ２４０は全てのノードに接続 されている。しかしながら、本発明では、必ずしもロックアウトインジケータ２ ４０が全てのノードに接続されなくても良い。

本発明によれば、プロセッサは、ロックアウトインジケータを監視し、ロックア ウトインジケータがアサート状態にあるときに所定のアクセスゲート基準に基づ いてプロセッサにょるアクセスコマンドの発生を阻止するためのロックアウトチ ェック手段を備えている。ここに実施するように、ロックアウトチェック手段は ロックアウトチェック回路２５０より成る。このロックアウトチェック回路２５ ０は、プロセッサ３１がバス２５へのアクセスを許可されるときにアサートされ るバスインターフェイス６４からのラインである許可信号２５２を受信する。

又、ロックアウトチェック信号２５０は、プロセッサロジック２０２からインタ ーロック読み取りコマンド指示２５４を受け取り、ロックアウト検出器２１３か らロックアウトアクチュベータ２１５を受け取り、そしてロックアウトインジケ ータ２４０から信号を受け取る。ロックアウトチェック回路２５０は、ロックア ウトインジケータ２４０の状態を監視し、ある状態のもとで、ロックアウトイン ジケータ２４０がアサートされたときに、ロックアウトチェック回路がアービタ ２８へ至るライン２６ｇ上にＣＮＤ　ＲＥＱレベルが発生されるのを抑制し、プ ロセッサ３１がインターロック読み取り転送を発生しないようにする。

別の実施例においては、ロックアウトチェック手段はプログラム可能なロジック アレイによって形成された状態マシーンに組み込まれても良い。

Ｄ、メモリ３９の説明 第８図は、レスポンダノードとして働くことのできるメモリ３９のブロック図で ある。第８図に示すように、メモリ３９は、コマンドデコード／アドレス／パリ ティチェック回路３００を備えている。この回路３００は、バスファンクション 、アドレス及び識別子ラインに接続され、良く知られたようにパリティチェック を行なう、又、回路３００は、バスアドレスライン上の情報を、レジスタ３０２ から送られてメモリ３９により作用されるアドレススペースの限界と比較し、こ の比較の結果をアドレス一致ライン３０１に供給する。バス２５を経て受け取ら れたアドレス情報がメモリ３９により作用されるアドレススペースのレンジ内に ありそしてパリティエラーが生じていない場合には、回路３００に接続されたＡ ＣＫ確認発生器３０４が、メモリ３９を行き先どする転送の送信サイクル後の第 ２サイクルの始めに３本のＣＮＦライン全部をアサートすることにより、ＡＣＫ 確認信号を発生する。

メモリ３９は、バス２５を経そしてバスインターフェイスユニット６４を経て受 け取ったメツセージ（ファンクション、ＩＤ及びデータ情報より成る）を記憶す るための入力待ち行列３０６を備えている。この入力待ち行列３０６は、バス２ ５を経て高い速度で受け取ったメツセージを、メモリ３９の比較的低速のロジッ クによる作用を受けられるようになるまで記憶することができる。入力待ち行列 ３０６は、バス２５のメツセージのデータフィールドに現われるアドレス情報が アドレス一致信号３０１のレベルによって決定されるメモリ３９に対するアドレ ススペースの範囲内にあるときに、バス２５からのメツセージを記憶することが できる。

入力待ち行列３０６の出力はデコーダ３０８に送られ、該デコーダは、入力待ち 行列３０６に記憶されたメツセージからアドレス及びコマンド情報を抽出する。

デコーダ３０８は、種々のコマンドをデコードするために多数の指示を供給する と共に、１組の並列信号ラインにアドレス情報を与えるが、デコーダ３０６のア ドレス及びコマンド出力は、第８図において、図示明瞭化のために束ねられたラ イン３０９及び３１１として各々示されている。

本発明によれば、メモリは、プロセッサからのアクセスコマンドに応答する手段 を含む、ここに実施するように、このような手段は、ロック制御器３１０及びメ モリアレイ３１２を含む、ロック制御器３１０は、参考としてここに取り上げる １９８７年５月１日出願の前記米国特許出願筒０４４，９５４　（Ｄ８７−０７ ３／ＤＥＣ１３６）に詳細に説明されている。アドレス及びコマンド情報はロッ ク制御器３１０に送られ、該制御器はインターロック読み取りコマンド及びアン ロック書き込みコマンドの処理を助成する。又、レコーダ３０８からのアドレス 及びコマンド情報はメモリアレイ３１２にも送られる。メモリアレイ３１２は、 読み取り及び書き込みコマンドに応答して、デコーダ３０８から受け取ったアド レス情報により指定されたアレイ３１２内の位置からデータを読み取ったりそこ にデータを書き込んだりする。良く知られているように、情報は、メモリアレイ ３１２において複数の別々の位置に記憶され、これらの位置は、アレイ３１２に 送られる読み取り及び書き込みコマンドによって指定されるアドレスによって識 別される。

制御器３１０からのロック状態信号３１４と、メモリアレイ３１２からのメモリ データは、応答発生器３１６に送られそしてこの発生器は出力応答メツセージを 発生する。発生器３１２からの応答メツセージは、メモリ３９が前記の仲裁プロ セスによってバスへのアクセス権を得るまで、出力待ち行列３１８に送られて記 憶される。

メモリ３９は、応答発生器３１６及び出力待ち行列３１８を備えている。応答発 生器３１６は、メモリ３１２から受け取ったデータと、制御器３１０から受け取 ったロック状態信号３１４のレベルと、デコーダ３０８から受け取ったコマンド 及びＩＤ情報とに基づいて応答メツセージを形成する。発生器３１６によって形 成された応答メツセージは、メモリ３９が要求されたデータを供給できるかどう かに基づいて２つの形式のいずれかとなる。応答されるコマンドが非インターロ ック読み取りコマンドである場合又はコマンドがインターロック読み取りコマン ドで且つロック状態信号３１４がアサートされない場合、応答発生器３１６は、 メモリ３１２内の指定の位置の要求された内容を含む第１形式のメツセージを形 成する。しかしながら、コマンドがインターロック読み取りコマンドであり且つ ロック状態ライン３１４がアサ−１・された場合には、応答発生器３１６は、フ ァンクションラインに対する“ロックされた”コードを有する第２形式のメツセ ージを形成し、これは、インターロック読み取りコマンドの指定されたアドレス がロックされた状態にあること、ひいては、要求されたデータがその受け取った インターロック読み取りコマンドに応答してメモリ３９によって送られた応答メ ツセージにないことを指示する。

発生器３１６が応答メツセージをコンパイルすると、これが出力待ち行列３１８ に送られる。出力待ち行列３１８は、メモリ３９がバス２５へのアクセスを望ん でいることをバスインターフェイス６４に知らせる。応答メツセージは、このよ うなアクセスが得られるまで不定の時間中出力待ち行列３１８に記憶される。

メモリ３９がバス２５へのアクセスを許可されると、出力待ち行列３１８に含ま れた応答メツセージがシステムバス２５に送られ、そのコマンドを最初に発生し たコマンダノードへ送られる。メモリ３９がコマンダノードによって最初に送ら れたコマンドの実行をいつ完了するかは分からず、そしてメモリ３９がその要求 されたデータ又はロック状態情報のいずれかを供給するためにバス２５へのアク セス権をいつ得るかも確がではないので、インターロック読み取りコマンドに対 応するロック状態情報は、元のインターロック読み取りコマンドの開始に続く不 定の時間にコマンダノードにおいてバス２５のファンクションラインに現われる 。

Ｅ、ロックアウトチェック回路２５０及びロック検出器２１３の説明 本発明によれば、ロックアウトインジケータを監視すると共に、ロックアウトイ ンジケータがアサート状態にあるときに所定のアクセスゲート基準に基づいてプ ロセッサによりメモリに送られるアクセスコマンドの発生を阻止するためにロッ クアウトチェック手段が含まれている。ここに実施するように、このロックアウ トチェック手段は、ロックアウトチェック回路２５０を備えている。プロセッサ は、更に、リソース拒絶指示に応答して、プロセッサからのアクセスコマンドが 所定のロックアウトアサート基準に基づいてメモリにより充分な応答を受け取ら なかったときにロックアウトアクチュベータをアサートするための手段を備えて いるのが好ましい、ここに実施するように、このようなアサート手段は、リソー ス拒絶指示に応答する拒絶検出回路２１３を何えており、上記拒絶指示は、好ま しい実施例では、ロックされた応答よりなる。第９図は、拒絶検出回路２１３及 びロックアウトチェック回路２５０のブロック図である。

デコーダ２１２は、ロックされた応答又は有効読み取りデータ応答の存在を各々 指示する制御ライン４０２及び４０４に信号を供給する。ロックされた応答信号 ４０２は拒絶回路２１３のセット端子に送られ、該回路２１３は、好ましい実施 例では、セット／リセット記憶要素であり、そのリセット端子は有効読み取りデ ータ応答信号４０４に接続される。記憶要素２１３の出力はロックアウトアクチ ュベータ２１５を構成し、これはドライバ２５５に送られて、ロックされた応答 がプロセッサ３１によりバス２５を経て受け取られたときにロックアウトインジ ケータ２４０が拒絶検出回路２１３によってアサートされるようになっている。

プロセッサ３１が単一のロックされた応答を受信することが所定のロックアウト アサート基準を構成する。即ち、単一のロックされた応答は、プロセッサ３１に より、プロセッサ３１がメモリ３９への充分なアクセスを得す即ち維持しないと いう指示として解釈される。本発明は、好ましい実施例に用いられる特定のロッ クアウトアサート基準に限定されるものではなく、他の基準を使用してもよいこ とを理解されたい６例えば、記憶要素２１３に代わってカウンタを使用し、プロ セッサ３１が複数のロックされた応答、例えば、３つのロックされた応答を受け 取ったときにのみロックアウトインジケータ２４０がセットされるようになって いてもよい。あるいは又、拒絶検出回路としてタイマを設けることもできる。

又、ロックアウトアクチュベータ２１５はロックアウトチェック回路２５０に接 続される。ロックアウトチェック回路２５０は、３人力のアンドゲート４０８を 含んでいる。このアンドゲート４０８への第１人力はロックアウトインジケータ ２４０である。アンドゲート４０８への第２人力は、ロックアウトアクチュベー タ２１５の反転されたレベルである。アンドゲートへの第３人力は、プロセッサ ロジック２０２がらのインターロック読み取りライン２５４であり、これがアサ ートされると、インターロック読み取りトランザクションがプロセッサロジック ２０２によって現在要求されていることを指示する。

アンドゲート４０８の出力は、“抑制”インジケータを構成し、これは反転され た形態で２人カアンドゲート４１０へ送られる。このアンドゲート４１０の他方 の入力は、コマンド発生器２１４からのＣＭＤ　ＲＥＱ　（コマンダ要求）ライ ン２１６である。アンドゲート４１０の出力は、記憶要素４１４のセット端子に 送られる。記憶要素４１４のリセット端子は、バスインターフェイス６４（第７ 図）から送られる許可信号２５２が送られ、バスインターフェイス６４は、これ が７サートされると、プロセッサ３１がバス２５へのアクセス権を得たことを指 示する。

拒絶検出器２１３及びロックアウトチェック回路２５０は、ロックアウトインジ ケータ２４０と共に、ノード３１を含むプロセッサノードによってメモリ３９へ の充分なアクセスを確保するための方法及び装置を構成する。インターロック読 み取りコマンドに応答してロックされた応答がプロセッサ３１によりメモリ３９ から受け取られると、これは、プロセッサ３１がメモリ３９の１部分へのアクセ スを拒絶されたことを示す。ロックアウトインジケータ２４０をセットすること により、プロセッサ３１は、他の処理ノードが新たなロックアウト読み取りコマ ンドの発生を制限できるようにする。特に、プロセッサ３１によりロックされた 応答を受け取りそしてロックアウトインジケータ２４０がその後にアサートされ ると、ロックアウトインジケータ２４０をアサートする前にインターロック読み 取りコマンドに対してまだバスアクセスを要求していないロックアウトインジケ ータ２４に接続されたプロセッサノードは、新たなインターロック読み取りコマ ンドを発生することができない。

これは、アンドゲート４０８によりＣＭＤ　ＲＥＱラインの抑制によって行なわ れる。この抑制は、好ましい実施例の所定のアクセスゲート基準を構成する次の ような条件が存在する場合に行なわれる。即ち、（１）インターロック読み取り 動作がプロセッサによって要求されている（即ち、ライン２５４がアサートされ ている）、（２）二〇ノードに対するロックアウトアクチュベータ２１５が現在 アサートされていない。そして（３）ロックアウトインジケータ２４０がアサー トされている。

もちろん、他のアクセスゲート基準を設けることもできる。

例えば、ＣＭＤ　ＲＥＱラインの抑制は、所定時間以上にわたって有効読み取り データ応答を収集するためにプロセッサ３１の欠陥に基づいて決めることができ る。

拒絶検出回路２１３及びロックアウト回路２５０の必ずしも両方がロックアウト コマンダノードに存在しなくてもよい。

即ち、ロックアウトインジケータ２４０をセットするが、アクセスコマンド又は アクセス拒絶コマンドの発生を阻止しないようなコマンダノードを設けることが 所望される。

多ノードシステムにおける本発明の好ましい実施例の動作の一例が第１１図に示 されている。第１１図は、システム２０と同様のシステムにおける４つのプロセ ッサノード、より詳細には、ノード１５．７．６及び２の特性を示している。と いうのは、これらノードは、首尾良く行なわれるインターロック読み取りトラン ザクション及びアンロック書き込みトランザクションより成るインターロックシ ーケンスを用いて読み取り一変更−書き込み動作を実施するからである。最も左 側の欄はバス２５における任意のトランザクション番号を示している。第１１１ の左側にある次の３つの欄は、このトランザクション中コマンダとなるノードを 各々示しており、コマンド情報の形式はそのノードによってバスに送られ、そし て応答メツセージはメモリ３９によりノードコマンドに応答して返送される。第 １１図の次の欄は、所与の時点でロックアウトインジケータ２４０をアサートす るノードを示している。１５．７．６及び２と番号が付けられた欄は、各時間の 終わりにおける各々のノード１５．７．６及び２の状態を示している。第１１図 におけるノードの番号は、キャビネットにおけるそれらの物理的な位置を示すも ので、添付図面における参照文字ではない。

第１１図に示されたトランザクション＃１を開始する前に、即ち、第１１図の最 も上の行の前に、ノード１５．７及び６は全てインターロック読み取りトランザ クション発生状態にある。

換言すれば、これらノードの各々は、メモリ３９内の同じ位置へのアクセス権を 得ようとしている。ノード２はアイドル状態にある。

トランザクション＝１において、ノード１５はバス２５へのアクセス権を得て、 インターロック読み取り要求をバスに送り出す。ノード１５はメモリ３９内の特 定の位置へのアクセスを最初に得るものであるから、この位置がアンロックされ そしてメモリ３９は有効読み取りデータ（ＧＲＤ）応答をバス２５のファンクシ ョンラインに返送する、このときにロックアウトインジケータ２４０をアサート しているノードはない、ノード１５は有効読み取りデータ応答を受け取っている から、アンロック書き込み発生状態へと進む。ノード７及び６は、インターロッ ク読み取りトランザクション発生状態に保たれる。

第１１図のトランザクション＃２において、ノード７はバスのアクセス権を得そ して同じメモリ位置に対してインターロック読み取りトランザクションを開始す る。ノード１５は既にその位置をアクセスしていて、メモリ３９がその位置をロ ックしているので、メモリ３９はロックされた（ＬＯＧ）応答メツセージをバス ２５のファンクションラインに返送する。ここで、ノード７はロックされた応答 を受け取るので、ノード７は、第１１図の第３行目に示すようにロックアウトイ ンジケータ２４０をアサートする。ノード７及び６は、インターロック読み取り トランザクション発生状態に保持される。ノード２はアイドリング状態に保持さ れる。

トランザクション＃３において、ノード６はバスへのアクセス権を得そしてメモ リ３９内の同じ位置に対してインターロック読み取りトランザクションを開始す る。この位置は、ノ・−ド１５の最初のインターロック読み取り動作によってま だロックされているので、ノード６はバス２５のファンクションラインを経てロ ックされた応答を受けるい又、ノード６はロックアウトインジケータ２４０をア サートする。この点において、ノード７及び６の両方がロックアウトインジケー タ２４０をアサートする。ノード１５は、バス２５へのアクセス権をまだ得るこ とができないので、アンロック書き込み発生状態に保持される。同様に、ノード ７及び６は、インターロック読み取りトランザクションを首尾良く完了できない ので、インターロック読み取りトランザクション発生状態に保持される。

トランザクション＃４において、ノード１５は、バスへのアクセス権を得そして アンロック書き込みトランザクションを実行して、このインターロックシーケン スを完了する。第１１図に示すように、応答メツセージは必要とされない。ノー ド７及び６の両方は保留中のインターロック読み取り要求が首尾良く終わってい ないので、ノード７及び６はロックアウトインジケータ２４０をアサートし続け る。ノード１５はアイドリング状態に復帰し、ノード７及び６はインターロック 読み取り発生状態に保たれる。トランザクション＃４において、ノード２がイン ターロック読み取りトランザクションを開始すると判断されたと仮定する。しか し、この動作は、ノード７によりロックアウトインジケータ２４０がアサートさ れるまで開始されないので、ノード２はトランザクション発生状態に入らず、イ ンターロック読み取り待機状態（ＩＲＷ）に入る。

トランザクション＃５において、ノード７はバスへのアクセス権を得そしてイン ターロック読み取りトランザクションを開始する。メモリ内の指定の位置はノ７ ド１５の手前のアンロック書き込みトランザクションによってアンロックされて いるので、ノード７は指定のメモリ位置に含まれた情報へのアクセス権を得るこ とができ、メモリ３９は、有効読み取りデータ応答メツセージをバス２５のファ ンクションラインに供給する。

ノード７はそのデータを首尾良く得ているので、もはやロックアウトインジケー タ２４０をアサートせず、アンロック書き込み状態に入る。ノード７のインター ロック読み取りトランザクションが首尾良く終わると、メモリ３９は指定の位置 及びメモリのロックピットをセットする。ノード６はロックアウトインジケータ ２４０をアサートし続ける。ノード１５はアイドリング状態に保持される。ノー ド６はインターロック読み取り発生状態に保持されモしてノード２はインターロ ック読み取り待機状態に保持される。

トランザクション＃６においてノード６はバス２５へのアクセス権を得、インタ ーロック読み取りトランザクションを開始する。しかし、メモリ内の指定の位置 は、ノード７の直前のインターロック読み取りトランザクションによりロックさ れている。従って、メモリ３９は、バス２５のファンクションラインを経てノー ド６ヘロツクされた応答を返送する。これにより、ノード６はロックアウトイン ジケータ２４０をアサートし続ける。このとき、ノード１５は別のインターロッ ク読み取りトランザクションの開始のみを試みている。然し乍ら、このトランザ クションの開始はロックアウトインジケータ２４０がアサートする前に行なわれ ないので、ノード１５はインターロック読み取り待機状態に入れられる。読み取 り一変更−書き込み動作の“読み取り”及び“変更”部分を完了したノード７は 、ここでアンロック書き込み発生状態となる。ノード６はインターロック読み取 り発生状態に保持されモしてノード２はインターロック読み取り待機状態に保持 される。

トランザクション＃７において、ノード７はバス２５へのアクセス権を得そして アンロック書き込みトランザクションを実行し、これによりこのインターロック シーケンスを完了する。

応答メツセージは返送されない。ノード６はインターロック読み取りトランザク ションを首尾良く完了していないので、ノード６はロックアウトインジケータ２ ４０をアサートし続ける。

ノード１５はインターロック読み取り待機状態に保たれ、そして読み取り一変更 −書き込み動作の全ての段階を首尾良く終了したノード７はアイドリング状態に 入る。ノード６はインターロック読み取り発生状態に保持されモしてノード２は インターロック読み取り待機状態に保持される。メモリ３９の指定の位置のロッ クビットはリセットされる。

第１１図のトランザクション＃８において、ノード６はバス２５へのアクセス権 を得そしてインターロック読み取りトランザクションを開始する。メモリ内の指 定の位置はここで手前のトランザクションにおけるノード７のアンロック書き込 みトランザクションによってアンロックされるので、ノード６は指定の位置への アクセス権を首尾良く得ることができそしてメモリ３９は有効読み取りデータ応 答メツセージを返送する。インターロック読み取りトランザクションを試みた全 てのノードはこのようなトランザクションを首尾良く完了しているので、ロック アウトインジケータ２４０をアサートするノードはない。

従って、ノード１５及び２はインターロック読み取り待機状態からインターロッ ク読み取り発生状態へ移行することができる。

次いで、ノード６はアンロック書き込み発生状態に入る。

第９図のトランザクション＃１１において、ノード６はバス２５へのアクセス権 を得そしてアンロック書き込みトランザクションを実行し、アイドリング状態に 復帰する。応答メッセ。

−ジは返送されない。ロックされた応答を受け取ったノードはないので、その時 ロックアウトインジケータ２４０をアサートしているノードもない。ノード１５ ．７及び２は全てその手前のトランザクションと同じ状態にある。

以上、メモリノードがインターロック動作によりリソース拒絶指示を返送するよ うなインターロック読み取り／アンロック書き込みトランザクションについて本 発明を詳細に述べたが、本発明はこれに限定されるものではない。むしろ、本発 明は、他の形式のリソースへの充分なアクセスを確保するように適応できる。例 えば、本発明は、メモリノードの入力待ち行列に対する充分なアクセスを確保す るように適応できる。″ノーアクノーリッジ“指示は、メモリ入力待ち行列がい っばいであるためにメモリへのアクセスコマンドが拒絶されたプロセッサノード へ転送されるので、このような“ノーアクノーリッジ”メツセージがリソース拒 絶指示を構成する。従って、ロックアウトインジケータ２４０は、ロックアウト チェック手段と、“ノーアクノーリッジ”指示を送信及び受信するための手段に 組み合わせて使用されて、適当な状態のもとてプロセッサがメモリ内の入力待ち 行列による処理を必要とするそれ以上のアクセスコマンドを発生しないよう禁止 することができる。従って、メモリに対する要求は、メモリノードがその入力待 ち行列におけるバックログを減少できるときまで低減できる。

インターロック読み取りアンロック／書き込み動作について上記で詳細に述べた のと同様に、本発明は、全てのノードによるメモリノード入力待ち行列リソース への充分なアクセスを確保できる。同様に、本発明の原理を用いて、アダプタ４ １（第１図）の入力待ち行列への充分なアクセスも確保できる。

又、本発明は、Ｉ１０制御器及びプロセッサのようなノードにおける制御／状態 レジスタへの充分なアクセスを確保するように適応することもできる。

本発明の精神又は範囲から逸脱せずに本発明の装置及び方法に種々の変更や修正 がなされうろことが当業者に明らかであろう０本発明は、請求の範囲及びそれら の等動物の中に入るこのような全ての変更や修正を網罹するものとする。

ＦＩＧ、　５ ＦＩＧ、？　２ｓ、　、７ＸｆＪ、　ｚ＜ｘＦＩＧ、θ。

８Ｉ々 国際調査報告 Ｉ剛閂ｌ＋−−１ム１−揚喀轟む争＾−拳？ＣＴ／ＵＳ８Ｒ１０二３６１国際調 査報告 ＵＳ　８８０１３６１ ＳＡ　２２５ｔ７

Claims (22)

【特許請求の範囲】
1. １．多ノードデータ処理システムに使用するコマンダノードであって、上記デー タ処理システムは、上記コマンダノードからのアクセスコマンドに応答する手段 を有するレスポンダノードと、上記レスポンダノードからのリソース拒絶指示に 応答してアサート状態と非アサート状態との間を切り換えるロックアウトインジ ケータとを備えており、上記コマンダノードは、上記レスポンダノードへ上記ア クセスコマンドを発生する手段と、 上記ロックアウトインジケータを監視しそして上記ロックアウトインジケータが 上記アサート状態にあるときに所定のアクセスゲート基準に基づいて上記コマン ダノードによるアクセスコマンドの発生を阻止するためのロックアウト手段とを 具備することを特徴とするコマンダノード。
2. ２．多ノードデータ処理システムに使用するコマンダノードであって、上記デー タ処理システムは、上記コマンダノードからの排他的なアクセスコマンドに応答 してレスポンダノードヘのアクセスを制限する手段を有するレスポンダノードと 、上記レスポンダノードからのリソース拒絶指示に応答してアサート状態と非ア サート状態との間を切り換えるロックアウトインジケータとを備えており、上記 コマンダノードは、上記レスポンダノードへ上記排他的なアクセスコマンドを発 生する手段と、 上記ロックアウトインジケータを監視しそして上記ロックアウトインジケータが 上記アサート状態にあるときに所定のアクセスゲート基準に基づいて上記コマン ダノードによる排他的アクセスコマンドの発生を阻止するためのロックアウト手 段とを具備することを特徴とするコマンダノード。
3. ３．上記レスポンダノードによって発生されたロックされた応答に応じて、上記 ロックアウトァサート基準に基づき上記ロックされた応答を受けた後に上記ロッ クアウトインジケータを非アサート状態からアサート状態に作動する手段を備え ている請求項２に記載のコマンダノード。
4. ４．多ノードデータ処理システムに使用するコマンダノードであって、上記デー タ処理システムは、レスポンダノードであってアクセスコマンドに応答して該レ スポンダノードヘのアクセスを制限すると共にリソース拒絶指示を送信して上記 レスポンダノードヘのアクセスコマンドが拒絶されたことを指示するレスポンダ ノードと、ロックアウトアクチベータに応答してアサート状態と非アサート状態 との間を切り換えるロックアウトインジケータとを備えており、上記コマンダノ ードは、上記レスポンダノードへ上記アクセスコマンドを発生する手段と、 上記リソース拒絶指示に応答して、所定のロックアウトァサート基準に基づいて 上記コマンダノードにより上記リソース拒絶指示の受信後に上記ロックアウトア クチベータを発生する手段とを具備することを特徴とするコマンダノード。
5. ５．上記ロックアウトインジケータを監視しそして上記ロックアウトインジケー タが上記アサート状態にあるときに所定のアクセスゲート基準に基づいて上記ア クセスコマンドの発生を阻止するためのロックアウト手段を更に備えた請求項４ に記載のコマンダノード。
6. ６．多ノードデータ処理システムに使用するコマンダノードであって、上記デー タ処理システムは、レスポンダノードであって排他的なアクセスコマンドに応答 して該レスポンダノードヘのアクセスを制限すると共にロックされた応答を送信 して上記レスポンダノードヘの排他的なアクセスコマンドが拒絶されたことを指 示するレスポンダノードと、ロツクアウトアクチベータに応答してアサート状態 と非アサート状態との間を切り換えるロックアウトインジケータとを備えており 、上記コマンダノードは、 上記レスポンダノードへ上記排他的アクセスコマンドを発生する手段と、 上記ロックされた応答に応じて、所定のロックアウトアサート基準に基づいて上 記コマンダノードにより上記ロックされた応答の受信後に上記ロックアウトァク チベータを発生する手段とを具備することを特徴とするコマンダノード。
7. ７．上記ロックアウトインジケータを監視しそして上記ロックアウトインジケー タが上記アサート状態にあるときに所定のアクセスゲート基準に基づいて上記排 他的アクセスコマンドの発生を阻止するためのロックアウト手段を更に備えた請 求項６に記載のコマンダノード。
8. ８．多ノードデータ処理システム内のコマンダノードによってレスポンダノード ヘの充分なアクセスを確保する方法であって、上記ノードはバスによって相互接 続され、上記レスポンダノードは、上記コマンダノードからのアクセスコマンド に応答し、上記コマンダノードからのアクセスコマンドが実行されなかつたとき に上記コマンダノードの１つにリソース拒絶指示を発生し、上記システムは、ロ ックアウト信号に応答するロックアウトインジケータを含み、該インジケータは 、全ての上記コマンダノードが所定のロックアウトアサート基準に基づいて上記 レスポンダノードヘのアクセスを維持することを示す第１状態と、少なくとも１ つのコマンダノードが上記ロックアウトアサート基準に基づき上記レスポンダノ ードヘのアクセスを達成しないときの第２状態との間を切り換えるものであり、 上記方法は、 上記アクセスコマンドを発生し、 上記ロックアウトインジケータを監視し、そして上記ロックアウト手段が上記第 ２状態にあるときに所定のアクセス基準に基づいてアクセスコマンドの発生を阻 止するという段階を具備することを特徴とする方法。
9. ９．上記コマンダノードの第２のノードによって受け取られた上記ロックされた 応答の数が所定の限界値を越えたときにロックアウトインジケータを動作する付 加的な段階を含む請求項８に記載の方法。
10. １０．多ノードデータ処理システム内のコマンダノードによってレスポンダノー ドヘの充分なアクセスを確保する方法であって、上記ノードはバスによって相互 接続され、上記レスポンダノードは、上記コマンダノードからの排他的なアクセ スコマンドに応答し、この排他的なアクセスコマンドを受け取ったときにロック 機構をセットし、上記ロック機構がセットされると、上記コマンダノードからの 第２の排他的アクセスコマンドを受けたときに上記コマンダノードの１つにロッ クされた応答を発生し、上記システムは、ロックアウト信号に応答するロックア ウトインジケータを含み、該インジケータは、全ての上記コマンダノードが所定 のロックアウトアサート基準に基づいて上記レスポンダノードヘのアクセスを維 持することを示す第１状態と、少なくとも１つのコマンダノードが上記ロックア ウトァサート基準に基づき上記レスポンダノードヘのアクセスを達成しないとき の第２状態との間を切り換えるものであり、上記方法は、 上記排他的アクセスコマンドを発生し、上記ロックアウトインジケータを監視し 、そして上記ロックアウトインジケータが上記第２状態にあるときに所定のアク セス基準に基づいて排他的アクセスコマンドの発生を阻止するという段階を具備 することを特徴とする方法。
11. １１．上記コマンダノードの第２のノードによって受け取られた上記ロックされ た応答の数が所定の限界値を越えたときにロックアウトインジケータを動作する 付加的な段階を含む請求項８に記載の方法。
12. １２．保留バスに接続されたマルチプロセッサコンピュータシステム内のりソー スノードに対して充分なアクセスを有するコマンダノードにおいて、上記リソー スノードは、アクセスコマンドに負い問うして、アクセスコマンドが実行されな いときにリソース拒絶指示を発生し、上記システムは、アサート状態と非アサー ト状態との間のロックアウトアクチベータに応答して作動するロックアウトイン ジケータを含んでおり、上記コマンダノードは、 上記バスを経て上記リソースノードへ上記アクセスコマンドを送信する手段と、 上記リソース拒絶指示に応答し、上記アクセスコマンドが所定のロックアウトァ サート基準に基づいて上記リソースノードにより充分な応答を受け取らなかつた ときにロックアウトァクチベータをアサートする手段と、 上記ロックアウトインジケータを監視しそして上記ロックアウトインジケータが 上記アサート状態にあるときに所定のアクセスゲート基準に基づいて上記コマン ダノードによるアクセスコマンドの発生を阻止するためのロックアウトチェック 手段とを具備することを特徴とするコマンダノード。
13. １３．上記ロックアウトインジケータは単一のラインより成る請求項１２に記載 のシステム。
14. １４．上記ロックアウトインジケータ信号ラインは、ワイアドオア接続を経て上 記第２ノードの各々に接続される請求項１３に記載のシステム。
15. １５．上記所定のロックアウトアサート基準は、単一のリソース拒絶指示の受信 を構成する請求項１２に記載のシステム。
16. １６．上記所定のロックアウト基準は、複数のリソース拒絶指示の受信を構成す る請求項１２に記載のシステム。
17. １７．上記所定のロックアウト基準は、所定時間以上のリソース拒絶指示の受信 を構成する請求項１２に記載のシステム。
18. １８．上記所定のロックアウト基準は、所定時間以上の上記リソースヘのアクセ スを得るために上記第２ノードの１つの欠陥を構成する請求項１２に記載のシス テム。
19. １９．アクセスコマンドを処理する上記手段は、排他的アクセスコマンドを処理 する手段を備え、アクセスコマンドを送信する上記手段は、排他的アクセスコマ ンドを送信する手段を備えている請求項１２に記載のシステム。
20. ２０．上記排他的アクセスコマンドは、インターロック読み取りコマンドを備え ている請求項１９に記載のシステム。
21. ２１．上記ロックアウトチェック手段は、上記所定のアクセスゲート基準に基づ いて上記第２ノードの１つが上記バスにアクセス要求を出すのを阻止する手段を 備えている請求項２０に記載のシステム。
22. ２２．上記阻止手段は上記ロックアウトインジケータに応答し、ロックアウトア クチベータはリソース拒絶指示の受信に応答し、そしてインターロック読み取り コマンドを指示する信号が発生される請求項２１に記載のシステム。