JPH0248818A - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JPH0248818A JPH0248818A JP63165843A JP16584388A JPH0248818A JP H0248818 A JPH0248818 A JP H0248818A JP 63165843 A JP63165843 A JP 63165843A JP 16584388 A JP16584388 A JP 16584388A JP H0248818 A JPH0248818 A JP H0248818A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- voltage
- line driver
- driver circuit
- characteristic impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 7
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 2
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送ケーブルにパルスを送出するラインドライ
バ回路に関するものである。
バ回路に関するものである。
従来のラインドライバ回路は、第12図に示すように、
1個のスイッチング素子1と出カドランス2と抵抗3と
から構成されていた。なお、T1は電圧VCCの電源が
供給される電源端子、1aはスイッチング素子1のトラ
ンス側接点である。
1個のスイッチング素子1と出カドランス2と抵抗3と
から構成されていた。なお、T1は電圧VCCの電源が
供給される電源端子、1aはスイッチング素子1のトラ
ンス側接点である。
上述した従来の回路においては、出力インピーダンスが
伝送ケーブルの特性インピーダンスと整合しておらず、
また、スイッチング素子1は、第13図にトランス側接
点1aの電圧波形として示すように、スイッチング時間
がオフとオンとで異なるため、パルス幅がオンの時とオ
フの時とで異なるという欠点があった。
伝送ケーブルの特性インピーダンスと整合しておらず、
また、スイッチング素子1は、第13図にトランス側接
点1aの電圧波形として示すように、スイッチング時間
がオフとオンとで異なるため、パルス幅がオンの時とオ
フの時とで異なるという欠点があった。
このような欠点を除去するために本発明によるラインド
ライバ回路は、片側が接地され相補にオンオフする2個
のスイッチング素子と、このスイッチング素子に接続さ
れ巻数比が2n対1の信号合成用トランスと、このトラ
ンスの一次側巻線とスイッチング素子との間に接続され
抵抗値が伝送ケーブルの特性インピーダンスの略n2倍
の整合用抵抗とを設けるようにしたものである。
ライバ回路は、片側が接地され相補にオンオフする2個
のスイッチング素子と、このスイッチング素子に接続さ
れ巻数比が2n対1の信号合成用トランスと、このトラ
ンスの一次側巻線とスイッチング素子との間に接続され
抵抗値が伝送ケーブルの特性インピーダンスの略n2倍
の整合用抵抗とを設けるようにしたものである。
本発明によるラインドライバ回路においては、伝送ケー
ブルとの整合が図られ、送出パルスのパルス幅がオンの
時とオフの時とで等しくなる。
ブルとの整合が図られ、送出パルスのパルス幅がオンの
時とオフの時とで等しくなる。
第1図は本発明によるラインドライバ回路の一実施例を
示す回路図で、4および5はスイッチング素子、4aお
よび5aはスイッチング素子4および5のトランス側接
点、6は信号合成用トランス、7は整合用抵抗、T1は
電圧■ccの電源が供給される電源端子である。第1図
においては、片側が接地された2個のスイッチング素4
,5に巻数比が2n:1の信号合成用トランス6が接続
され、トランス6の一次側巻線の中点タップと電源端子
T1との間に抵抗値が略n”Zo(Z、は伝送ケーブル
の特性インピーダンス)の整合用抵抗4が接続されてい
る。
示す回路図で、4および5はスイッチング素子、4aお
よび5aはスイッチング素子4および5のトランス側接
点、6は信号合成用トランス、7は整合用抵抗、T1は
電圧■ccの電源が供給される電源端子である。第1図
においては、片側が接地された2個のスイッチング素4
,5に巻数比が2n:1の信号合成用トランス6が接続
され、トランス6の一次側巻線の中点タップと電源端子
T1との間に抵抗値が略n”Zo(Z、は伝送ケーブル
の特性インピーダンス)の整合用抵抗4が接続されてい
る。
次に、第1図の回路の動作について、第2図を用いて説
明する。第2図(a)はスイッチング素子45の接点4
a、5aにおける電圧波形を示し、第2図(b)はトラ
ンス6の出力電圧波形を示す。スイッチング素子4,5
は相補にオンオフするように動作させる。オンしている
スイッチング素子とトランス6と整合用抵抗4とを通し
て電流が流れ、トランス6の一次側中点タツブの電圧は
vcc/2になり、オンしているスイッチング素子の電
圧は0ボルトとなり、オフしている方のスイッチング素
子の電圧は励起されてVCCとなる。この時の波形が第
2図(a)の波形である。トランス6の二次側には第2
図中)に示すような振幅V ((/ nのパルス信号が
発生し、伝送ケーブルに送出される。
明する。第2図(a)はスイッチング素子45の接点4
a、5aにおける電圧波形を示し、第2図(b)はトラ
ンス6の出力電圧波形を示す。スイッチング素子4,5
は相補にオンオフするように動作させる。オンしている
スイッチング素子とトランス6と整合用抵抗4とを通し
て電流が流れ、トランス6の一次側中点タツブの電圧は
vcc/2になり、オンしているスイッチング素子の電
圧は0ボルトとなり、オフしている方のスイッチング素
子の電圧は励起されてVCCとなる。この時の波形が第
2図(a)の波形である。トランス6の二次側には第2
図中)に示すような振幅V ((/ nのパルス信号が
発生し、伝送ケーブルに送出される。
第3図は本発明によるラインドライバ回路の第2の実施
例を示す回路図であり、スイッチング素子4,5の代わ
りにトランジスタ8.9を使用したものである。抵抗1
0〜13はトランジスタのバイアスを定めるもので、各
トランジスタ8,9には第4図に示すような電圧波形の
信号が入力される。
例を示す回路図であり、スイッチング素子4,5の代わ
りにトランジスタ8.9を使用したものである。抵抗1
0〜13はトランジスタのバイアスを定めるもので、各
トランジスタ8,9には第4図に示すような電圧波形の
信号が入力される。
第5図は本発明によるラインドライバ回路の第3の実施
例を示す。第1図と異なるところは、整合用抵抗21.
22がトランス6の一次側とスイッチング素子4.5と
の間に設けられた点であり、動作は第1図と第5図とで
ほぼ同様であるが、トランス6のオンしている方の一次
側巻線の電圧(オンしているスイッチング素子4または
5と接続された整合用抵抗21または22のトランス6
側の電圧、以下「−次側オン電圧」という)が整合用抵
抗21または22のために異なる。即ち、オンしている
スイッチング素子のトランス側接点4aまたは5aの電
圧はOボルトであるが、−次側オン電圧はVcc/2と
なり、トランス6のオフしている方の一次側巻線の電圧
(オフしているスイッチング素子4または5と接続され
た整合用抵抗21または22のトランス6側の電圧、以
下「−次側オフ電圧」という)は励起され、3Vcc/
2となる。これを第7図(a)に示す。−次側オフ電圧
は3Vcc/2、−次側オン電圧はVcc/2であるの
で、トランス6の出力電圧は第7図(b)に示すように
第2図中)と同様のV C(/ nとなる。
例を示す。第1図と異なるところは、整合用抵抗21.
22がトランス6の一次側とスイッチング素子4.5と
の間に設けられた点であり、動作は第1図と第5図とで
ほぼ同様であるが、トランス6のオンしている方の一次
側巻線の電圧(オンしているスイッチング素子4または
5と接続された整合用抵抗21または22のトランス6
側の電圧、以下「−次側オン電圧」という)が整合用抵
抗21または22のために異なる。即ち、オンしている
スイッチング素子のトランス側接点4aまたは5aの電
圧はOボルトであるが、−次側オン電圧はVcc/2と
なり、トランス6のオフしている方の一次側巻線の電圧
(オフしているスイッチング素子4または5と接続され
た整合用抵抗21または22のトランス6側の電圧、以
下「−次側オフ電圧」という)は励起され、3Vcc/
2となる。これを第7図(a)に示す。−次側オフ電圧
は3Vcc/2、−次側オン電圧はVcc/2であるの
で、トランス6の出力電圧は第7図(b)に示すように
第2図中)と同様のV C(/ nとなる。
第6図は本発明によるラインドライバ回路の第4の実施
例を示す。第3図と異なるところは、整合用抵抗21.
22がトランス6の一次側とトランジスタ8.9との間
に設けられた点である。第6図の回路の動作は第5図の
回路と同様である。
例を示す。第3図と異なるところは、整合用抵抗21.
22がトランス6の一次側とトランジスタ8.9との間
に設けられた点である。第6図の回路の動作は第5図の
回路と同様である。
第8図は本発明によるラインドライバ回路の第5の実施
例を示す回路図である。本実施例は、−次側巻線の中点
が電源に接続された巻数比2n:1(−次側:二次側)
のトランス6と、このトランス602つの巻線端子に接
続された抵抗値R1の2つの抵抗23.24と、一方の
端子が抵抗23.24に接続され、他方の端子が接地さ
れた2つの相補にオンオフするスイッチング素子4.5
と、トランス6の一次側の2つの巻線端子と中点タップ
間に接続された抵抗値R2の2つの抵抗25.26とに
より構成され、抵抗値と巻数比の関係がR1#R2/
2 = n ” Z oとなッテイル。ここで、R1〃
R2/2は抵抗値R1の抵抗と抵抗値R2/2の抵抗と
を並列に接続したときの抵抗値であり、Zoは伝送ケー
ブルの特性インピーダンスである。
例を示す回路図である。本実施例は、−次側巻線の中点
が電源に接続された巻数比2n:1(−次側:二次側)
のトランス6と、このトランス602つの巻線端子に接
続された抵抗値R1の2つの抵抗23.24と、一方の
端子が抵抗23.24に接続され、他方の端子が接地さ
れた2つの相補にオンオフするスイッチング素子4.5
と、トランス6の一次側の2つの巻線端子と中点タップ
間に接続された抵抗値R2の2つの抵抗25.26とに
より構成され、抵抗値と巻数比の関係がR1#R2/
2 = n ” Z oとなッテイル。ここで、R1〃
R2/2は抵抗値R1の抵抗と抵抗値R2/2の抵抗と
を並列に接続したときの抵抗値であり、Zoは伝送ケー
ブルの特性インピーダンスである。
第9図は本発明によるラインドライバ回路の第6の実施
例を示す回路図である。本実施例は、スイッチング素子
としてnpn )ランジスタを用いたものである。第9
図において、6は巻数比が2n:1 (−次側二二次側
)のトランス、8,9は相補的にオンオフするnpn)
ランジスタ、2324はトランス−次側の2つの巻線端
子とトランジスタ8,9のコレクタ間に接続された抵抗
値R1の抵抗、25.26はトランス−次側の2つの巻
線端子と中点タップ間に接続された抵抗値R2の抵抗で
ある。抵抗値と巻数比は、第8図の場合と同様に、R1
〃R2/ 2 = n ” Z oの関係である。
例を示す回路図である。本実施例は、スイッチング素子
としてnpn )ランジスタを用いたものである。第9
図において、6は巻数比が2n:1 (−次側二二次側
)のトランス、8,9は相補的にオンオフするnpn)
ランジスタ、2324はトランス−次側の2つの巻線端
子とトランジスタ8,9のコレクタ間に接続された抵抗
値R1の抵抗、25.26はトランス−次側の2つの巻
線端子と中点タップ間に接続された抵抗値R2の抵抗で
ある。抵抗値と巻数比は、第8図の場合と同様に、R1
〃R2/ 2 = n ” Z oの関係である。
次に動作について説明するが、第8図の回路の動作と第
9図の回路の動作は同様の動作であるので、第9図の場
合について説明する。第9図の回路の各部における信号
波形を第10図に示す。スイッチング素子としてのトラ
ンジスタ8,9に第10図(al、 (blに示すよう
な信号a、bが入力された場合、トランジスタ8.9の
電荷蓄積効果により本来は第9図のトランジスタ8.9
のコレクタの信号波形は第10図(C1,(d)に破線
で示すようになるが、実際にはトランス6の一次側への
励起電圧が発生するために実線のような立上りの急峻な
波形を得ることができ、節点Nl、N2上の信号波形も
第10図tel、 (flに示すように同様な波形とな
る。そして線路を駆動する電圧波形も、第10図(g)
に信号Cとして示すように、立上り、立下りの時間の揃
った安定な波形を得ることができる。
9図の回路の動作は同様の動作であるので、第9図の場
合について説明する。第9図の回路の各部における信号
波形を第10図に示す。スイッチング素子としてのトラ
ンジスタ8,9に第10図(al、 (blに示すよう
な信号a、bが入力された場合、トランジスタ8.9の
電荷蓄積効果により本来は第9図のトランジスタ8.9
のコレクタの信号波形は第10図(C1,(d)に破線
で示すようになるが、実際にはトランス6の一次側への
励起電圧が発生するために実線のような立上りの急峻な
波形を得ることができ、節点Nl、N2上の信号波形も
第10図tel、 (flに示すように同様な波形とな
る。そして線路を駆動する電圧波形も、第10図(g)
に信号Cとして示すように、立上り、立下りの時間の揃
った安定な波形を得ることができる。
また、抵抗23,24,25.26とトランス6の巻数
比とにより、出力インピーダンスをケーブルの特性イン
ピーダンスZ0に合わせ、かつ出力振幅を調整できる。
比とにより、出力インピーダンスをケーブルの特性イン
ピーダンスZ0に合わせ、かつ出力振幅を調整できる。
出力インピーダンス20(Ω)、出力振幅VCC(VP
、ピークからピークまでの電圧)、電源電圧VCC1巻
数比n=1、R1=2Zo、R2=4Z、の場合を第7
の実施例として第11図に示す。
、ピークからピークまでの電圧)、電源電圧VCC1巻
数比n=1、R1=2Zo、R2=4Z、の場合を第7
の実施例として第11図に示す。
以上説明したように本発明によるラインドライバ回路は
、片側が接地され相補にオンオフする2個のスイッチン
グ素子と、このスイッチング素子に接続された2n対1
巻数比の信号合成用トランスと、抵抗値が伝送ケーブル
の特性インピーダンスの略n2倍の整合用抵抗とを設け
たことにより、相補にオンオフする2個のスイッチング
素子によりスイッチング時間の違いが相殺されるので、
パルス幅がオンの時とオフの時とで等しくなり、また、
整合用抵抗および信号合成用トランジスタの巻数比によ
り出力レベルを調整でき且つ出力インピーダンスを伝送
ケーブルの特性インピーダンスに整合させることができ
る効果がある。
、片側が接地され相補にオンオフする2個のスイッチン
グ素子と、このスイッチング素子に接続された2n対1
巻数比の信号合成用トランスと、抵抗値が伝送ケーブル
の特性インピーダンスの略n2倍の整合用抵抗とを設け
たことにより、相補にオンオフする2個のスイッチング
素子によりスイッチング時間の違いが相殺されるので、
パルス幅がオンの時とオフの時とで等しくなり、また、
整合用抵抗および信号合成用トランジスタの巻数比によ
り出力レベルを調整でき且つ出力インピーダンスを伝送
ケーブルの特性インピーダンスに整合させることができ
る効果がある。
第1図は本発明によるラインドライバ回路の第1の実施
例を示す回路図、第2図はその動作を説明するための波
形図、第3図は本発明によるラインドライバ回路の第2
の実施例を示す回路図、第4図はその入力電圧波形を示
す波形図、第5図および第6図は本発明による第3およ
び第4の実施例を示す回路図、第7図は第3および第4
の実施例の動作を説明するための波形図、第8図および
第9図は第5および第6の実施例を示す回路図、第10
図は第9図の回路の動作を説明するためのタイムチャー
ト、第11図は第7の実施例を示す回路図、第12図は
従来のラインドライバ回路を示す回路図、第13図はそ
の動作を説明するための波形図である。 4.5・・・スイッチング素子、4a、5a・・・トラ
ンス側接点、6・・・信号合成用トランス、21,22
・・・整合用抵抗、8,9・・・トランジスタ、10〜
13・・・抵抗。 特許出願人 日本電気株式会社
例を示す回路図、第2図はその動作を説明するための波
形図、第3図は本発明によるラインドライバ回路の第2
の実施例を示す回路図、第4図はその入力電圧波形を示
す波形図、第5図および第6図は本発明による第3およ
び第4の実施例を示す回路図、第7図は第3および第4
の実施例の動作を説明するための波形図、第8図および
第9図は第5および第6の実施例を示す回路図、第10
図は第9図の回路の動作を説明するためのタイムチャー
ト、第11図は第7の実施例を示す回路図、第12図は
従来のラインドライバ回路を示す回路図、第13図はそ
の動作を説明するための波形図である。 4.5・・・スイッチング素子、4a、5a・・・トラ
ンス側接点、6・・・信号合成用トランス、21,22
・・・整合用抵抗、8,9・・・トランジスタ、10〜
13・・・抵抗。 特許出願人 日本電気株式会社
Claims (1)
- 伝送ケーブルにパルス信号を送出するラインドライバ回
路において、片側が接地され、相補にオンオフする2個
のスイッチング素子と、このスイッチング素子に接続さ
れ、巻数比が2n対1の信号合成用トランスと、このト
ランスの一次側巻線と前記スイッチング素子との間に接
続され、抵抗値が前記伝送ケーブルの特性インピーダン
スの略n^2倍の整合用抵抗とから成るラインドライバ
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165843A JPH0248818A (ja) | 1988-05-24 | 1988-07-05 | ラインドライバ回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12486588 | 1988-05-24 | ||
JP63-124865 | 1988-05-24 | ||
JP63165843A JPH0248818A (ja) | 1988-05-24 | 1988-07-05 | ラインドライバ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0248818A true JPH0248818A (ja) | 1990-02-19 |
Family
ID=26461433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63165843A Pending JPH0248818A (ja) | 1988-05-24 | 1988-07-05 | ラインドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0248818A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994008398A1 (en) * | 1992-10-07 | 1994-04-14 | Nokia Telecommunications Oy | Line driver circuit |
-
1988
- 1988-07-05 JP JP63165843A patent/JPH0248818A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994008398A1 (en) * | 1992-10-07 | 1994-04-14 | Nokia Telecommunications Oy | Line driver circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960016161A (ko) | 전류원 구동 변환기 | |
JPH0589409A (ja) | 磁気ヘツドドライブ回路 | |
KR920015740A (ko) | 주파수 2배 및 믹싱 회로 | |
JPH0248818A (ja) | ラインドライバ回路 | |
JPH10271043A (ja) | アナログ信号伝送回路 | |
JPH0263212A (ja) | ラインドライバ回路 | |
US5394080A (en) | Universal signal converter using multiple current mirrors | |
US4520322A (en) | Power amplifier having improved power supply circuit | |
JPS61251214A (ja) | 電源回路 | |
JP3509323B2 (ja) | フォトカプラ駆動回路 | |
JPH0414533B2 (ja) | ||
JPH0648990Y2 (ja) | トリガ信号発生回路 | |
JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
JPH07202613A (ja) | 抵抗値自動切替回路 | |
JPH0370390B2 (ja) | ||
JPH0583049A (ja) | 差動回路 | |
JPH0250544A (ja) | ラインドライブ回路 | |
JPH0429190A (ja) | 水平偏向駆動回路 | |
JPH0193919A (ja) | レベルシフト回路 | |
JPS63187810A (ja) | 試験信号発生回路 | |
JPH0353614A (ja) | ラインドライバ回路 | |
JPH0435215A (ja) | ラッチ回路 | |
JPH07221630A (ja) | スイッチング回路及びインターフェース回路 | |
JPS6034849B2 (ja) | ミユ−テイング回路 | |
JPH03228429A (ja) | Ecl―cmosレベル変換回路 |