JPH0247914A - ディジタル雑音消去方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要！ ディジタル信号から雑音を消去可能とするディジタル雑
音消去方式の改良に関し、 ディジタル通信システムの小形化・経済化を損なうこと
無（、且つ消去対象雑音の継続時間が柔軟に調整出来る
ディジタル雑音消去方式を実現するこを目的とし、 時系列的に到着するディジタル入力信号の、最近所定回
に到着した前記ディジタル入力信号を蓄積する第一の蓄
積手段と、第一の蓄積手段に蓄積される所定回のディジ
タル入力信号を相互に比較する比較手段と、出力したデ
ィジタル出力信号を蓄積する第二の蓄積手段と、比較手
段が比較した前記所定回のディジタル入力信号が総て一
致した場合に、第一の蓄積手段が蓄積するディジタル入
力信号を選択し、比較手段が比較した前記所定回のディ
ジタル入力信号が不一致の場合に、第二の蓄積手段が蓄
積する前回のディジタル出力信号を選択し、ディジタル
出力信号として出力する選択手段とを設ける様に構成す
る。

〔産業上の利用分野〕

本発明は、ディジタル信号から雑音を消去可能とするデ
ィジタル雑音消去方式の改良に関する。

例えば−乃至複数ビットから構成されるディジタル信号
を伝達するディジタル通信システム等において、瞬時雑
音等でディジタル信号の任意のビットが誤って伝達され
ると、前記ディジタル通信装置に誤動作を惹起すること
となる。

従って、伝達されるディジタル信号から、雑音を消去す
ることが重要となる。

〔従来の技術〕

第４図は従来あるディジタル雑音消去方式の一例を示す
図である。

従来、アナログ信号を対象とする雑音消去方式としては
、例えば低域通過フィルタ等が広（採用されて・おり、
伝達されたアナログ信号を低域通過フィルタ等を通過さ
せることにより、瞬時雑音を消去していた。

一方、ディジタル信号を対象とする雑音消去方式として
は、例えば第４図に示す如く、ディジタル信号の送信側
にパリティ発生回路１−１を、受信側にパリティ検査回
路１−２を設け、送信側において、受信側に伝達すべき
ディジタル信号ｄをパリティ発生回路１−１に入力する
ことにより、パリティビット付ディジタル信号ｄ、を生
成して受信側に伝達し、受信側において、送信側から伝
達されたパリティビット付ディジタル信号ｄｐをパリテ
ィ検査回路１−２に入力することにより誤りの有無を検
出し、誤りの無いディジタル信号ｄを復元することが広
く実行されている。

〔発明が解決しようとする課題〕

以上の説明から明らかな如く、従来あるディジタル雑音
消去方式においては、送信側で伝達すべきディジタル信
号にパリティビ、７トを付加し、受信側でパリティビッ
ト付ディジタル信号を対象に誤りの有無を検査すること
が広く実行されているが、送信側にパリティ発生回路１
−１を、受信側にパリティ検査回路１−２を設ける必要
があり、当該ディジタル通信システムの小形化・経済化
を損なうのみならず、ディジタル信号の構成と消去すべ
き瞬時雑音の継続時間との関係が限定される恐れがあっ
た。

本発明は、ディジタル通信システムの小形化・経済化を
損なうこと無く、且つ消去対象雑音の継続時間が柔軟に
調整出来るディジタル雑音消去方式を実現するこを目的
とする。

〔課題を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、１００は、本発明により設けられた第
一の蓄積手段、２００は、本発明により設けられた比較
手段、３００は、本発明により設けられた第二の蓄積手
段、４００は、本発明により設けられた選択手段である
。

〔作用〕

第一の蓄積手段１００は、時系列的に到着するディジタ
ル入力信号ｄ、の、最近図に到着したディジタル入力信
号ｄ、を蓄積する。

比較手段２００は、第一の蓄積手段１００に蓄積される
所定数のディジタル入力信号ｄ、を相互に比較する。

第二の蓄積手段３００は、前回出力したディジタル出力
信号ｄ０を蓄積する。

選択手段４００は、比較手段２００が比較した所定回の
ディジクル入力信号ｄ、が総て一致した場合に、第一の
蓄積手段１００が蓄積するディジタル入力信号ｄ、を選
択し、比較手段２００が比較した所定回のディジタル入
力信号ｄ、が不一致の場合に、第二の蓄積手段３００が
蓄積する前回のディジクル出力信号ｄ０を選択し、ディ
ジタル出力信号ｄ０として出力する。

以上により、ディジタル入力信号ｄ、の到着間隔の、第
一の蓄積手段１００が蓄積可能なディジタル入力信号数
倍未満の、継続時間を有する瞬時雑音が、ディジタル出
力信号ｄ０から消去されることとなる。

また、第一の蓄積手段１００が蓄積するディジタル入力
信号数の調整することにより、ディジタル出力信号から
消去する瞬時雑音の継続時間も容易に調整可能となる。

従って、ディジタル信号にパリティビット等を付加する
こと無く瞬時雑音を消去することが可能となり、且つ消
去対象とする瞬時雑音の継続時間が容易に調整可能とな
り、当該ディジタル通信システムの小型化、経済化およ
び融通性を促進することとなる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるディジタル雑音消去方
式を示す図であり、第３図は第２図における入出力信号
波形を例示する図である。

第２図においては、第１図における第一の蓄積手段１０
０として分配回路２および八個のメモリ３（個々のメモ
リ３は３−１乃至３−８と称する、以下同様）が設けら
れ、また第１図における比較手段２００としてコンパレ
ータ４が設けられ、第１図における第二の蓄積手段３０
０としてメモリ６が設けられ、第１図における選択手段
４００としてセレクタ５が設けられている。

第２図および第３図において、１ビツトから成るディジ
タル入力信号ｄ、が、一定間隔τで時系列的に分配回路
２に到着すると、分配回路２は、最初に到着したディジ
タル人力信号ｄ８．（但しｄｌ、のｎは到着順を示す）
をメモリ３−１に配送蓄積し、二番目に到着したディジ
タル入力信号ａ、Ｚをメモリ３−２に配送蓄積し、以下
同様にして、八番口に到着したディジタル入力信号ｄ１
をメモリ３−８に配送蓄積する。

更に九番口に到着したディジタル入力信号ｄｉ９は、再
びメモリ３−１に配送蓄積され、最初にメモリ３−１に
蓄積されたディジタル入力信号ａ＝＋は抹消される。

以上により、メモリ３−１乃至３−８には、常に最近六
回に到着した八個のディジタル入力信号ｄｉｌｌ乃至ｄ
０．７が蓄積されることとなる。

またメモリ６には、セレクタ５から出力されるディジタ
ル出力信号ｄ　０２１が蓄積される。

またセレクタ５には、メモリ３−８の蓄積内容と、メモ
リ６の蓄積内容とが入力される。

更にコンパレータ４は、メモリ３−１乃至３−８に蓄積
されているディジタル入力信号ｄｉａ乃至ｄ　ｉｙ＋＋
？の論理値を比較し、総てのディジタル入力信号ｄｌ乃
至ｄ　ｉｍｐ？の論理値が一致した場合には、セレクタ
５にメモリ３−８の蓄積内容を選択してディジタル出力
信号ｄ　（Ｉｌｋとして出力させ、またディジタル入力
信号ｄ　ｉｓ乃至ｄ　ｉｎｋ？の論理値が一つでも一致
しなかった場合には、セレクタ５にメモリ６の蓄積内容
を選択してディジタル出力信号ｄ。７として出力させる
。

従って、例えば第３図におけるディジタル入力信号ｄｉ
ｌ乃至ｄ、１１がメモリ３−１乃至３−８に蓄積された
状態では、ディジタル入力信号ｄｉｌ乃至ａ＝Ｓおよび
ｄｉｌｌが論理“０″であり、ディジタル入力信号ａ＝
４乃至ｄｉ？が論理“１”である為、コンパレータ４は
メモリ６の蓄積内容（例えば論理“０”）をセレクタ５
に選択させ、ディジタル出力信号ａＯＳ（＝論理“Ｏ”
）として出力させると共に、メモリ６に論理“０”を蓄
積させる。

以下同様にして、ディジタル入力信号ｄ　４１９迄が到
着した段階迄は、メモリ３−１乃至３−８の蓄積内容が
総て論理“０”または論理“ｌ”となることは無い為、
コンパレータ４はセレクタ５にメモリ６の蓄積内容（論
理“０”）を４ｍ続して選択させ、ディジタル入力信号
ｄ　ｏｓは論理“０”に設定される。

次にディジタル入力信号ａｔＺ。が分配回路２に到着す
ると、メモリ３−１乃至３−８にはディジタル入力信号
ｄ、１．乃至ｄ１゜が蓄積され、メモリ３−１乃至３−
８の蓄積内容は総て論理“１”となる為、コンパレータ
４はセレクタ５にメモリ３−８の蓄積内容（＝論理“１
”）をディジタル出力信号ｄ　ｏｔｏとして出力させる
と共に、論理“１”をメモリ６に蓄積させる。

以後ディジタル入力信号ｄ、２．以降が分配回路２に到
着した場合にも、メモリ３−１乃至３−８の蓄積内容は
総て論理“１”である為、コンパレータ４は引続きセレ
クタ５にメモリ３−８の蓄積内容を選択させ、ディジタ
ル出力信号ｄ。ｆｉとして出力させると共に、メモリ６
に蓄積させる。

以上の説明から明らかな如（、本実施例によれば、ディ
ジタル入力信号ｄ　ｉａが連続してへ間隔、同−論理値
を継続しない限り、メモリ６に蓄積されている前回のデ
ィジタル出力信号ａｏｎが継続して出力される為、ディ
ジタル入力信号ｄ　ｉｎに重畳されるへ間隔（８τ）未
満の瞬時雑音はディジタル出力信号ｄ。いから消去され
ることとなる。

なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えばメモリ３の個数は八個に限定されること
は無く、ディジタル入力信号ｄ　ｉａの到着間隔τと消
去すべき瞬時雑音の継続時間とにより種々の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。

またディジタル入力信号ｄ　ｉａのピント数は一ビット
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。

〔発明の効果〕

以上、本発明によれば、ディジタル信号にパリティビッ
ト等を付加すること無く、瞬時雑音を消去することが可
能となり、且つ消去対象とする瞬時雑音のｍ続時間が用
意に調整可能となり、当該ディジタル通信システムの小
型化、経済化および融通性を促進することとなる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるディジタル雑音消去方式を示す図、第３図は
第２図における入出力信号波形を例示する図、第４図は
従来あるディジタル雑音消去方式の一例を示す図である
。 図において、■−１はパリティ発生回路、１−２はパリ
ティ検査回路、２は分配回路、３および６はメモリ、４
はコンパレータ、５はセレクタ、１００は第一の蓄積手
段、２００は比較手段、３００は第二の蓄積手段、４０
０は選択手段、を示木充明０虎理図 ￥ｉ　ｌ　図 ｎ＝１２３ｔＪ５に、７Ｆｌヲ１０　／１１２１３　／
４１１！；／ｌ／７＃’１２０２１２２２３２１１′＄
Ｚ図１け１乃入出力イ言号Ｊ　’ｉｆ３第 図 従来あろ稲ンタル雑者；１１五力代゛ 第 図

Claims (1)

1. 【特許請求の範囲】 時系列的に到着するディジタル入力信号（ｄ＿ｉ）の、
   最近所定回に到着した前記ディジタル入力信号（ｄ＿ｉ
   ）を蓄積する第一の蓄積手段（１００）と、 前記第一の蓄積手段（１００）に蓄積される前記所定回
   のディジタル入力信号（ｄ＿ｉ）を相互に比較する比較
   手段（２００）と、 前回出力したディジタル出力信号（ｄ＿ｏ）を蓄積する
   第二の蓄積手段（３００）と、 前記比較手段（２００）が比較した前記所定回のディジ
   タル入力信号（ｄ＿ｉ）が総て一致した場合に、前記第
   一の蓄積手段（１００）が蓄積するディジタル入力信号
   （ｄ＿ｉ）を選択し、前記比較手段（２００）が比較し
   た前記所定回のディジタル入力信号（ｄ＿ｉ）が不一致
   の場合に、前記第二の蓄積手段（３００）が蓄積する前
   回のディジタル出力信号（ｄ＿ｏ）を選択し、ディジタ
   ル出力信号（ｄ＿ｏ）として出力する選択手段（４００
   ）とを設けることを特徴とするディジタル雑音消去方式
   。