JPH0246595A - センスアンプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はセンスアンプにおいて、特にカレントミラー型
のＣＭＯＳセンスアンプに関する。

従来の技術 従来のＣＭＯ８型スタテスタティックＲＡＭダム・アク
セス・メモリ）や不揮発性ＲＯＭ（リード・オンリ・メ
モリ）などに用いられるノルントミラー型負荷を有する
差動増幅型のＣＭＯＳセンスアンプは、例えば第３図に
示すように構成されている。第３図において、Ｑｌおよ
びＱ２は増幅用のＮチャネルトランジスタであり、それ
ぞれのソースはＶｓｓ電源ノード（接地端）に接続され
、それぞれのゲートには入力信号線１，２が接続されて
いる。Ｑ３およびＱ４は上記トランジスタＱ１、Ｑ２の
カレントミラー型負荷となるＰチャネルトランジスタで
あり、それぞれのソースはＶＤＤ電源ノードに接続され
ており、それぞれのゲート相互が接続されており、一方
のトランジスタＱ３のドレインは、そのゲートに接続さ
れると共に前記増幅用のトランジスタＱ１のドレインに
接続されており、他方のトランジスタＱ４のドレインは
前記増幅用のトランジスタＱ２のドレインに接続されて
いる。そして、上記トランジスタＱ３．Ｑｌのドレイン
相互接続点Ｎ１とトランジスタＱ４．Ｑ２のドレイン相
互接続点Ｎ２とにそれぞれセンスアンプ出力信号線３．
４が接続されている。

上記第３図に示したセンスアンプは、センスアンプ入力
信号線１，２から微小な電圧差を有する入力信号ＩＮ、
ＩＮが入力しているときに、センスアンプイネーブル信
号ＳＡＥが与えられて活性化されると、上記入力を差動
増幅して出力信号線３．４に補助的なレベルを有する出
力信号ＯＵＴ。

ＯＵＴを出力する。例えば入力信号ＩＮかＩＮよりも低
電位であるとき、出力信号ＯＵＴが高電位ＶＯＨ，出力
信号ＯＵＴが低電位ＶＯＬになる。この場合Ｐチャネル
トランジスタＱ３のゲート・ドレイン相互が接続されて
いるので、その閾値電圧をＶＴＨＰとすると、上記高電
位ＶＯＨはＶＤＤＩＶＴＨＰＩまで上昇する（約４Ｖ）
。これに対して、上記低電位ＶＯＬはＰチャネルトラン
ジスタＱ４とＮチャネルトランジスタＱ２とのコンンス
比のバラツキのためにＶＯＬは通常のＶＯＬの値（杓０
．５Ｖ）に対して約１〜２■程度高くなる。これをＶＯ
Ｌ’とする。したがって出力レベル差（ＶＯＨ−ＶＯＬ
’）は２ｖ程度になり、上記センスアンプの出力振幅は
比較的小さく、メモリの電源マージン等の動作マージン
が小さいという問題点がある。さらに、出力の低電位Ｖ
ＯＬ’を低下させるべ（、Ｎチャネルトランジスタのサ
イズを大きくしてその駆動力を」二げても、出力信号Ｏ
ＵＴが低電位ＶＯＬ　’になるときには、そのドレイン
電位によりＰチャネルトランジスタＱ３．Ｑ４の駆動力
が向上するので、上記低電位ＶＯＬ’を十分に低下させ
ることができない。

本発明はかかる点において、上記低電位ＶＯＬ’のバラ
ツキを押え、かつ接地端電圧に近づけることで、上記セ
ンスアンプの出力振幅を太き（し、メモリの動作マージ
ンの改善、センス動作の高速化を図り得るカレントミラ
ー型センスアンプを提供することを目的とする。

課題を解決するための手段 本発明は、カレントミラー型センスアンプの一対の出力
ノードと、プルダウン用電源ノードとの間にそれぞれプ
ルダウン用トランジスタのドレイン・ソース間を接続し
、この２個のトランジスタの互いのゲート・ドレイン相
互を接続するようにしたことを特徴とするカレントミラ
ー型センスアンプである。

作用 センスアンプの動作時において、例えばプルダウン用と
してＮチャネルトランジスタを用いたならば、一対の出
力ノードのうち一方がプルダウン電源電位より高くなる
と、この一方の出力ノードの電位がゲートに導かれる一
方のプルダウン用トランジスタがオン状態になって他方
の出力ノードの電位がプルダウンされる。これにより上
記一対の出力ノードのうち低電位側のノードの電位は従
来例よりも低くなり、一対の出力ノード間の電位差（出
力振幅）は従来例よりも大きくなる。

実施例 第１図に示すカレントミラー型ＣＭＯＳセンスアンプは
、第３図に示す従来のセンスアンプに比べて、一対の出
力ノードＮ１．Ｎ２間に出力電位プルダウン回路を接続
した点が異なり、その他は同じであるので第３図中と同
一符号で示し、その説明を省略する。

上記出力電位プルダウン回路は、Ｖｓｓ電源ノードにソ
ースが接続され、ドレインおよびゲートが各対応して前
記出力ノードＮ１．Ｎ２に接続されたＮチャネルＭＯＳ
トランジスタＱ５と、同様にＶｓｓ電源ノードにソース
が接続され、ドレインおよびゲートが前記出力Ｎ１．Ｎ
２に逆対応して接続されたＮチャネルＭＯＳトランジス
タＱ６とから構成される。

上記センスアンプによれば、入力信号をセンス増幅する
際、出力ノードＮ１．Ｎ２の一方（例えばＮ２）がＶＯ
Ｌ’より高電位になったとき、出力電位プルダウン回路
におけるＮヂャネルトランシスタＱ５．Ｑ６のうちその
ゲートに上記高電位が与えられる一方のトランジスタＱ
５がオン状態になるので、このオン状態になるトランジ
スタＱ５のドレイン側が接続されている他方側の出力ノ
ードＮ１の電位は、従来のようなＶＯＬ　’まで上昇す
ることなく、ＶＳＳ電源ノードにより近い電位となり、
従来例より近い電位となる。

上記動作は、入力信号ＩＮ、ＩＮの電位の高低関係が逆
の場合でも同様に行なわれ、メモリセルからの“１“デ
ータあるいはＯ“データのいずれかの読み出しの場合で
も上記したように一方側の出力ノードに低電位ＶＯＬが
得られ、この高電位ＶＯＨ８他方側の出力ノードの低電
位ＶＯＬとのレベル差（出力振幅）は従来例に比べて大
きくなる。したがって、上記センスアンプを採用したメ
モリは電源電圧の変動とか製造プロセス中の素子特性の
バラツキ等に対して動作マージンが改善される。

発明の詳細 な説明したように、本発明によれば、センスアンプの出
力振幅を大幅に太き（でき、メモリの動作マージンの改
善を実現できるので、多段接続と並行して、スタティッ
クＲＡＭ、不揮発性ＲＯＭに用いると効果が大きい。

【図面の簡単な説明】

第１図は本発明のセンスアンプの一実施例を示す回路図
、第２図は多段接続のセンスアンプの一実施例を示す回
路、第３図は従来のセンスアンプを示す回路図、第４図
は実施例と従来のセンス動作を示す電圧波形図である。 １．２・・・・・・入力信号線、３，４・・・・・・出
力信号線。

Claims (1)

【特許請求の範囲】
1. それぞれのゲートに第１及び第２の入力信号が入力する
   増幅用の２個の第１導電型（Ｎチャネル）のＭＯＳトラ
   ンジスタと、これらのトランジスタとセンスアンプ電源
   ノードとの間にカレントミラー型負荷回路として接続さ
   れる２個の第２導電型（Ｐチャネル）のＭＯＳトランジ
   スタを備えた半導体メモリのカレントミラー型センスア
   ンプにおいて、センスアンプの一対の出力ノードＮ１、
   Ｎ２とプルダウン接地ノードとの間にそれぞれのドレイ
   ン・ソース間が接続され、それぞれの各ゲートに逆対応
   して上記一対の出力ノードＮ１、Ｎ２の各電位が導かれ
   る出力電位プルダウン用の２個の第１導電型のＭＯＳト
   ランジスタを備えたことを特徴とするセンスアンプ。