JPH0241976Y2 - - Google Patents
Info
- Publication number
- JPH0241976Y2 JPH0241976Y2 JP1982053924U JP5392482U JPH0241976Y2 JP H0241976 Y2 JPH0241976 Y2 JP H0241976Y2 JP 1982053924 U JP1982053924 U JP 1982053924U JP 5392482 U JP5392482 U JP 5392482U JP H0241976 Y2 JPH0241976 Y2 JP H0241976Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- synchronization
- vertical
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 9
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 16
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】
この考案はテレビジヨン受像機における同期安
定化回路に関する。
定化回路に関する。
第1図は偏向回路を含んだ同期回路の従来例を
示すもので、入力テレビ信号SVが同期分離回路
1に供給されてこれより水平同期パルスPHと垂
直同期パルスPVが分離され、水平同期パルスPH
はAFC回路2を経て水平発振器3に注入され、
これより得られた発振出力(水平発振パルス
POH)は水平ドライブ回路4に供給される。これ
より出力された水平ドライブパルスDHは水平出
力回路5に供給される。
示すもので、入力テレビ信号SVが同期分離回路
1に供給されてこれより水平同期パルスPHと垂
直同期パルスPVが分離され、水平同期パルスPH
はAFC回路2を経て水平発振器3に注入され、
これより得られた発振出力(水平発振パルス
POH)は水平ドライブ回路4に供給される。これ
より出力された水平ドライブパルスDHは水平出
力回路5に供給される。
同様に、垂直同期パルスPVは垂直発振器7に
供給され、これより出力された垂直発振パルス
POVは垂直ドライブ回路8に供給され、その出力
である垂直ドライブパルスDVは垂直出力回路9
に供給される。
供給され、これより出力された垂直発振パルス
POVは垂直ドライブ回路8に供給され、その出力
である垂直ドライブパルスDVは垂直出力回路9
に供給される。
このように従来の同期回路においては垂直同期
パルスPVをトリガパルスとして垂直発振器7に
供給することにより垂直同期をとつていたので、
次のような問題が生じていた。
パルスPVをトリガパルスとして垂直発振器7に
供給することにより垂直同期をとつていたので、
次のような問題が生じていた。
例えば、電界強度が弱く入力テレビ信号中の同
期信号にサグが生じたり、同期パルスの潰れが生
じたり或いは防害信号の混入などにより、同期信
号が乱れているような同期信号の異常時には、同
期分離回路1において垂直同期パルスPVを常時
完全に分離することができない。
期信号にサグが生じたり、同期パルスの潰れが生
じたり或いは防害信号の混入などにより、同期信
号が乱れているような同期信号の異常時には、同
期分離回路1において垂直同期パルスPVを常時
完全に分離することができない。
そのためにこのような場合には、垂直同期流れ
や垂直ジツター等が発生する所謂同期異常を来
す。
や垂直ジツター等が発生する所謂同期異常を来
す。
このように入力同期信号が異常である場合でも
同期回路を安定に動作させるため、第2図に示す
ような所謂カウントダウン方式の同期回路が開発
されている。
同期回路を安定に動作させるため、第2図に示す
ような所謂カウントダウン方式の同期回路が開発
されている。
この同期安定化回路は図に示すように可変発振
器11が設けられ、AFC回路2の出力によりこ
の可変発振器11が制御される。その発振出力
POが第1のカウンタ12に供給され、1/Nにカウ ントダウンされて水平発振パルスPOHが形成さ
れ、また第2のカウンタ13に供給されて1/Mに カウントダウンされることにより垂直発振パルス
POVが形成される。
器11が設けられ、AFC回路2の出力によりこ
の可変発振器11が制御される。その発振出力
POが第1のカウンタ12に供給され、1/Nにカウ ントダウンされて水平発振パルスPOHが形成さ
れ、また第2のカウンタ13に供給されて1/Mに カウントダウンされることにより垂直発振パルス
POVが形成される。
この回路では可変発振器11がPLL構成であ
るために水平同期がかかつていれば垂直同期は第
1図の場合よりもはるかに安定する。
るために水平同期がかかつていれば垂直同期は第
1図の場合よりもはるかに安定する。
ところが、この同期安定化回路では次のような
欠点を有する。
欠点を有する。
即ち、図のように第2のカウンタ13は同期信
号の異常時とそうでない通常時とにおいて夫々対
応したパルスRO,RIによつてリセツトするよう
に構成されている。この例では、スイツチング回
路14が設けられ、第2のカウンタ13の出力に
基いてリセツトする内部リセツトパルスRI(=
POV)と、同期分離回路1より形成した垂直同期
パルスPVを外部リセツトパルスROとして使用す
ることにより、入力テレビ信号の受信状態に応じ
てこれらのパルスRI,ROを切換えるようにして
いる。
号の異常時とそうでない通常時とにおいて夫々対
応したパルスRO,RIによつてリセツトするよう
に構成されている。この例では、スイツチング回
路14が設けられ、第2のカウンタ13の出力に
基いてリセツトする内部リセツトパルスRI(=
POV)と、同期分離回路1より形成した垂直同期
パルスPVを外部リセツトパルスROとして使用す
ることにより、入力テレビ信号の受信状態に応じ
てこれらのパルスRI,ROを切換えるようにして
いる。
この切換えのため位相比較器15が設けられ、
垂直同期パルスPVと垂直ドライブ回路8の出力
である垂直ドライブパルスDVとの位相が比較さ
れ、両者の位相が異る場合には内部リセツトパル
スRIによるのではなく、外部リセツトパルスRO
により第2のカウンタ13をリセツトするように
している。
垂直同期パルスPVと垂直ドライブ回路8の出力
である垂直ドライブパルスDVとの位相が比較さ
れ、両者の位相が異る場合には内部リセツトパル
スRIによるのではなく、外部リセツトパルスRO
により第2のカウンタ13をリセツトするように
している。
すなわち、垂直同期パルスPVと垂直ドライブ
パルスDVの位相が異なる場合は垂直ドライブパ
ルスDVが垂直同期パルスPVに対して同期がそれ
ていない状態であるので、両者の同期をとるため
に外部リセツトパルスROにより第2のカウンタ
13をリセツトする。
パルスDVの位相が異なる場合は垂直ドライブパ
ルスDVが垂直同期パルスPVに対して同期がそれ
ていない状態であるので、両者の同期をとるため
に外部リセツトパルスROにより第2のカウンタ
13をリセツトする。
例えば選局されているチヤンネルを変えた場合
には、異なるチヤンネル間では垂直同期はとれて
いないので、内部リセツトパルスRIで第2のカ
ウンタ13をリセツトするのでは新たに選局され
たチヤンネルのテレビジヨン信号の垂直同期パル
スPVと垂直ドライブパルスDVとの同期がとれな
い。そこで位相比較器15の出力によつてスイツ
チ14を切換えて新たな局のテレビジヨン信号の
垂直同期パルスPVをリセツトパルスとして第2
のカウンタ13に供給して両者の同期をとるよう
にする。
には、異なるチヤンネル間では垂直同期はとれて
いないので、内部リセツトパルスRIで第2のカ
ウンタ13をリセツトするのでは新たに選局され
たチヤンネルのテレビジヨン信号の垂直同期パル
スPVと垂直ドライブパルスDVとの同期がとれな
い。そこで位相比較器15の出力によつてスイツ
チ14を切換えて新たな局のテレビジヨン信号の
垂直同期パルスPVをリセツトパルスとして第2
のカウンタ13に供給して両者の同期をとるよう
にする。
ところが、このように構成すると、弱電界時等
において同期分離回路1で垂直同期パルスを完全
に分離することが不可能になるため、垂直同期パ
ルスPVの抜けが生じたり、入力テレビ信号に混
入したノイズ成分そのものを垂直同期パルスとし
て分離するおそれがある。このような状態では位
相比較器15の出力が、垂直同期パルスPVと垂
直ドライブパルスDVの位相が一致した時と一致
しない時で頻繁に変わり、スイツチング回路14
のスイツチング状態が頻繁に変わる。その結果、
リセツトパルスが外部リセツトパルスROと内部
リセツトパルスRIとで頻繁に変わり、垂直同期
がとれたりとれなかつたりする状態が混ざり垂直
同期流れや垂直ジツターなどの同期異常を起こ
し、画面が非常に見づらくなる欠点がある。
において同期分離回路1で垂直同期パルスを完全
に分離することが不可能になるため、垂直同期パ
ルスPVの抜けが生じたり、入力テレビ信号に混
入したノイズ成分そのものを垂直同期パルスとし
て分離するおそれがある。このような状態では位
相比較器15の出力が、垂直同期パルスPVと垂
直ドライブパルスDVの位相が一致した時と一致
しない時で頻繁に変わり、スイツチング回路14
のスイツチング状態が頻繁に変わる。その結果、
リセツトパルスが外部リセツトパルスROと内部
リセツトパルスRIとで頻繁に変わり、垂直同期
がとれたりとれなかつたりする状態が混ざり垂直
同期流れや垂直ジツターなどの同期異常を起こ
し、画面が非常に見づらくなる欠点がある。
そこで、この考案では所謂カウントダウン方式
による同期安定化回路において、入力テレビ信号
の電界強度が弱い場合などにおいても、垂直同期
を安定化できるように工夫したものである。
による同期安定化回路において、入力テレビ信号
の電界強度が弱い場合などにおいても、垂直同期
を安定化できるように工夫したものである。
続いて、この考案の一例を第3図を参照して説
明する。
明する。
同期分離回路1に設けられたトランジスタQ1
は水平同期パルスPHを得るための同期パルス分
離用の終段トランジスタである。また、トランジ
スタQ2及びQ3は垂直同期パルスPVを得るために
使用されるトランジスタである。
は水平同期パルスPHを得るための同期パルス分
離用の終段トランジスタである。また、トランジ
スタQ2及びQ3は垂直同期パルスPVを得るために
使用されるトランジスタである。
第2のカウンタ13のリセツト端子側にはオア
回路15が設けられ、内部リセツトパルスRIと、
外部リセツトパルスROに供する垂直同期パルス
PVがこのオア回路15を通じて第2のカウンタ
13に供給される。
回路15が設けられ、内部リセツトパルスRIと、
外部リセツトパルスROに供する垂直同期パルス
PVがこのオア回路15を通じて第2のカウンタ
13に供給される。
また、制御回路20はこの外部リセツトパルス
ROとして利用する垂直同期パルスPVの制御回路
であつて、同期分離回路1に設けられた垂直同期
分離用のトランジスタQ2のエミツタ側の接続点
qにはスイツチSW1を介してスイツチングトラン
ジスタQaが接続される。そして端子21には電
源オン時或いはチヤンネル切換え時に発生するミ
ユートパルスPMが供給され、これが積分回路2
2を介して第1のトランジスタQbに供給され、
その出力によつてスイツチングトランジスタQa
が制御される。
ROとして利用する垂直同期パルスPVの制御回路
であつて、同期分離回路1に設けられた垂直同期
分離用のトランジスタQ2のエミツタ側の接続点
qにはスイツチSW1を介してスイツチングトラン
ジスタQaが接続される。そして端子21には電
源オン時或いはチヤンネル切換え時に発生するミ
ユートパルスPMが供給され、これが積分回路2
2を介して第1のトランジスタQbに供給され、
その出力によつてスイツチングトランジスタQa
が制御される。
そして、このスイツチングトランジスタQaの
ベースには第2のスイツチSW2を介して所定のベ
ース電圧EBが供給される。スイツチSW1とSW2
は連動して切換えられ、電界強度が弱いような場
合にはこれらスイツチSW1,SW2はオンになるよ
うに手動操作される。通常の電界強度が得られる
ような受信状態ではこれらスイツチSW1,SW2は
オン、オフの何れの切換え状態でもよい。
ベースには第2のスイツチSW2を介して所定のベ
ース電圧EBが供給される。スイツチSW1とSW2
は連動して切換えられ、電界強度が弱いような場
合にはこれらスイツチSW1,SW2はオンになるよ
うに手動操作される。通常の電界強度が得られる
ような受信状態ではこれらスイツチSW1,SW2は
オン、オフの何れの切換え状態でもよい。
また、このスイツチSW1,SW2は、ビデオテー
プレコーダからの再生出力が入力テレビ信号SV
として供給された場合には、オフ側に手動操作さ
れる。従つて、通常の電界強度の信号が得られて
いる場合には、説明の都合上、スイツチSW1,
SW2は図のようにオフしているものとする。
プレコーダからの再生出力が入力テレビ信号SV
として供給された場合には、オフ側に手動操作さ
れる。従つて、通常の電界強度の信号が得られて
いる場合には、説明の都合上、スイツチSW1,
SW2は図のようにオフしているものとする。
なお、トランジスタQ2の接続点qの電位はこ
のトランジスタQ2のエミツタ電位に等しくなり、
そのベースに供給された波形整形前の垂直同期パ
ルスに基き、終段トランジスタQ3のコレクタに
は波形整形後の垂直同期パルスPVが得られる。
のトランジスタQ2のエミツタ電位に等しくなり、
そのベースに供給された波形整形前の垂直同期パ
ルスに基き、終段トランジスタQ3のコレクタに
は波形整形後の垂直同期パルスPVが得られる。
入力電界強度が中以上である入力テレビ信号
SVが供給された場合には、スイツチSW1,SW2
はオフであるので、トランジスタQ3のコレクタ
側には入力テレビ信号SVより分離された垂直同
期パルスPVが得られる。
SVが供給された場合には、スイツチSW1,SW2
はオフであるので、トランジスタQ3のコレクタ
側には入力テレビ信号SVより分離された垂直同
期パルスPVが得られる。
従つて、この時、第2のカウンタ13には垂直
同期パルスPVと内部リセツトパルスRIが同時に
供給される。しかし、パルスRIとPVの位相は同
期しているので、2つのパルスPVとRIが供給さ
れても垂直同期は乱れることはない。
同期パルスPVと内部リセツトパルスRIが同時に
供給される。しかし、パルスRIとPVの位相は同
期しているので、2つのパルスPVとRIが供給さ
れても垂直同期は乱れることはない。
これに対し電界強度が非常に弱い場合には、垂
直同期乱れが生じ、画面が不安定な状態になる。
そこでこのような受信状態の場合には、視聴者が
画面を見ながら同期が合つた状態の時にスイツチ
SW1,SW2を手動操作によつて破線のようにオン
させる。
直同期乱れが生じ、画面が不安定な状態になる。
そこでこのような受信状態の場合には、視聴者が
画面を見ながら同期が合つた状態の時にスイツチ
SW1,SW2を手動操作によつて破線のようにオン
させる。
そうすると、スイツチングトランジスタQaの
ベースにはスイツチSW2を介して所定のベース電
位EBが供給される結果、これがオンとなり、そ
のため接続点qの電位はO電位になつて、垂直同
期パルスPVの出力が禁止される。ゆえに第2の
カウンタ13は内部リセツトパルスRIによりリ
セツトがくり返されることになる。そのため垂直
同期は安定し、画面の乱れ等は防止できる。
ベースにはスイツチSW2を介して所定のベース電
位EBが供給される結果、これがオンとなり、そ
のため接続点qの電位はO電位になつて、垂直同
期パルスPVの出力が禁止される。ゆえに第2の
カウンタ13は内部リセツトパルスRIによりリ
セツトがくり返されることになる。そのため垂直
同期は安定し、画面の乱れ等は防止できる。
尚、ビデオテープレコーダからの再生出力が入
力した場合には、その再生出力に基づいて分離さ
れた垂直同期パルスをリセツトパルスとして第2
のカウンタ13に供給しないと、例えばその再生
出力が変速再生モードの時に得られる再生出力で
あるような場合には外部垂直同期に同期した状態
で第2のカウンタが駆動されないと、変速再生モ
ードによる再生出力に基づく画像を安定に映し出
すことはできない。そのため、ビデオテープレコ
ーダからの再生出力が入力した場合には、スイツ
チSW1,SW2は共にオフ側に手動操作される。
力した場合には、その再生出力に基づいて分離さ
れた垂直同期パルスをリセツトパルスとして第2
のカウンタ13に供給しないと、例えばその再生
出力が変速再生モードの時に得られる再生出力で
あるような場合には外部垂直同期に同期した状態
で第2のカウンタが駆動されないと、変速再生モ
ードによる再生出力に基づく画像を安定に映し出
すことはできない。そのため、ビデオテープレコ
ーダからの再生出力が入力した場合には、スイツ
チSW1,SW2は共にオフ側に手動操作される。
この考案では更に次のような構成が施こされ
る。
る。
即ち、入力電界強度が弱い場合には、AFCル
ープのループゲインが大きいと、AFC動作が乱
される場合があるので、このような受信状態のと
きには、ループゲインを積極的に落とす必要があ
る。そのため、この考案においてはスイツチSW2
のオン,オフに関連してAFC回路2のループゲ
インが制御される。
ープのループゲインが大きいと、AFC動作が乱
される場合があるので、このような受信状態のと
きには、ループゲインを積極的に落とす必要があ
る。そのため、この考案においてはスイツチSW2
のオン,オフに関連してAFC回路2のループゲ
インが制御される。
30がこのループゲインの制御回路であつて、
ループゲインを決める第1の抵抗器Raと並列に
第2の抵抗器Rb及びこれを制御するトランジス
タQcが直列接続され、このトランジスタQcが第
2のスイツチSW2の操作により制御される。つま
り、スイツチSW2をオンにすることにより、トラ
ンジスタQcがオンして抵抗器Rbを含む分流回路
が形成される結果、AFC回路2のループゲイン
が低下してAFCループの応答特性がその分低下
するようになる。
ループゲインを決める第1の抵抗器Raと並列に
第2の抵抗器Rb及びこれを制御するトランジス
タQcが直列接続され、このトランジスタQcが第
2のスイツチSW2の操作により制御される。つま
り、スイツチSW2をオンにすることにより、トラ
ンジスタQcがオンして抵抗器Rbを含む分流回路
が形成される結果、AFC回路2のループゲイン
が低下してAFCループの応答特性がその分低下
するようになる。
また、この例ではトランジスタQcと並列に更
にもうひとつのトランジスタQdが接続され、こ
のトランジスタQdを第2のスイツチSW2により
制御することによりアパーチヤコントロール用の
ボリユームRcより得られる制御電圧Vcを所定の
値に低下せしめている。これにより、弱電界時の
輝度信号の周波数特性が低下して画像のノイズを
おさえることができる。
にもうひとつのトランジスタQdが接続され、こ
のトランジスタQdを第2のスイツチSW2により
制御することによりアパーチヤコントロール用の
ボリユームRcより得られる制御電圧Vcを所定の
値に低下せしめている。これにより、弱電界時の
輝度信号の周波数特性が低下して画像のノイズを
おさえることができる。
以上説明したようにこの考案によれば、外部リ
セツトパルスROとして使用する垂直同期パルス
PVを手動制御する制御回路20を設けたので、
弱電界時等同期乱れが発生する同期異常のときに
は、スイツチSW1及びSW2をオンにすることによ
り、同期の乱れた垂直同期パルスPVが得られな
くなるので、第2のカウンタ13が内部リセツト
パルスRIにより安定したカウント動作を継続す
ることができる。
セツトパルスROとして使用する垂直同期パルス
PVを手動制御する制御回路20を設けたので、
弱電界時等同期乱れが発生する同期異常のときに
は、スイツチSW1及びSW2をオンにすることによ
り、同期の乱れた垂直同期パルスPVが得られな
くなるので、第2のカウンタ13が内部リセツト
パルスRIにより安定したカウント動作を継続す
ることができる。
それゆえ、垂直同期の乱れに基く画像の変動を
確実に除去できる。また、スイツチングトランジ
スタQaをミユートパルスPMにより制御するよう
に構成してあるので、弱電界地方では電源のオン
時及びチヤンネルの切換え時に夫々所定の垂直同
期の間だけミユートパルスPMの発生により、ト
ランジスタ9aがオフするため、その間トランジ
スタQ3より得られた垂直同期パルスPVが第2の
カウンタ13に供給される結果、外部同期パルス
PVによるリセツトがかけられるから画像の安定
性を阻害することなく垂直同期をかけることがで
きる。
確実に除去できる。また、スイツチングトランジ
スタQaをミユートパルスPMにより制御するよう
に構成してあるので、弱電界地方では電源のオン
時及びチヤンネルの切換え時に夫々所定の垂直同
期の間だけミユートパルスPMの発生により、ト
ランジスタ9aがオフするため、その間トランジ
スタQ3より得られた垂直同期パルスPVが第2の
カウンタ13に供給される結果、外部同期パルス
PVによるリセツトがかけられるから画像の安定
性を阻害することなく垂直同期をかけることがで
きる。
尚、通常の電界強度においては、内部リセツト
パルスRIにより第2のカウンタ13をリセツト
しても垂直同期パルスPVによりリセツトしても
共に同じ結果が得られるので垂直同期の乱れを生
ずることはない。
パルスRIにより第2のカウンタ13をリセツト
しても垂直同期パルスPVによりリセツトしても
共に同じ結果が得られるので垂直同期の乱れを生
ずることはない。
また、この考案のようにAFC回路2のループ
ゲインを電界強度に応じて制御する場合には、弱
電界時の同期を更に安定化することができる。更
に、弱電界時に輝度信号の周波数特性を下げるよ
うに制御する場合には、再生画像中のノイズを充
分抑圧できるから弱電界受信状態でも比較的良質
の画像を再生できる。
ゲインを電界強度に応じて制御する場合には、弱
電界時の同期を更に安定化することができる。更
に、弱電界時に輝度信号の周波数特性を下げるよ
うに制御する場合には、再生画像中のノイズを充
分抑圧できるから弱電界受信状態でも比較的良質
の画像を再生できる。
尚、同期異常を自動的に検出してその出力に基
き第1及び第2のスイツチSW1,SW2を自動的に
切換えるように構成することも考えられるが、こ
の場合には同期異常を検出すべき入力同期信号が
異常となつているために同期異常状態の検出は不
可能である。従つてこの考案のように手動操作に
より切換えるのが最も好ましい。
き第1及び第2のスイツチSW1,SW2を自動的に
切換えるように構成することも考えられるが、こ
の場合には同期異常を検出すべき入力同期信号が
異常となつているために同期異常状態の検出は不
可能である。従つてこの考案のように手動操作に
より切換えるのが最も好ましい。
第1図及び第2図は従来の同期回路の一例を示
す系統図、第3図はこの考案による同期安定化回
路の一例を示す系統図である。 1は同期分離回路、11は可変発振器、12,
13はカウンタ、20は制御回路、スイツチSW1
は垂直同期パルスPVの入力を制御するスイツチ、
SW1,SW2は連動して切換えられる手動操作用の
スイツチ、RIは内部リセツトパルスである。
す系統図、第3図はこの考案による同期安定化回
路の一例を示す系統図である。 1は同期分離回路、11は可変発振器、12,
13はカウンタ、20は制御回路、スイツチSW1
は垂直同期パルスPVの入力を制御するスイツチ、
SW1,SW2は連動して切換えられる手動操作用の
スイツチ、RIは内部リセツトパルスである。
Claims (1)
- テレビジヨン信号より水平同期パルス及び垂直
同期パルスを各々分離する同期分離回路と、上記
水平同期パルスが供給される可変発振器と、該可
変発振器の出力が供給され水平ドライブパルスを
出力する第1のカウンタと、上記可変発振器の出
力が供給され垂直ドライブパルスを出力する第2
のカウンタと、上記垂直同期パルス及び上記垂直
ドライブパルスを上記第2のカウンタにリセツト
パルスとして供給する手段と、上記垂直同期パル
スの上記第2のカウンタへの供給を禁止するため
の手動スイツチ手段を含み上記垂直同期パルスの
上記第2のカウンタへの供給を制御する制御回路
と、上記スイツチ手段の操作と連動して水平
AFC回路のループゲインを低下させる手段とを
有する同期安定化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5392482U JPS58158564U (ja) | 1982-04-14 | 1982-04-14 | 同期安定化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5392482U JPS58158564U (ja) | 1982-04-14 | 1982-04-14 | 同期安定化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58158564U JPS58158564U (ja) | 1983-10-22 |
JPH0241976Y2 true JPH0241976Y2 (ja) | 1990-11-08 |
Family
ID=30064565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5392482U Granted JPS58158564U (ja) | 1982-04-14 | 1982-04-14 | 同期安定化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58158564U (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53120330A (en) * | 1977-03-30 | 1978-10-20 | Nec Corp | Synchronous equipment |
JPS54154204A (en) * | 1978-05-26 | 1979-12-05 | Nec Corp | Identifying system for circuit state change |
JPS5683180A (en) * | 1979-10-13 | 1981-07-07 | Matsushita Electric Ind Co Ltd | Synchronizing circuir for television receiver |
-
1982
- 1982-04-14 JP JP5392482U patent/JPS58158564U/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53120330A (en) * | 1977-03-30 | 1978-10-20 | Nec Corp | Synchronous equipment |
JPS54154204A (en) * | 1978-05-26 | 1979-12-05 | Nec Corp | Identifying system for circuit state change |
JPS5683180A (en) * | 1979-10-13 | 1981-07-07 | Matsushita Electric Ind Co Ltd | Synchronizing circuir for television receiver |
Also Published As
Publication number | Publication date |
---|---|
JPS58158564U (ja) | 1983-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498103A (en) | Slow genlock circuit | |
US8233092B2 (en) | Video signal processing device | |
US5907367A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
JP3654549B2 (ja) | ビデオ同期信号の線数を自動的に認識するための回路装置 | |
KR20000029949A (ko) | 디지털표시장치용위상동기루프회로 | |
US4250525A (en) | Television horizontal AFPC with phase detector driven at twice the horizontal frequency | |
CA1149888A (en) | Differential amplifier current repeater | |
JPH0241976Y2 (ja) | ||
JPH0795444A (ja) | 垂直同期回路 | |
EP0389894A1 (en) | Automatic frequency control circuit | |
US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
US5109285A (en) | Time base correction circuit for a reproduced video signal from a video tape recorder | |
JP3439143B2 (ja) | 水平同期回路 | |
JP3547889B2 (ja) | 複合映像信号処理ic用垂直同期信号再生回路 | |
JP2794693B2 (ja) | 水平偏向回路 | |
JP2548312B2 (ja) | 時間軸補正装置 | |
JPS6122378Y2 (ja) | ||
JPS60126972A (ja) | テレビジヨン受像機 | |
JP2591819B2 (ja) | 文字信号同期再生回路 | |
JP2844675B2 (ja) | テレビジョン受像機 | |
JPH0260383A (ja) | ビデオカメラ | |
JPH0918742A (ja) | 同期信号回路 | |
JPH03265374A (ja) | Pll回路 | |
JPH04192885A (ja) | テレビジョン受像機の水平同期回路 |