JPH0239030A - Tftパネル - Google Patents
TftパネルInfo
- Publication number
- JPH0239030A JPH0239030A JP63189434A JP18943488A JPH0239030A JP H0239030 A JPH0239030 A JP H0239030A JP 63189434 A JP63189434 A JP 63189434A JP 18943488 A JP18943488 A JP 18943488A JP H0239030 A JPH0239030 A JP H0239030A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- data line
- electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 claims abstract description 163
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 30
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はTFTパネルに関するものである。
アクティブマトリックス型の液晶表示素子に使用される
TFTパネルは、透明基板上に多数の透明画素電極を縦
横に配列するとともに、この基板面に各画素電極を駆動
する多数の薄膜トランジスタ(TFT)を各画素電極に
それぞれ対応させて配列したもので、各薄膜トランジス
タのゲート電極およびドレイン電極はそれぞれ画素電極
間を通して配線したゲートラインおよびデータラインに
接続され、またソース電極は画素電極に接続されている
。
TFTパネルは、透明基板上に多数の透明画素電極を縦
横に配列するとともに、この基板面に各画素電極を駆動
する多数の薄膜トランジスタ(TFT)を各画素電極に
それぞれ対応させて配列したもので、各薄膜トランジス
タのゲート電極およびドレイン電極はそれぞれ画素電極
間を通して配線したゲートラインおよびデータラインに
接続され、またソース電極は画素電極に接続されている
。
第11図および第12図は従来のTFTパネルを示した
もので、図中1は透明基板(ガラス板)であり、この基
板1面には、薄膜トランジスタ形成部に対応させて金属
膜からなる遮光膜2が形成されている。3はこの遮光膜
2を形成した基板1面に形成された透明絶縁基膜である
。この絶縁基膜3の上には、薄膜トランジスタのソース
電極Sおよびドレイン電極りとデータラインDLが形成
されるとともに、このソース、ドレイン電極S。
もので、図中1は透明基板(ガラス板)であり、この基
板1面には、薄膜トランジスタ形成部に対応させて金属
膜からなる遮光膜2が形成されている。3はこの遮光膜
2を形成した基板1面に形成された透明絶縁基膜である
。この絶縁基膜3の上には、薄膜トランジスタのソース
電極Sおよびドレイン電極りとデータラインDLが形成
されるとともに、このソース、ドレイン電極S。
D上に重ねて1−a−S1半導体層5が形成されている
。この半導体層5は、ソース、ドレイン電極S、Dの上
に形成したn”−a−3l膜14を介してソース、ドレ
イン電極S、Dに接続されている。また、上記絶縁基膜
3の上には、透明な画素電極6が形成されており、この
画素電極6は上記ソース電極Sに接続されている。7は
、絶縁基膜3の上に上記ソース、ドレイン電極S、Dと
半導体層5および画素電極6を覆って形成された透明な
ゲート絶縁膜であり、このゲート絶縁膜7の上には、上
記半導体層5と対向するゲート電極Gとこれにつながる
ゲートラインGLが形成されている。
。この半導体層5は、ソース、ドレイン電極S、Dの上
に形成したn”−a−3l膜14を介してソース、ドレ
イン電極S、Dに接続されている。また、上記絶縁基膜
3の上には、透明な画素電極6が形成されており、この
画素電極6は上記ソース電極Sに接続されている。7は
、絶縁基膜3の上に上記ソース、ドレイン電極S、Dと
半導体層5および画素電極6を覆って形成された透明な
ゲート絶縁膜であり、このゲート絶縁膜7の上には、上
記半導体層5と対向するゲート電極Gとこれにつながる
ゲートラインGLが形成されている。
このTFTパネルは、次のようにして製造されている。
まず基板1面にC「等の金属を膜付けし、この金属膜を
パターニングして遮光膜2を形成した後、その上に絶縁
基膜3を形成する。次に、この絶縁基膜3の上に、C「
等の金属を膜付けし、この金属膜をパターニングして、
ソース電極Sおよびドレイン電極りとデータラインDL
を形成する。次いでその上にn”−a−5tを膜付けし
、これをパターニングしてn”−a−5i膜4を形成す
る。次にITO等の透明導電材を膜付けし、この透明導
電膜をパターニングして、端部がソース電極S上に重な
った画素電極6を形成する。次に、1−a−Slを膜付
けし、これをパターニングして1−a−Si半導体層5
を形成した後、その上にゲート絶縁膜7を形成する。こ
の後は、ゲート絶縁膜7の上にAノ等の低抵抗金属を膜
付けし、この金属膜をパターニングしてゲート電極Gと
ゲートラインGLを形成し、TFTパネルを完成する。
パターニングして遮光膜2を形成した後、その上に絶縁
基膜3を形成する。次に、この絶縁基膜3の上に、C「
等の金属を膜付けし、この金属膜をパターニングして、
ソース電極Sおよびドレイン電極りとデータラインDL
を形成する。次いでその上にn”−a−5tを膜付けし
、これをパターニングしてn”−a−5i膜4を形成す
る。次にITO等の透明導電材を膜付けし、この透明導
電膜をパターニングして、端部がソース電極S上に重な
った画素電極6を形成する。次に、1−a−Slを膜付
けし、これをパターニングして1−a−Si半導体層5
を形成した後、その上にゲート絶縁膜7を形成する。こ
の後は、ゲート絶縁膜7の上にAノ等の低抵抗金属を膜
付けし、この金属膜をパターニングしてゲート電極Gと
ゲートラインGLを形成し、TFTパネルを完成する。
しかしながら、上記従来のTFTパネルは、薄膜トラン
ジスタのソース、ドレイン電極S、DとデータラインD
Lを絶縁基膜3の上に形成し、その上に形成したゲート
絶縁膜7の上にゲート電極GとゲートラインGLを形成
したものであるために、データラインDLとゲートライ
ンGLとの交差部においてこのデータラインDLとゲー
トラインGLとの間を絶縁しているのはゲート絶縁膜7
だけであり、そのために、データラインDLとゲートラ
インGLとの間の浮遊容量が大きくてこれが薄膜トラン
ジスタの動作に影響を及ぼすし、また、ゲート絶縁膜7
にクラックやピンホール等の欠陥が発生すると、データ
ラインDLとゲートラインGLとがその交差部において
短絡してしまうという問題をもっていた。なお、上記従
来のTFTパネルにおいても、ゲート絶縁膜7の膜厚を
大きくすれば、データラインDLとゲートラインGLと
の間の浮遊容量を小さくするとともに、データラインD
LとゲートラインGLとの短絡の発生もある程度少なく
することができるが、このようにゲート絶縁膜7の膜厚
を大きくしたのでは、半導体層4とゲート電極Gとの間
隔が大きくなって、薄膜トランジスタの特性を低下させ
てしまうことになる。
ジスタのソース、ドレイン電極S、DとデータラインD
Lを絶縁基膜3の上に形成し、その上に形成したゲート
絶縁膜7の上にゲート電極GとゲートラインGLを形成
したものであるために、データラインDLとゲートライ
ンGLとの交差部においてこのデータラインDLとゲー
トラインGLとの間を絶縁しているのはゲート絶縁膜7
だけであり、そのために、データラインDLとゲートラ
インGLとの間の浮遊容量が大きくてこれが薄膜トラン
ジスタの動作に影響を及ぼすし、また、ゲート絶縁膜7
にクラックやピンホール等の欠陥が発生すると、データ
ラインDLとゲートラインGLとがその交差部において
短絡してしまうという問題をもっていた。なお、上記従
来のTFTパネルにおいても、ゲート絶縁膜7の膜厚を
大きくすれば、データラインDLとゲートラインGLと
の間の浮遊容量を小さくするとともに、データラインD
LとゲートラインGLとの短絡の発生もある程度少なく
することができるが、このようにゲート絶縁膜7の膜厚
を大きくしたのでは、半導体層4とゲート電極Gとの間
隔が大きくなって、薄膜トランジスタの特性を低下させ
てしまうことになる。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ゲート絶縁膜の膜厚
を厚くすることなく、データラインとゲートラインとの
間の浮遊容量を小さくするとともに、データラインとゲ
ートラインとの短絡も確実に防いで歩留りを向上させる
ことができるTFTパネルを提供することにある。
あって、その目的とするところは、ゲート絶縁膜の膜厚
を厚くすることなく、データラインとゲートラインとの
間の浮遊容量を小さくするとともに、データラインとゲ
ートラインとの短絡も確実に防いで歩留りを向上させる
ことができるTFTパネルを提供することにある。
本発明のTFTパネルは、透明基板面に、薄膜トランジ
スタ形成部に対応する遮光膜と、薄膜トランジスタのド
レイン電極を接続するデータラインとを形成し、その上
に形成した透明絶縁基膜の上に、薄膜トランジスタのソ
ース電極およびドレイン電極と、このソース、ドレイン
電極上に重なる半導体層と、上記ソース電極に接続され
た画素電極とを形成するとともに、その上に透明なゲー
ト絶縁膜を形成して、このゲート絶縁膜上に、薄膜トラ
ンジスタのゲート電極とゲートラインを形成し、かつ上
記ドレイン電極は前記絶縁基膜に設けたコンタクト孔に
おいて前記データラインに接続したものである。
スタ形成部に対応する遮光膜と、薄膜トランジスタのド
レイン電極を接続するデータラインとを形成し、その上
に形成した透明絶縁基膜の上に、薄膜トランジスタのソ
ース電極およびドレイン電極と、このソース、ドレイン
電極上に重なる半導体層と、上記ソース電極に接続され
た画素電極とを形成するとともに、その上に透明なゲー
ト絶縁膜を形成して、このゲート絶縁膜上に、薄膜トラ
ンジスタのゲート電極とゲートラインを形成し、かつ上
記ドレイン電極は前記絶縁基膜に設けたコンタクト孔に
おいて前記データラインに接続したものである。
このTFTパネルによれば、データラインとゲートライ
ンとの間に絶縁基膜とその上に形成されたゲート絶縁膜
とがあるために、この2層の絶縁膜によってデータライ
ンとゲートラインとの間隔を十分に確保することができ
、したがって薄膜トランジスタの特性に影響するゲート
絶縁膜の膜厚を厚くしなくても、データラインとゲート
ラインとの間の浮遊容量を小さくすることができるし、
また絶縁基膜とゲート絶縁膜との2層膜によってデータ
ラインとゲートラインとの間を確実に絶縁することがで
きるから、データラインとゲートラインとの短絡も確実
に防いで歩留りを向上させることができる。
ンとの間に絶縁基膜とその上に形成されたゲート絶縁膜
とがあるために、この2層の絶縁膜によってデータライ
ンとゲートラインとの間隔を十分に確保することができ
、したがって薄膜トランジスタの特性に影響するゲート
絶縁膜の膜厚を厚くしなくても、データラインとゲート
ラインとの間の浮遊容量を小さくすることができるし、
また絶縁基膜とゲート絶縁膜との2層膜によってデータ
ラインとゲートラインとの間を確実に絶縁することがで
きるから、データラインとゲートラインとの短絡も確実
に防いで歩留りを向上させることができる。
以下、本発明の一実施例を図面を参照して説明する。
第1図〜第3図において、11は透明基板(ガラス板)
であり、この基板11面には、薄膜トランジスタ形成部
に対応する遮光膜2と、薄膜トランジスタのドレイン電
極を接続するデータラインDLとが形成されている。こ
の遮光膜2とデータラインDLは、同一の金属膜からな
っている。
であり、この基板11面には、薄膜トランジスタ形成部
に対応する遮光膜2と、薄膜トランジスタのドレイン電
極を接続するデータラインDLとが形成されている。こ
の遮光膜2とデータラインDLは、同一の金属膜からな
っている。
13は上記遮光膜2とデータラインDLとを形成した基
板11面に形成された透明な絶縁基膜であり、この絶縁
基膜13はその膜面が平坦な平坦化膜とされている。こ
の絶縁基膜13の上には、薄膜トランジスタのソース電
極Sおよびドレイン電極りが形成されるとともに、この
ソース、ドレイン電極S、D上に重ねて1−a−Sl半
導体層17が形成されている。この半導体層17は、ソ
ース、ドレイン電極S、Dの上に形成したn÷−a−3
t膜16を介してソース、ドレイン電極S、Dに接続さ
れている。上記ソース電極Sとドレイン電極りは、いず
れも、ITO等からなる透明導電膜14の上に、n”−
a−9t膜16とのオーミックコンタクトをとるための
金属膜15を形成した2層膜とされており、このソース
。
板11面に形成された透明な絶縁基膜であり、この絶縁
基膜13はその膜面が平坦な平坦化膜とされている。こ
の絶縁基膜13の上には、薄膜トランジスタのソース電
極Sおよびドレイン電極りが形成されるとともに、この
ソース、ドレイン電極S、D上に重ねて1−a−Sl半
導体層17が形成されている。この半導体層17は、ソ
ース、ドレイン電極S、Dの上に形成したn÷−a−3
t膜16を介してソース、ドレイン電極S、Dに接続さ
れている。上記ソース電極Sとドレイン電極りは、いず
れも、ITO等からなる透明導電膜14の上に、n”−
a−9t膜16とのオーミックコンタクトをとるための
金属膜15を形成した2層膜とされており、このソース
。
ドレイン電極S、Dのオーミックコンタクト用金属膜1
5とその上のn”−a−3l膜16は、半導体層17の
下のみに形成されている。また、ドレイン電極りの下層
の透明導電膜14は、前記データラインDL側に延長さ
れており、この部分はデータラインDLと接続されるリ
ード部Daとされている。また、ソース電極Sの下層の
透明導電膜14は、絶縁基膜13上の画素電極形成領域
にわたって形成されており、この部分は、ソース電極S
と接続された透明画素電極18とされている。
5とその上のn”−a−3l膜16は、半導体層17の
下のみに形成されている。また、ドレイン電極りの下層
の透明導電膜14は、前記データラインDL側に延長さ
れており、この部分はデータラインDLと接続されるリ
ード部Daとされている。また、ソース電極Sの下層の
透明導電膜14は、絶縁基膜13上の画素電極形成領域
にわたって形成されており、この部分は、ソース電極S
と接続された透明画素電極18とされている。
19は、絶縁基膜13の上に上記ソース、ドレイン電極
S、Dと半導体層17および画素電極18を覆って形成
された透明なゲート絶縁膜であり、このゲート絶縁[1
9の上には、上記半導体層17と対向するゲート電極G
と、これにつながるゲートラインGLが形成されている
。また、上記ゲート絶縁膜19とその下の絶縁基膜13
には、ドレイン電極リード部Daの端部とデータライン
DLのドレイン電極接続部を露出させるコンタクト孔2
0が形成されており、ドレイン電極りのリード部Daは
、このコンタクト孔20においてコンタクトメタル21
によりデータラインDLと接続されている。このコンタ
クトメタル21は、ゲート電tffGおよびゲートライ
ンGLと同じ金属で形成されている。
S、Dと半導体層17および画素電極18を覆って形成
された透明なゲート絶縁膜であり、このゲート絶縁[1
9の上には、上記半導体層17と対向するゲート電極G
と、これにつながるゲートラインGLが形成されている
。また、上記ゲート絶縁膜19とその下の絶縁基膜13
には、ドレイン電極リード部Daの端部とデータライン
DLのドレイン電極接続部を露出させるコンタクト孔2
0が形成されており、ドレイン電極りのリード部Daは
、このコンタクト孔20においてコンタクトメタル21
によりデータラインDLと接続されている。このコンタ
クトメタル21は、ゲート電tffGおよびゲートライ
ンGLと同じ金属で形成されている。
第4図および第5図〜第10図は上記TFTパネルの製
造方法を示したもので、このTFTパネルは次のように
して製造される。
造方法を示したもので、このTFTパネルは次のように
して製造される。
まず、基板11面にCr等の金属をスパッタリング法に
より2000人の厚さに膜付けし、この金属膜をフォト
エツチング法でバターニングして第4図(a)および第
5図に示すように遮光&!12とデータラインDLを形
成する。次に、第4図(b)および第6図に示すように
、遮光膜12とデータラインDLを形成した基板11上
に5OG(スピンオンガラス)等によって膜面を平坦化
した絶縁基膜13(膜厚5000人〜ltm)を形成し
、この絶縁基膜3の上に、ITO等の透明導電膜(膜厚
500人)14と、Cr等のオーミックコンタクト用金
属膜(膜厚250人)15とをスパッタリング法により
順次膜付けするとともに、さらにその上に、n”−a−
5i膜(膜厚250人)16をプラズマCVD法により
膜付けし、この3層の膜14゜15.16を、フォ・ト
エッチング法により、ソース電極Sおよびこれと連続す
る画素電極18と、ドレイン電極およびそのリード部D
aの形状にパターニングする。次に、i a Slを
プラズマCVD法によって1000人の厚さに膜付けし
、このf−a−5l膜をフォトエツチング法でバターニ
ングして第4図(C)および第7図に示すように1−a
−5i半導体層17を形成する。次いで上記i −a
−S I膜のパターニングに使用したレジストマスク(
図示せず)をそのまま利用して、画素電極部とドレイン
電極リード部のn”−a−51膜16とオーミックコン
タクト用金属膜15とをエツチング除去し、第4図(d
)および第8図に示すように、透明導電膜14のみから
なる画素電極18とドレイン電極リード部Daを形成す
る。次に、第4図(e)および第9図に示すように、S
IN等をプラズマCVD法により3000人の厚さに膜
付けして透明なゲート絶縁膜19を形成し、このゲート
絶縁819とその下の絶縁基膜13とに、ドレイン電極
リード部Daの端部とデータラインDLのドレイン電極
接続部を露出させるコンタクト孔20をフォトエツチン
グ法で形成する。このコンタクト孔20のエツチングは
、ゲート絶縁膜19および絶縁基膜13とドレイン電極
リード部Daとのエツチング選択比を高く選んで行なう
。このようなエツチング条件でコンタクト孔20をエツ
チングすると、ゲート絶縁膜19に形成されるコンタク
ト孔20はドレイン電極リード部DaとデータラインD
Lとの両方にまたがる形状に形成され、絶縁基膜13に
形成されるコンタクト孔20は、ドレイン電極リード部
Daがエツチングストッパとなるために、ドレイン電極
リード部Da部分を除いた形状に形成される。この後は
、ゲート絶縁膜19の上にAノ等の低抵抗金属をスパッ
タリング法により5000人の厚さに膜付けし、上記コ
ンタクト孔20内に堆積した金属膜(コンタクトメタル
21)によりドレイン電極リード部Daとデータライン
DLとを導通接続するとともに、次いでこの金属膜をフ
ォトエツチング法によりバターニングして、ゲート電極
GおよびゲートラインGLと、これとは切離されたコン
タクトメタル21を第4図<f)および第10図に示す
ように形成し、TFTパネルを完成する。
より2000人の厚さに膜付けし、この金属膜をフォト
エツチング法でバターニングして第4図(a)および第
5図に示すように遮光&!12とデータラインDLを形
成する。次に、第4図(b)および第6図に示すように
、遮光膜12とデータラインDLを形成した基板11上
に5OG(スピンオンガラス)等によって膜面を平坦化
した絶縁基膜13(膜厚5000人〜ltm)を形成し
、この絶縁基膜3の上に、ITO等の透明導電膜(膜厚
500人)14と、Cr等のオーミックコンタクト用金
属膜(膜厚250人)15とをスパッタリング法により
順次膜付けするとともに、さらにその上に、n”−a−
5i膜(膜厚250人)16をプラズマCVD法により
膜付けし、この3層の膜14゜15.16を、フォ・ト
エッチング法により、ソース電極Sおよびこれと連続す
る画素電極18と、ドレイン電極およびそのリード部D
aの形状にパターニングする。次に、i a Slを
プラズマCVD法によって1000人の厚さに膜付けし
、このf−a−5l膜をフォトエツチング法でバターニ
ングして第4図(C)および第7図に示すように1−a
−5i半導体層17を形成する。次いで上記i −a
−S I膜のパターニングに使用したレジストマスク(
図示せず)をそのまま利用して、画素電極部とドレイン
電極リード部のn”−a−51膜16とオーミックコン
タクト用金属膜15とをエツチング除去し、第4図(d
)および第8図に示すように、透明導電膜14のみから
なる画素電極18とドレイン電極リード部Daを形成す
る。次に、第4図(e)および第9図に示すように、S
IN等をプラズマCVD法により3000人の厚さに膜
付けして透明なゲート絶縁膜19を形成し、このゲート
絶縁819とその下の絶縁基膜13とに、ドレイン電極
リード部Daの端部とデータラインDLのドレイン電極
接続部を露出させるコンタクト孔20をフォトエツチン
グ法で形成する。このコンタクト孔20のエツチングは
、ゲート絶縁膜19および絶縁基膜13とドレイン電極
リード部Daとのエツチング選択比を高く選んで行なう
。このようなエツチング条件でコンタクト孔20をエツ
チングすると、ゲート絶縁膜19に形成されるコンタク
ト孔20はドレイン電極リード部DaとデータラインD
Lとの両方にまたがる形状に形成され、絶縁基膜13に
形成されるコンタクト孔20は、ドレイン電極リード部
Daがエツチングストッパとなるために、ドレイン電極
リード部Da部分を除いた形状に形成される。この後は
、ゲート絶縁膜19の上にAノ等の低抵抗金属をスパッ
タリング法により5000人の厚さに膜付けし、上記コ
ンタクト孔20内に堆積した金属膜(コンタクトメタル
21)によりドレイン電極リード部Daとデータライン
DLとを導通接続するとともに、次いでこの金属膜をフ
ォトエツチング法によりバターニングして、ゲート電極
GおよびゲートラインGLと、これとは切離されたコン
タクトメタル21を第4図<f)および第10図に示す
ように形成し、TFTパネルを完成する。
しかして、上記TFTパネルにおいては、透明基板11
面に、薄膜トランジスタ形成部に対応する遮光膜12と
、薄膜トランジスタのドレイン電iDを接続するデータ
ラインDLとを形成し、その上に形成した透明絶縁基膜
13の上に、薄膜トランジスタのソース電極Sおよびド
レイン電極りと、このソース、ドレイン電極S、D上に
重なる半導体層17と、上記ソース電極Sに接続された
画素電極18とを形成するとともに、その上に透明なゲ
ート絶縁膜19を形成して、このゲート絶縁膜19上に
、薄膜トランジスタのゲート電極GとゲートラインGL
を形成し、かつ上記ドレイン電極りは前記ゲート絶縁膜
19と絶縁基膜13に設けたコンタクト孔20において
基板11面のデータラインDLに接続しているから、デ
ータラインDLとゲートラインGLとの間の絶縁膜は、
絶縁基膜13とその上に形成したゲート絶縁膜19との
2層膜となり、したがって、この2層の絶縁膜によって
データラインDLとゲートラインGLとの間隔を十分に
確保することができる。したがってこのTFTパネルに
よれば、薄膜トランジスタの特性に影響するゲート絶縁
膜19の膜厚を厚くしなくても、データラインDLとゲ
ートラインGLとの間の浮遊容量を小さくすることがで
きるし、また絶縁基膜13とゲート絶縁膜1つとの2層
膜によってデータラインDLとゲートラインOLとの間
を確実に絶縁することができるから、データラインDL
とゲートラインGLとの短絡も確実に防いで歩留りを向
上させることができる。
面に、薄膜トランジスタ形成部に対応する遮光膜12と
、薄膜トランジスタのドレイン電iDを接続するデータ
ラインDLとを形成し、その上に形成した透明絶縁基膜
13の上に、薄膜トランジスタのソース電極Sおよびド
レイン電極りと、このソース、ドレイン電極S、D上に
重なる半導体層17と、上記ソース電極Sに接続された
画素電極18とを形成するとともに、その上に透明なゲ
ート絶縁膜19を形成して、このゲート絶縁膜19上に
、薄膜トランジスタのゲート電極GとゲートラインGL
を形成し、かつ上記ドレイン電極りは前記ゲート絶縁膜
19と絶縁基膜13に設けたコンタクト孔20において
基板11面のデータラインDLに接続しているから、デ
ータラインDLとゲートラインGLとの間の絶縁膜は、
絶縁基膜13とその上に形成したゲート絶縁膜19との
2層膜となり、したがって、この2層の絶縁膜によって
データラインDLとゲートラインGLとの間隔を十分に
確保することができる。したがってこのTFTパネルに
よれば、薄膜トランジスタの特性に影響するゲート絶縁
膜19の膜厚を厚くしなくても、データラインDLとゲ
ートラインGLとの間の浮遊容量を小さくすることがで
きるし、また絶縁基膜13とゲート絶縁膜1つとの2層
膜によってデータラインDLとゲートラインOLとの間
を確実に絶縁することができるから、データラインDL
とゲートラインGLとの短絡も確実に防いで歩留りを向
上させることができる。
なお、データラインDLとゲートラインGLとを短絡さ
せる原因と考えられる絶縁膜のクラックやピンホール等
の欠陥は、絶縁基膜13にもゲート絶縁膜19にも発生
するが、両方の膜の欠陥が同じ箇所に発生することはほ
とんどないがら、データラインDLとゲートラインGL
との間の絶縁膜が上記2層膜であれば、データラインD
LとゲートラインGLとの短絡は確実に防止される。し
かも、上記TFTパネルにおいては、薄膜トランジスタ
のドレイン電極りとデータラインDLとを別に形成して
これをコンタクトメタル21により接続しているから、
ドレイン電極りの膜厚に関係なくデータラインDLの膜
厚を選ぶことができ、したがってデータラインDLの膜
厚を厚くしてこのデータラインDLの抵抗値を下げるこ
とができる。
せる原因と考えられる絶縁膜のクラックやピンホール等
の欠陥は、絶縁基膜13にもゲート絶縁膜19にも発生
するが、両方の膜の欠陥が同じ箇所に発生することはほ
とんどないがら、データラインDLとゲートラインGL
との間の絶縁膜が上記2層膜であれば、データラインD
LとゲートラインGLとの短絡は確実に防止される。し
かも、上記TFTパネルにおいては、薄膜トランジスタ
のドレイン電極りとデータラインDLとを別に形成して
これをコンタクトメタル21により接続しているから、
ドレイン電極りの膜厚に関係なくデータラインDLの膜
厚を選ぶことができ、したがってデータラインDLの膜
厚を厚くしてこのデータラインDLの抵抗値を下げるこ
とができる。
また、上記実施例では、遮光膜12とデータラインDL
とを同じ金属膜で形成するとともに、薄膜トランジスタ
のソース電極Sとドレイン電極りを透明導電膜14の上
にオーミックコンタクト用金属膜15を形成した2層膜
としてこのうち下層の透明導電膜14を延長させて画素
電極18とドレイン電極リード部Daを形成し、さらに
ゲート電tJil+GおよびゲートラインGLとドレイ
ン電極接続用のコンタクトメタル21とを同じ金属で形
成しているから、このTFTパネルを製造するのに必要
なバターニング工程数は、前述した製造方法のように、
遮光膜12およびデータラインDLのバターニングと、
透明導電膜14とオーミックコンタクト用金属膜15と
n”−g−3i膜16との3層膜のバターニングと、1
−a−51半導体層17のバターニングおよびこれと連
続して行なわれる画素電極18およびドレイン電極リー
ド部Da上のオーミックコンタクト用金属膜15とn”
−a−Sl膜16のエツチング除去と、ゲート絶縁膜1
9と絶縁基膜13へのコンタクト孔20の形成と、ゲー
ト電極GおよびゲートラインGLとドレイン電極接続用
コンタクトメタル21とのバターニングとの5回でよく
、したがって上記TFTパネルは少ないバターニング工
程数で容易に製造することができる。
とを同じ金属膜で形成するとともに、薄膜トランジスタ
のソース電極Sとドレイン電極りを透明導電膜14の上
にオーミックコンタクト用金属膜15を形成した2層膜
としてこのうち下層の透明導電膜14を延長させて画素
電極18とドレイン電極リード部Daを形成し、さらに
ゲート電tJil+GおよびゲートラインGLとドレイ
ン電極接続用のコンタクトメタル21とを同じ金属で形
成しているから、このTFTパネルを製造するのに必要
なバターニング工程数は、前述した製造方法のように、
遮光膜12およびデータラインDLのバターニングと、
透明導電膜14とオーミックコンタクト用金属膜15と
n”−g−3i膜16との3層膜のバターニングと、1
−a−51半導体層17のバターニングおよびこれと連
続して行なわれる画素電極18およびドレイン電極リー
ド部Da上のオーミックコンタクト用金属膜15とn”
−a−Sl膜16のエツチング除去と、ゲート絶縁膜1
9と絶縁基膜13へのコンタクト孔20の形成と、ゲー
ト電極GおよびゲートラインGLとドレイン電極接続用
コンタクトメタル21とのバターニングとの5回でよく
、したがって上記TFTパネルは少ないバターニング工
程数で容易に製造することができる。
なお、上記実施例では、薄膜トランジスタのソース電極
Sとドレイン電極りを、透明導電膜14の上にオーミッ
クコンタクト用金属膜15を形成した2層膜としている
が、このソース、ドレイン電極S、Dは、1層の金属膜
としてもよく、その場合は透明画素電極を別工程で絶縁
基膜13上に形成してソース電極Sに接続すればよい。
Sとドレイン電極りを、透明導電膜14の上にオーミッ
クコンタクト用金属膜15を形成した2層膜としている
が、このソース、ドレイン電極S、Dは、1層の金属膜
としてもよく、その場合は透明画素電極を別工程で絶縁
基膜13上に形成してソース電極Sに接続すればよい。
本発明のTFTパネルは、透明基板面に、薄膜トランジ
スタ形成部に対応する遮光膜と、薄膜トランジスタのド
レイン電極を接続するデータラインとを形成し、その上
に形成した透明絶縁基膜の上に、薄膜トランジスタのソ
ース電極およびドレイン電極と、このソース、ドレイン
電極上に重なる半導体層と、上記ソース電極に接続され
た画素電極とを形成するとともに、その上に透明なゲー
ト絶縁膜を形成して、このゲート絶縁膜上に、薄膜トラ
ンジスタのゲート電極とゲートラインを形成し、かつ上
記ドレイン電極は前記絶縁基膜に設けたコンタクト孔に
おいて前記データラインに接続したものであるから、デ
ータラインとゲートラインとの間隔を、絶縁基膜とその
上に形成されたゲート絶縁膜との2層の絶縁膜によって
十分に確保することができ、したがって薄膜トランジス
タの特性に影響するゲート絶縁膜の膜厚を厚くしなくて
も、データラインとゲートラインとの間の浮遊容量を小
さくすることができるし、また絶縁基膜とゲート絶縁膜
との2層膜によってデータラインとゲートラインとの間
を確実に絶縁することができるから、データラインとゲ
ートラインとの短絡も確実に防いで歩留りを向上させる
ことができる。
スタ形成部に対応する遮光膜と、薄膜トランジスタのド
レイン電極を接続するデータラインとを形成し、その上
に形成した透明絶縁基膜の上に、薄膜トランジスタのソ
ース電極およびドレイン電極と、このソース、ドレイン
電極上に重なる半導体層と、上記ソース電極に接続され
た画素電極とを形成するとともに、その上に透明なゲー
ト絶縁膜を形成して、このゲート絶縁膜上に、薄膜トラ
ンジスタのゲート電極とゲートラインを形成し、かつ上
記ドレイン電極は前記絶縁基膜に設けたコンタクト孔に
おいて前記データラインに接続したものであるから、デ
ータラインとゲートラインとの間隔を、絶縁基膜とその
上に形成されたゲート絶縁膜との2層の絶縁膜によって
十分に確保することができ、したがって薄膜トランジス
タの特性に影響するゲート絶縁膜の膜厚を厚くしなくて
も、データラインとゲートラインとの間の浮遊容量を小
さくすることができるし、また絶縁基膜とゲート絶縁膜
との2層膜によってデータラインとゲートラインとの間
を確実に絶縁することができるから、データラインとゲ
ートラインとの短絡も確実に防いで歩留りを向上させる
ことができる。
第1図〜第10図は本発明の一実施例を示したもので、
第1図および第2図はTFTパネルの一部分の縦断正面
図および平面図、第3図は第2図の■−■線に沿う断面
図、第4図はTFTパネルの製造工程図、第5図は第4
図(a)の平面図、第6図は第4図(b)の平面図、第
7図は第4図(C)の平面図、第8図は第4図(d)の
平面図、第9図は第4図(e)の平面図、第10図は第
4図(f)の平面図である。第11図および第12図は
従来のTFTパネルの一部分の縦断正面図および平面図
である。 11・・・基板、12・・・遮光膜、DL・・・データ
ライン、13・・・絶縁基膜、S・・・ソース電極、D
・・・ドレイン電極、Da・・・リード部、14・・・
透明導電膜、15・・・金属膜、16・・・n÷−a−
3t膜、17・・・1−a−S1半導体層、18・・・
画素電極、19・・・ゲート絶縁膜、20・・・コンタ
クト孔、21・・・コンタクトメタル、G・・・ゲート
電極、GL・・・ゲートライン。
第1図および第2図はTFTパネルの一部分の縦断正面
図および平面図、第3図は第2図の■−■線に沿う断面
図、第4図はTFTパネルの製造工程図、第5図は第4
図(a)の平面図、第6図は第4図(b)の平面図、第
7図は第4図(C)の平面図、第8図は第4図(d)の
平面図、第9図は第4図(e)の平面図、第10図は第
4図(f)の平面図である。第11図および第12図は
従来のTFTパネルの一部分の縦断正面図および平面図
である。 11・・・基板、12・・・遮光膜、DL・・・データ
ライン、13・・・絶縁基膜、S・・・ソース電極、D
・・・ドレイン電極、Da・・・リード部、14・・・
透明導電膜、15・・・金属膜、16・・・n÷−a−
3t膜、17・・・1−a−S1半導体層、18・・・
画素電極、19・・・ゲート絶縁膜、20・・・コンタ
クト孔、21・・・コンタクトメタル、G・・・ゲート
電極、GL・・・ゲートライン。
Claims (1)
- 透明基板上に透明画素電極とこの画素電極を駆動する薄
膜トランジスタとを形成したTFTパネルにおいて、前
記透明基板面に、薄膜トランジスタ形成部に対応する遮
光膜と、薄膜トランジスタのドレイン電極を接続するデ
ータラインとを形成し、その上に形成した透明絶縁基膜
の上に、薄膜トランジスタのソース電極およびドレイン
電極と、このソース、ドレイン電極上に重なる半導体層
と、上記ソース電極に接続された画素電極とを形成する
とともに、その上に透明なゲート絶縁膜を形成して、こ
のゲート絶縁膜上に、薄膜トランジスタのゲート電極と
ゲートラインを形成し、かつ上記ドレイン電極は前記絶
縁基膜に設けたコンタクト孔において前記データライン
に接続したことを特徴とするTFTパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18943488A JP2661163B2 (ja) | 1988-07-28 | 1988-07-28 | Tftパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18943488A JP2661163B2 (ja) | 1988-07-28 | 1988-07-28 | Tftパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0239030A true JPH0239030A (ja) | 1990-02-08 |
JP2661163B2 JP2661163B2 (ja) | 1997-10-08 |
Family
ID=16241183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18943488A Expired - Lifetime JP2661163B2 (ja) | 1988-07-28 | 1988-07-28 | Tftパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2661163B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209135A (ja) * | 2005-01-26 | 2006-08-10 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2006253674A (ja) * | 2005-03-09 | 2006-09-21 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
JP2008153688A (ja) * | 2008-02-18 | 2008-07-03 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
JP2008271768A (ja) * | 2007-04-20 | 2008-11-06 | Hiroyuki Sakano | 超大規模太陽光発電装置 |
US8222809B2 (en) | 2005-11-03 | 2012-07-17 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus |
JP2014039009A (ja) * | 2012-08-10 | 2014-02-27 | Samsung Display Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
JP2016535455A (ja) * | 2013-08-30 | 2016-11-10 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | アレイ基板及びその製造方法とディスプレイ装置 |
-
1988
- 1988-07-28 JP JP18943488A patent/JP2661163B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209135A (ja) * | 2005-01-26 | 2006-08-10 | Samsung Electronics Co Ltd | 液晶表示装置 |
US8941789B2 (en) | 2005-01-26 | 2015-01-27 | Samsung Display Co., Ltd. | Liquid crystal display |
US9618803B2 (en) | 2005-01-26 | 2017-04-11 | Samsung Display Co., Ltd. | Liquid crystal display |
JP2006253674A (ja) * | 2005-03-09 | 2006-09-21 | Samsung Electronics Co Ltd | 有機薄膜トランジスタ表示板及びその製造方法 |
US8222809B2 (en) | 2005-11-03 | 2012-07-17 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus |
JP2008271768A (ja) * | 2007-04-20 | 2008-11-06 | Hiroyuki Sakano | 超大規模太陽光発電装置 |
JP2008153688A (ja) * | 2008-02-18 | 2008-07-03 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
JP2014039009A (ja) * | 2012-08-10 | 2014-02-27 | Samsung Display Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
US9929191B2 (en) | 2012-08-10 | 2018-03-27 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of manufacturing the same |
JP2016535455A (ja) * | 2013-08-30 | 2016-11-10 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | アレイ基板及びその製造方法とディスプレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2661163B2 (ja) | 1997-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
JPH0338065A (ja) | 薄膜トランジスタアレイ | |
EP0301571A2 (en) | Thin film transistor array | |
JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
JPH0426084B2 (ja) | ||
JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JPH1062818A (ja) | 液晶表示装置の製造方法 | |
JP2711015B2 (ja) | マトリクス形表示装置 | |
CN101710579A (zh) | 薄膜晶体管阵列基板制造方法 | |
JP2661163B2 (ja) | Tftパネル | |
US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
JPH0385530A (ja) | アクティブマトリクス表示装置 | |
JPH11326941A (ja) | アクティブマトリクス表示装置 | |
JP3294509B2 (ja) | 液晶表示装置 | |
JPH01134345A (ja) | アクティブマトリクス基板 | |
JP2705766B2 (ja) | Tftパネル | |
JPH06160906A (ja) | アクティブマトリクス型表示装置 | |
JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
JPH03105325A (ja) | アクティブマトリクス表示装置 | |
JPH0570825B2 (ja) | ||
JPS63202720A (ja) | 液晶表示装置の製造方法 | |
CN101527283A (zh) | Tft阵列基板制造方法 |