JP2001144298A - 薄膜トランジスタ基板およびその製造方法 - Google Patents
薄膜トランジスタ基板およびその製造方法Info
- Publication number
- JP2001144298A JP2001144298A JP32573999A JP32573999A JP2001144298A JP 2001144298 A JP2001144298 A JP 2001144298A JP 32573999 A JP32573999 A JP 32573999A JP 32573999 A JP32573999 A JP 32573999A JP 2001144298 A JP2001144298 A JP 2001144298A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- source
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 94
- 238000002161 passivation Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 102100032704 Keratin, type I cytoskeletal 24 Human genes 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 バックチャネル電極がフローティング状態で
あり長期に動作した場合バックチャネルのリーク電流が
増大し、表示ムラ発生の要因となる。また、５回以上の
パターニング工程が必要となる。 【解決手段】 薄膜トランジスタを構成する半導体層４
にゲートコンタクトホール１０を介してゲート電極２と
バックチャネル電極８２とを導通することにより、薄膜
トランジスタのフロントチャネル４２（ゲート配線側）
とバックチャネル４４（液晶配向側）を同一電圧とす
る。またその製造過程において、フロントチャネル上の
レジストを用いて半導体層と透明電極を一括でエッチン
グすることによって、４回のパターニング工程で薄膜ト
ランジスタ基板を形成する。
あり長期に動作した場合バックチャネルのリーク電流が
増大し、表示ムラ発生の要因となる。また、５回以上の
パターニング工程が必要となる。 【解決手段】 薄膜トランジスタを構成する半導体層４
にゲートコンタクトホール１０を介してゲート電極２と
バックチャネル電極８２とを導通することにより、薄膜
トランジスタのフロントチャネル４２（ゲート配線側）
とバックチャネル４４（液晶配向側）を同一電圧とす
る。またその製造過程において、フロントチャネル上の
レジストを用いて半導体層と透明電極を一括でエッチン
グすることによって、４回のパターニング工程で薄膜ト
ランジスタ基板を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ基
板およびその製造方法に関し、特にアクティブマトリク
ス型液晶表示パネルの薄膜トランジスタ基板（ＴＦＴ基
板）およびその製造方法に関する。
板およびその製造方法に関し、特にアクティブマトリク
ス型液晶表示パネルの薄膜トランジスタ基板（ＴＦＴ基
板）およびその製造方法に関する。
【０００２】
【従来の技術】近年、アクティブマトリクス型液晶パネ
ルは供給不足の状態にある。そのためには生産能力を向
上させる上でパターニング工程の回数の低減が必要とな
ってきている。とくに表示品質を低下させないでかつパ
ターニング工程の回数を低減させることが急務となって
いる。
ルは供給不足の状態にある。そのためには生産能力を向
上させる上でパターニング工程の回数の低減が必要とな
ってきている。とくに表示品質を低下させないでかつパ
ターニング工程の回数を低減させることが急務となって
いる。
【０００３】パターニング工程の回数を少なくした従来
の一般的なＴＦＴ基板の製造方法でも、次に述べるよう
に少なくとも５種類のフォトレジストマスクパターンを
用いたフォトリソグラフィー技術による５回のパターニ
ング工程を必要としていた。以下の例は、逆スタガー型
ＴＦＴ（ボトムゲート型ＴＦＴとも呼ぶ）の場合であ
る。
の一般的なＴＦＴ基板の製造方法でも、次に述べるよう
に少なくとも５種類のフォトレジストマスクパターンを
用いたフォトリソグラフィー技術による５回のパターニ
ング工程を必要としていた。以下の例は、逆スタガー型
ＴＦＴ（ボトムゲート型ＴＦＴとも呼ぶ）の場合であ
る。
【０００４】第１パターニング工程は、ガラス基板上に
ゲート配線用の導体膜を成膜後にゲート配線をパターン
ニングする工程である。
ゲート配線用の導体膜を成膜後にゲート配線をパターン
ニングする工程である。
【０００５】第２パターニング工程は、ゲート配線上に
ゲート絶縁膜、半導体層を順次成膜後、トランジスタと
なる半導体層およびオーミックコンタクト層が選択的に
残るようにエッチングする工程である。
ゲート絶縁膜、半導体層を順次成膜後、トランジスタと
なる半導体層およびオーミックコンタクト層が選択的に
残るようにエッチングする工程である。
【０００６】第３パターニング工程は、ソース・ドレイ
ン電極膜を成膜後にソース・ドレイン配線をパターンニ
ングする工程である。この工程で、ソース・ドレイン電
極間に露出するオーミック半導体層もエッチング除去す
る。
ン電極膜を成膜後にソース・ドレイン配線をパターンニ
ングする工程である。この工程で、ソース・ドレイン電
極間に露出するオーミック半導体層もエッチング除去す
る。
【０００７】第４パターニング工程は、パッシベーショ
ン窒化膜を全面に成膜後、画素電極とドレイン電極また
はソース電極のいづれか一方を接続するコンタクトホー
ルを形成する工程である。
ン窒化膜を全面に成膜後、画素電極とドレイン電極また
はソース電極のいづれか一方を接続するコンタクトホー
ルを形成する工程である。
【０００８】第５パターニング工程は、全面に透明電極
膜を成膜後、透明画素電極をパターンニングする工程で
ある。
膜を成膜後、透明画素電極をパターンニングする工程で
ある。
【０００９】なお、上記ソース・ドレイン電極とは本来
ソース電極とドレイン電極とに区別されるものである
が、ＴＦＴ液晶表示装置では交流駆動されるため両者の
区別は単なる呼称の相違であるから、便宜上本願明細書
では、ソース電極とドレイン電極の内、画素電極に接続
される側をソース電極と呼び、他方をドレイン電極と呼
ぶこととし、両者を併せてソース・ドレイン電極と称す
る。
ソース電極とドレイン電極とに区別されるものである
が、ＴＦＴ液晶表示装置では交流駆動されるため両者の
区別は単なる呼称の相違であるから、便宜上本願明細書
では、ソース電極とドレイン電極の内、画素電極に接続
される側をソース電極と呼び、他方をドレイン電極と呼
ぶこととし、両者を併せてソース・ドレイン電極と称す
る。
【００１０】
【発明が解決しようとする課題】上述した従来工程では
少なくとも５回のパターニング工程が必要となる。ま
た、バックチャネルがフローティング状態であり長期に
動作した場合バックチャネルのリーク電流が増大し、表
示ムラ発生の要因となる問題があった。
少なくとも５回のパターニング工程が必要となる。ま
た、バックチャネルがフローティング状態であり長期に
動作した場合バックチャネルのリーク電流が増大し、表
示ムラ発生の要因となる問題があった。
【００１１】
【課題を解決するための手段】本発明によれば、バック
チャネル電極を備えた薄膜トランジスタ基板において、
前記薄膜トランジスタを構成する半導体層の一部に設け
たコンタクトホールを介して前記バックチャネル電極と
ゲート電極とを短絡することにより、前記薄膜トランジ
スタのゲート配線側に位置するフロントチャネルと前記
バックチャネル電極側に位置するバックチャネルとが同
一電圧となるように構成したことを特徴とする薄膜トラ
ンジスタ基板が得られる。
チャネル電極を備えた薄膜トランジスタ基板において、
前記薄膜トランジスタを構成する半導体層の一部に設け
たコンタクトホールを介して前記バックチャネル電極と
ゲート電極とを短絡することにより、前記薄膜トランジ
スタのゲート配線側に位置するフロントチャネルと前記
バックチャネル電極側に位置するバックチャネルとが同
一電圧となるように構成したことを特徴とする薄膜トラ
ンジスタ基板が得られる。
【００１２】前記バックチャネル電極は、前記薄膜トラ
ンジスタのソース・ドレイン電極の一方に接続された透
明電極などの画素電極と同一材料で構成されていること
をも特徴とする。
ンジスタのソース・ドレイン電極の一方に接続された透
明電極などの画素電極と同一材料で構成されていること
をも特徴とする。
【００１３】また、前記コンタクトホールは前記薄膜ト
ランジスタの活性領域から５ミクロンメートル以上離れ
た位置に形成されることが望ましい。
ランジスタの活性領域から５ミクロンメートル以上離れ
た位置に形成されることが望ましい。
【００１４】さらに、前記バックチャネル電極と前記ゲ
ート絶縁膜との間には前記バックチャネル電極と同一幅
にパターニングされたパッシベーション膜と半導体層と
が介在していることをも特徴とする。
ート絶縁膜との間には前記バックチャネル電極と同一幅
にパターニングされたパッシベーション膜と半導体層と
が介在していることをも特徴とする。
【００１５】また、前記ソース・ドレイン電極と前記ゲ
ート絶縁膜との間には前記薄膜トランジスタのソース・
ドレイン電極と同一幅にパターニングされた半導体層が
介在していることをも特徴とする。
ート絶縁膜との間には前記薄膜トランジスタのソース・
ドレイン電極と同一幅にパターニングされた半導体層が
介在していることをも特徴とする。
【００１６】前記半導体層は前記ソース・ドレイン電極
と接触する側にオーミックコンタク層を有することを特
徴とする。
と接触する側にオーミックコンタク層を有することを特
徴とする。
【００１７】また、本発明によれば、ゲート電極配線の
上にゲート絶縁膜を介して形成された半導体層と、前記
半導体層上に形成されたソース・ドレイン配線と、前記
ソース・ドレイン配線上にパッシベーション膜を介して
設けられたバックチャネル電極とを有する薄膜トランジ
スタにおいて、前記ソース・ドレイン電極の一方に接続
される画素電極が前記バックチャネル電極と同一材料
で、同時に形成されたものであるとともに、前記バック
チャネル電極と前記ゲート絶縁膜との間には前記バック
チャネル電極パターンと同一パターンに形成された前記
パッシベーション膜と前記半導体層とが介在し、かつ前
記バックチャネル電極と前記ゲート電極とが前記パッシ
ベーション膜と前記半導体層と前記ゲート絶縁膜とを貫
通するコンタクトホールを経由して接続されているもの
であり、前記ソース・ドレイン配線層と前記ゲート絶縁
膜との間に前記ソース・ドレイン配線層と同一パターン
に形成された前記半導体層が介在していることを特徴と
する薄膜トランジスタも得られる。ここで、前記画素電
極に接続される前記ソース・ドレイン電極の一方の側端
面が前記画素電極と接触する構成であることをも特徴と
し、さらに、前記画素電極に接続される前記ソース・ド
レイン電極の一方の側端面がクランク形状に延在して前
記側端面の全域にわたって前記画素電極と接触している
ことをも特徴とする。
上にゲート絶縁膜を介して形成された半導体層と、前記
半導体層上に形成されたソース・ドレイン配線と、前記
ソース・ドレイン配線上にパッシベーション膜を介して
設けられたバックチャネル電極とを有する薄膜トランジ
スタにおいて、前記ソース・ドレイン電極の一方に接続
される画素電極が前記バックチャネル電極と同一材料
で、同時に形成されたものであるとともに、前記バック
チャネル電極と前記ゲート絶縁膜との間には前記バック
チャネル電極パターンと同一パターンに形成された前記
パッシベーション膜と前記半導体層とが介在し、かつ前
記バックチャネル電極と前記ゲート電極とが前記パッシ
ベーション膜と前記半導体層と前記ゲート絶縁膜とを貫
通するコンタクトホールを経由して接続されているもの
であり、前記ソース・ドレイン配線層と前記ゲート絶縁
膜との間に前記ソース・ドレイン配線層と同一パターン
に形成された前記半導体層が介在していることを特徴と
する薄膜トランジスタも得られる。ここで、前記画素電
極に接続される前記ソース・ドレイン電極の一方の側端
面が前記画素電極と接触する構成であることをも特徴と
し、さらに、前記画素電極に接続される前記ソース・ド
レイン電極の一方の側端面がクランク形状に延在して前
記側端面の全域にわたって前記画素電極と接触している
ことをも特徴とする。
【００１８】また、上記薄膜トランジスタ基板の製造方
法としては次のとおりである。
法としては次のとおりである。
【００１９】基板上にゲート電極配線パターンを形成
し、ゲート絶縁膜を介して半導体層とソース・ドレイン
電極を形成する工程を有するとともに、前記ソース・ド
レイン電極の一方に接続される画素電極を形成する工程
と、前記薄膜トランジスタの活性領域上にパッシベーシ
ョン膜を介してバックチャネル電極を形成する工程を含
む薄膜トランジスタ基板の製造方法において、前記半導
体層をパターニングせずに前記ソース・ドレイン電極を
パターニングする工程と、前記ソース・ドレイン電極の
パターニング工程後に前記パッシベーション膜を形成す
る工程と、前記バックチャネル電極と前記ゲート電極と
の導通用のゲートコンタクトホールと前記画素電極用の
開口部とを前記パッシベーション膜と前記半導体層と前
記ゲート絶縁膜とを貫通するようにパターニングする工
程と、前記画素電極用の導電膜を前記ゲートコンタクト
ホールと前記開口部とを共通に覆うように成膜して後、
前記画素電極と前記バックチャネル電極が残るようにパ
ターニングする工程において、残された前記画素電極お
よび前記バックチャネル電極と前記ソース・ドレイン電
極とをマスクとして残された前記パッシベーション膜お
よび前記半導体層とを一括してパターニングすることを
特徴とする薄膜トランジスタ基板の製造方法。
し、ゲート絶縁膜を介して半導体層とソース・ドレイン
電極を形成する工程を有するとともに、前記ソース・ド
レイン電極の一方に接続される画素電極を形成する工程
と、前記薄膜トランジスタの活性領域上にパッシベーシ
ョン膜を介してバックチャネル電極を形成する工程を含
む薄膜トランジスタ基板の製造方法において、前記半導
体層をパターニングせずに前記ソース・ドレイン電極を
パターニングする工程と、前記ソース・ドレイン電極の
パターニング工程後に前記パッシベーション膜を形成す
る工程と、前記バックチャネル電極と前記ゲート電極と
の導通用のゲートコンタクトホールと前記画素電極用の
開口部とを前記パッシベーション膜と前記半導体層と前
記ゲート絶縁膜とを貫通するようにパターニングする工
程と、前記画素電極用の導電膜を前記ゲートコンタクト
ホールと前記開口部とを共通に覆うように成膜して後、
前記画素電極と前記バックチャネル電極が残るようにパ
ターニングする工程において、残された前記画素電極お
よび前記バックチャネル電極と前記ソース・ドレイン電
極とをマスクとして残された前記パッシベーション膜お
よび前記半導体層とを一括してパターニングすることを
特徴とする薄膜トランジスタ基板の製造方法。
【００２０】この製造方法において、前記開口部は前記
画素電極が接続される前記ソース・ドレイン電極の一方
の一部を除去して設けられることを特徴とする。
画素電極が接続される前記ソース・ドレイン電極の一方
の一部を除去して設けられることを特徴とする。
【００２１】同様に前記コンタクトホールは前記薄膜ト
ランジスタの活性領域から離れた位置に形成されること
をも特徴とする。
ランジスタの活性領域から離れた位置に形成されること
をも特徴とする。
【００２２】また、この製造方法においては、前記開口
部の一辺は前記画素電極が接続される前記ソース・ドレ
イン電極の一方の一辺が露出して前記画素電極と前記ソ
ース・ドレイン電極の一方とが電気的に接続されるよう
に形成されていることを特徴とする。
部の一辺は前記画素電極が接続される前記ソース・ドレ
イン電極の一方の一辺が露出して前記画素電極と前記ソ
ース・ドレイン電極の一方とが電気的に接続されるよう
に形成されていることを特徴とする。
【００２３】さらに、前記半導体層は前記ソース・ドレ
イン電極側にオーミックコンタクト層を有し、前記活性
領域上に位置する前記オーミックコンタクト層は前記ソ
ース・ドレイン電極のパターニング工程時に一括してパ
ターニングされることをも特徴とする。
イン電極側にオーミックコンタクト層を有し、前記活性
領域上に位置する前記オーミックコンタクト層は前記ソ
ース・ドレイン電極のパターニング工程時に一括してパ
ターニングされることをも特徴とする。
【００２４】さらにまた本発明によれば、基板上に第１
の配線パターンを形成する第１のパターニング工程と、
前記基板および前記第１の配線パターン上に第１の絶縁
膜と半導体層と第２の配線膜との積層体を成膜する工程
と、前記積層体を成膜する工程の後に前記第２の配線膜
を所定の配線パターンに形成する第２のパターニング工
程と、前記積層体および前記第２の配線パターン上に共
通に第２の絶縁膜を成膜する工程と、前記第２の絶縁膜
から前記第１の配線パターンの一部を露出するゲートコ
ンタクトホールと前記第２の絶縁膜から前記基板の一部
を露出させる画素電極用開口部とを同時に形成する第３
のパターニング工程と、前記第３のパターニング工程後
に透明電極を成膜する工程と、成膜された前記透明電極
をパターンニングし透明画素電極を形成すると同時にチ
ャネル部にも透明電極を形成し、かつ、前記透明電極上
のレジストマスクおよび前記第２の配線パターンをエッ
チングレジストマスクとして、前記半導体層を選択的に
エッチングして半導体領域を確定する第４のパターニン
グ工程とを有することを特徴とする薄膜トランジスタの
製造方法が得られる。
の配線パターンを形成する第１のパターニング工程と、
前記基板および前記第１の配線パターン上に第１の絶縁
膜と半導体層と第２の配線膜との積層体を成膜する工程
と、前記積層体を成膜する工程の後に前記第２の配線膜
を所定の配線パターンに形成する第２のパターニング工
程と、前記積層体および前記第２の配線パターン上に共
通に第２の絶縁膜を成膜する工程と、前記第２の絶縁膜
から前記第１の配線パターンの一部を露出するゲートコ
ンタクトホールと前記第２の絶縁膜から前記基板の一部
を露出させる画素電極用開口部とを同時に形成する第３
のパターニング工程と、前記第３のパターニング工程後
に透明電極を成膜する工程と、成膜された前記透明電極
をパターンニングし透明画素電極を形成すると同時にチ
ャネル部にも透明電極を形成し、かつ、前記透明電極上
のレジストマスクおよび前記第２の配線パターンをエッ
チングレジストマスクとして、前記半導体層を選択的に
エッチングして半導体領域を確定する第４のパターニン
グ工程とを有することを特徴とする薄膜トランジスタの
製造方法が得られる。
【００２５】また、本発明によれば、基板上に遮光配線
パターンを形成する第１のパターニング工程と、前記基
板および前記遮光配線パターン上に第１の絶縁膜を成膜
する工程と、前記第１の絶縁膜上に透明電極を成膜して
所定の透明電極パターンに形成する第２のパターニング
工程と、前記透明電極パターン上に半導体層と第２の絶
縁膜を成膜する工程と、前記第２の絶縁膜から前記遮光
配線パターンの一部を露出するゲートコンタクトホール
と前記第２の絶縁膜から前記透明電極の画素電極領域お
よびソース・ドレイン電極の画素電極に接続されない側
の電極領域とを露出させる画素電極用開口部および配線
コンタクトホールとを同時に形成する第３のパターニン
グ工程と、前記第３のパターニング工程後に金属膜を成
膜する工程と、成膜された前記金属膜をパターンニング
して前記配線コンタクトホール上で前記画素電極に接続
されない側の電極領域に接続された第２の配線パターン
を形成すると同時に、前記ゲートコンタクトホールおよ
びチャネル領域上にもチャネル電極を形成し、かつ、前
記チャネル電極および前記第２の配線パターンをエッチ
ングレジストマスクとして、前記半導体層を選択的にエ
ッチングして半導体領域を確定する第４のパターニング
工程とを有することを特徴とする薄膜トランジスタの製
造方法も得られる。
パターンを形成する第１のパターニング工程と、前記基
板および前記遮光配線パターン上に第１の絶縁膜を成膜
する工程と、前記第１の絶縁膜上に透明電極を成膜して
所定の透明電極パターンに形成する第２のパターニング
工程と、前記透明電極パターン上に半導体層と第２の絶
縁膜を成膜する工程と、前記第２の絶縁膜から前記遮光
配線パターンの一部を露出するゲートコンタクトホール
と前記第２の絶縁膜から前記透明電極の画素電極領域お
よびソース・ドレイン電極の画素電極に接続されない側
の電極領域とを露出させる画素電極用開口部および配線
コンタクトホールとを同時に形成する第３のパターニン
グ工程と、前記第３のパターニング工程後に金属膜を成
膜する工程と、成膜された前記金属膜をパターンニング
して前記配線コンタクトホール上で前記画素電極に接続
されない側の電極領域に接続された第２の配線パターン
を形成すると同時に、前記ゲートコンタクトホールおよ
びチャネル領域上にもチャネル電極を形成し、かつ、前
記チャネル電極および前記第２の配線パターンをエッチ
ングレジストマスクとして、前記半導体層を選択的にエ
ッチングして半導体領域を確定する第４のパターニング
工程とを有することを特徴とする薄膜トランジスタの製
造方法も得られる。
【００２６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２７】図１は本発明の一実施の形態によるＴＦＴ
基板の一画素領域を示す平面図であり、図１のＡ−Ａ
線、Ｂ−Ｂ線、Ｃ−Ｃ線およびＤ−Ｄ線に沿った断面図
を図２，図３、図４および図５にそれぞれ示す。
基板の一画素領域を示す平面図であり、図１のＡ−Ａ
線、Ｂ−Ｂ線、Ｃ−Ｃ線およびＤ−Ｄ線に沿った断面図
を図２，図３、図４および図５にそれぞれ示す。
【００２８】本発明の液晶表示パネル用等のＴＦＴ基板
は、ガラス板等の透明な絶縁性基板１の表面にＣｒ、
Ｗ、Ｔａ，Ａｌ等のゲート電極２が形成され、その上に
窒化シリコン等のゲート絶縁膜３を介してノンドープア
モルファスシリコン（ａ−Ｓｉ）等の半導体層４とｎ型
不純物のリン等がドープされたｎ＋ ａ−Ｓｉ等のオー
ミックコンタクト層５が形成される。
は、ガラス板等の透明な絶縁性基板１の表面にＣｒ、
Ｗ、Ｔａ，Ａｌ等のゲート電極２が形成され、その上に
窒化シリコン等のゲート絶縁膜３を介してノンドープア
モルファスシリコン（ａ−Ｓｉ）等の半導体層４とｎ型
不純物のリン等がドープされたｎ＋ ａ−Ｓｉ等のオー
ミックコンタクト層５が形成される。
【００２９】トランジスタ領域では、図２に示すよう
に、半導体層４上に形成されたオーミックコンタクト層
５のうち、ソース・ドレイン電極６１，６２間に位置す
るチャネル領域上の領域が除去されて、トランジスタの
活性領域を構成している。さらに、ゲート電極領域の上
部には窒化膜等のパッシベーション膜７を介してバック
チャネル電極８２が形成されている。バックチャネル電
極８２は酸化インジウム錫（ＩＴＯ）などの透明電極層
で形成されて、画素電極８１と同時にパターニングされ
る。
に、半導体層４上に形成されたオーミックコンタクト層
５のうち、ソース・ドレイン電極６１，６２間に位置す
るチャネル領域上の領域が除去されて、トランジスタの
活性領域を構成している。さらに、ゲート電極領域の上
部には窒化膜等のパッシベーション膜７を介してバック
チャネル電極８２が形成されている。バックチャネル電
極８２は酸化インジウム錫（ＩＴＯ）などの透明電極層
で形成されて、画素電極８１と同時にパターニングされ
る。
【００３０】本発明では、バックチャネル電極８２がフ
ローティング状態とならないように、図３及び図４に示
すごとく、ゲートコンタクトホール１０を介してゲート
電極２にバックチャネル電極８２が電気的に接続されて
いる。
ローティング状態とならないように、図３及び図４に示
すごとく、ゲートコンタクトホール１０を介してゲート
電極２にバックチャネル電極８２が電気的に接続されて
いる。
【００３１】コンタクトホール１０はソース、ドレイン
電極６１，６２で挟まれているチャネル活性領域層から
十分に離し（５μｍ以上）かつゲート配線上に来るよう
にパターニングされている。すなわち、図３および図４
に示すように、パッシベーション膜７，半導体層４およ
びゲート絶縁膜２を貫通して、ゲート電極２を露出させ
ている。このゲートコンタクトホール１０の形成時に、
同時に画素電極８１の領域に相当する開口１１をパッシ
ベーション膜７，半導体層４およびゲート絶縁膜２もエ
ッチングして基板１を露出させる（図７（ｂ）参照）。
次に画素電極８１の形成時にバックチャネル電極８２も
同時に形成する。そして、ソース・ドレイン配線領域と
バックチャネル電極との間に残っている半導体層４を透
明画素電極およびバックチャネル電極のパターニング時
に一括エッチングすることにより、本発明のＴＦＴ基板
は形成される。
電極６１，６２で挟まれているチャネル活性領域層から
十分に離し（５μｍ以上）かつゲート配線上に来るよう
にパターニングされている。すなわち、図３および図４
に示すように、パッシベーション膜７，半導体層４およ
びゲート絶縁膜２を貫通して、ゲート電極２を露出させ
ている。このゲートコンタクトホール１０の形成時に、
同時に画素電極８１の領域に相当する開口１１をパッシ
ベーション膜７，半導体層４およびゲート絶縁膜２もエ
ッチングして基板１を露出させる（図７（ｂ）参照）。
次に画素電極８１の形成時にバックチャネル電極８２も
同時に形成する。そして、ソース・ドレイン配線領域と
バックチャネル電極との間に残っている半導体層４を透
明画素電極およびバックチャネル電極のパターニング時
に一括エッチングすることにより、本発明のＴＦＴ基板
は形成される。
【００３２】このような構成を採用することにより、図
２に示すようにフロントチャネル４２（ゲート配線側）
とバックチャネル４４（液晶配向側）は薄膜トランジス
タ動作時に同電位となる。
２に示すようにフロントチャネル４２（ゲート配線側）
とバックチャネル４４（液晶配向側）は薄膜トランジス
タ動作時に同電位となる。
【００３３】また、画素電極とゲート電極との間に蓄積
容量領域が形成されるが、本発明では図５に示すよう
に、蓄積容量領域もソース・ドレイン電極６１，６２の
形成時に同時に蓄積容量領域用の電極６３をソース・ド
レイン電極と同一材料でパターニングすることにより、
透明画素電極８１と蓄積容量用電極６３が電気的に接続
され、ゲート絶縁膜３を介してゲート電極２との間に蓄
積容量を形成できる。
容量領域が形成されるが、本発明では図５に示すよう
に、蓄積容量領域もソース・ドレイン電極６１，６２の
形成時に同時に蓄積容量領域用の電極６３をソース・ド
レイン電極と同一材料でパターニングすることにより、
透明画素電極８１と蓄積容量用電極６３が電気的に接続
され、ゲート絶縁膜３を介してゲート電極２との間に蓄
積容量を形成できる。
【００３４】また、本発明の透明画素電極８１は図３お
よび図４に示すように、画素電極に接続される前記ソー
ス・ドレイン電極の一方、すなわち、図示の場合はソー
ス電極６１の側端面に接触して電気的接続を確保してい
る。両者の接触面積を増して電気抵抗を下げる工夫とし
て、図１に示すようにソース電極６１をクランク形状に
パターニングしており、その全辺で透明画素電極８１と
接触させている。このように、画素電極に接続される前
記ソース・ドレイン電極の一方の側端面が前記画素電極
と接触する構成の場合には、その側端面がクランク形状
に延在して前記側端面の全域にわたって前記画素電極と
接触して電気抵抗を低めることが望ましい。
よび図４に示すように、画素電極に接続される前記ソー
ス・ドレイン電極の一方、すなわち、図示の場合はソー
ス電極６１の側端面に接触して電気的接続を確保してい
る。両者の接触面積を増して電気抵抗を下げる工夫とし
て、図１に示すようにソース電極６１をクランク形状に
パターニングしており、その全辺で透明画素電極８１と
接触させている。このように、画素電極に接続される前
記ソース・ドレイン電極の一方の側端面が前記画素電極
と接触する構成の場合には、その側端面がクランク形状
に延在して前記側端面の全域にわたって前記画素電極と
接触して電気抵抗を低めることが望ましい。
【００３５】なお、図示の例では、開口部１１を形成す
るときにソース電極６１の一辺をエッチング除去して、
ソース電極６１の側端面を露出させているが、ソース電
極の画素電極側の側端面が露出するようにパッシベーシ
ョン膜７をエッチング除去できれば、ソース電極６１の
一辺をエッチング除去せずとも透明画素電極８１とソー
ス電極６１との接続は確保できる。
るときにソース電極６１の一辺をエッチング除去して、
ソース電極６１の側端面を露出させているが、ソース電
極の画素電極側の側端面が露出するようにパッシベーシ
ョン膜７をエッチング除去できれば、ソース電極６１の
一辺をエッチング除去せずとも透明画素電極８１とソー
ス電極６１との接続は確保できる。
【００３６】次に、本発明の薄膜トランジスタの製造方
法を各パターニング工程毎に順を追って説明する。
法を各パターニング工程毎に順を追って説明する。
【００３７】第１パターニング工程は、基板１上にゲー
ト配線２となるＣｒ、Ｗ、Ｔａ，Ａｌ等の金属膜をスパ
ッタ法などにより１００ｎｍ〜３００ｎｍの厚さに成膜
する。その後フォトリソグラフィー法によりエッチング
を実施して図６（ａ）に示すようなゲート配線パターン
２を形成する工程を含むものである。
ト配線２となるＣｒ、Ｗ、Ｔａ，Ａｌ等の金属膜をスパ
ッタ法などにより１００ｎｍ〜３００ｎｍの厚さに成膜
する。その後フォトリソグラフィー法によりエッチング
を実施して図６（ａ）に示すようなゲート配線パターン
２を形成する工程を含むものである。
【００３８】第２パターニング工程は、プラズマＣＶＤ
法などにより、窒化シリコン等のゲート絶縁膜３を２０
０ｎｍ〜６００ｎｍの厚さに、ノンドープａ−Ｓｉ等の
半導体層４を１００ｎｍ〜４００ｎｍの厚さに，ｎ＋
ａ−Ｓｉ等のオーミックコンタクト層５を１０ｎｍ〜１
００ｎｍの厚さに連続して成膜し、さらにソース、ドレ
インとなるＣｒ、Ｗ、Ｔａ，Ａｌ等の金属膜をスパッタ
法などにより５０ｎｍ〜２００ｎｍの厚さに成膜して、
先ず図６（ａ）に示すようにソース・ドレイン配線６
１，６２をパターニングすることと、表面に露出してい
るオーミックコンタクト層５のうち、バックチャネル領
域のオーミック半導体層（オーミックコンタクト層）を
エッチング除去する工程を含むものである（図２参
照）。
法などにより、窒化シリコン等のゲート絶縁膜３を２０
０ｎｍ〜６００ｎｍの厚さに、ノンドープａ−Ｓｉ等の
半導体層４を１００ｎｍ〜４００ｎｍの厚さに，ｎ＋
ａ−Ｓｉ等のオーミックコンタクト層５を１０ｎｍ〜１
００ｎｍの厚さに連続して成膜し、さらにソース、ドレ
インとなるＣｒ、Ｗ、Ｔａ，Ａｌ等の金属膜をスパッタ
法などにより５０ｎｍ〜２００ｎｍの厚さに成膜して、
先ず図６（ａ）に示すようにソース・ドレイン配線６
１，６２をパターニングすることと、表面に露出してい
るオーミックコンタクト層５のうち、バックチャネル領
域のオーミック半導体層（オーミックコンタクト層）を
エッチング除去する工程を含むものである（図２参
照）。
【００３９】第３パターニング工程は、プラズマＣＶＤ
法などで窒化シリコン等のパッシベーション膜７を１０
０ｎｍ〜３００ｎｍの厚さに全面に成膜して（図６
（ｂ）参照）、図７（ａ）、（ｂ）に示すように、ゲー
ト配線上でかつ活性層から約５ミクロンメートル以上の
十分離れた箇所をゲート電極に達するまでエッチングす
ると同時に画素部も基板１に達するまでエッチングする
工程を含むものである。この段階では、まだコンタクト
エッチングした以外の場所は半導体層が残っている。
法などで窒化シリコン等のパッシベーション膜７を１０
０ｎｍ〜３００ｎｍの厚さに全面に成膜して（図６
（ｂ）参照）、図７（ａ）、（ｂ）に示すように、ゲー
ト配線上でかつ活性層から約５ミクロンメートル以上の
十分離れた箇所をゲート電極に達するまでエッチングす
ると同時に画素部も基板１に達するまでエッチングする
工程を含むものである。この段階では、まだコンタクト
エッチングした以外の場所は半導体層が残っている。
【００４０】第４パターニング工程は、最上層全面にＩ
ＴＯ等の透明電極を４０ｎｍ〜１００ｎｍの厚さにスパ
ッタ法などで成膜後、パターンニングし透明画素電極８
１を形成すると同時にチャネル部にも透明電極８２を形
成する工程と、この透明電極のパターニング工程の際
に、これら透明電極上のレジストマスクおよび配線電極
をエッチングレジストマスクとして、パッシベーション
膜７、オーミックコンタクト層５、半導体層４を選択的
に除去して図３に示すように半導体活性層領域を確定す
る工程とを含むものである。
ＴＯ等の透明電極を４０ｎｍ〜１００ｎｍの厚さにスパ
ッタ法などで成膜後、パターンニングし透明画素電極８
１を形成すると同時にチャネル部にも透明電極８２を形
成する工程と、この透明電極のパターニング工程の際
に、これら透明電極上のレジストマスクおよび配線電極
をエッチングレジストマスクとして、パッシベーション
膜７、オーミックコンタクト層５、半導体層４を選択的
に除去して図３に示すように半導体活性層領域を確定す
る工程とを含むものである。
【００４１】第４パターニング工程では、透明電極とソ
ース・ドレイン電極６１，６２とは同一エッチング工程
に対して選択性のある金属を選択する必要がある。その
一例としては、ソース・ドレイン配線６１，６２をＣｒ
等で形成し、透明電極としてはＩＴＯを採用することが
考えられる。その場合には、ＩＴＯのエッチングは塩化
鉄系のウエットエッチングまたはＨＩ、ＨＢｒなどのガ
スを使用したドライエッチを実施してパターンニングを
実施できるが、この時の下層のＣｒはエッチングされな
い。Ｃｒのエッチングは強酸化性のＣｅを用いたウエッ
トエッチかＣｌ系のガスを用いたドライエッチ等を用い
ないとエッチングされないためである。
ース・ドレイン電極６１，６２とは同一エッチング工程
に対して選択性のある金属を選択する必要がある。その
一例としては、ソース・ドレイン配線６１，６２をＣｒ
等で形成し、透明電極としてはＩＴＯを採用することが
考えられる。その場合には、ＩＴＯのエッチングは塩化
鉄系のウエットエッチングまたはＨＩ、ＨＢｒなどのガ
スを使用したドライエッチを実施してパターンニングを
実施できるが、この時の下層のＣｒはエッチングされな
い。Ｃｒのエッチングは強酸化性のＣｅを用いたウエッ
トエッチかＣｌ系のガスを用いたドライエッチ等を用い
ないとエッチングされないためである。
【００４２】以上の４回のパターニング工程を実施して
図１の薄膜トランジスタが完成する。したがって、本発
明ではフォトレジストのパターニング回数が４回ですま
せることができるので、製造工程が大幅に簡略化される
利点がある。
図１の薄膜トランジスタが完成する。したがって、本発
明ではフォトレジストのパターニング回数が４回ですま
せることができるので、製造工程が大幅に簡略化される
利点がある。
【００４３】上記４回のパターニング工程に使用される
エッチングマスク材料は従来周知の有機系フォトレジス
トで良く、本発明に特有のものではない。エッチング手
法としては、ゲート電極に対してはウエットエッチング
が可能であり、オーミックコンタクト層、半導体層、パ
ッシベーション膜に対しては、フッ素系のガスを用いた
ドライエッチングが可能である。好ましくは、オーミッ
クコンタクト層についてはプラズマエッチングを、半導
体層およびパッシベーション膜については反応性エッチ
ングが採用される。
エッチングマスク材料は従来周知の有機系フォトレジス
トで良く、本発明に特有のものではない。エッチング手
法としては、ゲート電極に対してはウエットエッチング
が可能であり、オーミックコンタクト層、半導体層、パ
ッシベーション膜に対しては、フッ素系のガスを用いた
ドライエッチングが可能である。好ましくは、オーミッ
クコンタクト層についてはプラズマエッチングを、半導
体層およびパッシベーション膜については反応性エッチ
ングが採用される。
【００４４】図８に従来製法の５回のパターニング工程
で作成したトランジスタ特性を、図９に本発明によるト
ランジスタ特性を示す。図８および図９の両方ともにド
レイン配線にＶｂ＝＋１０Ｖの電圧を印加してゲート配
線にＶａ（横軸）を−２０から＋２０Ｖまで印加し、そ
の時のトランジスタに流れる電流値を縦軸にＩ（Ａ）と
してプロットしたものである。また、右縦軸の√Ｉ
（Ａ）はその電流特性の直線性を示したものである。
で作成したトランジスタ特性を、図９に本発明によるト
ランジスタ特性を示す。図８および図９の両方ともにド
レイン配線にＶｂ＝＋１０Ｖの電圧を印加してゲート配
線にＶａ（横軸）を−２０から＋２０Ｖまで印加し、そ
の時のトランジスタに流れる電流値を縦軸にＩ（Ａ）と
してプロットしたものである。また、右縦軸の√Ｉ
（Ａ）はその電流特性の直線性を示したものである。
【００４５】更に本測定は薄膜トランジスタの裏面、す
なわちバックチャネル電極８２側から光を照射した状態
で測定している。この特性を比較したときにＶａ＝−２
０〜−５Ｖ領域での本発明のトランジスタの電流値は１
０Ｅ−１１より大であり、従来製法のトランジスタと全
く遜色が無いことがわかる。本来ならば図２に示すよう
にフロントチャネル４２およびバックチャネル４４の両
方ともにゲート配線でコントロールしているため、この
領域の電流値は低下すべきであるがバックチャネル電極
を透明に使用しているため測定時に使用した裏面からの
光がバックチャネル側から入射しているため低減してい
ないと推定される。
なわちバックチャネル電極８２側から光を照射した状態
で測定している。この特性を比較したときにＶａ＝−２
０〜−５Ｖ領域での本発明のトランジスタの電流値は１
０Ｅ−１１より大であり、従来製法のトランジスタと全
く遜色が無いことがわかる。本来ならば図２に示すよう
にフロントチャネル４２およびバックチャネル４４の両
方ともにゲート配線でコントロールしているため、この
領域の電流値は低下すべきであるがバックチャネル電極
を透明に使用しているため測定時に使用した裏面からの
光がバックチャネル側から入射しているため低減してい
ないと推定される。
【００４６】また、Ｖａ＝＋５〜＋２０Ｖ領域では従来
製法に比較して約３倍の電流が流れていることがわか
る。これは従来製法では図２に示すフロントチャネル４
２にしか電子が流れないのに対し本発明ではフロントチ
ャネル４２とバックチャネル４４の両方共に電子が流れ
ているため電流特性が向上したと推定される。ただなぜ
３倍も流れたのかは今のところ不明である。
製法に比較して約３倍の電流が流れていることがわか
る。これは従来製法では図２に示すフロントチャネル４
２にしか電子が流れないのに対し本発明ではフロントチ
ャネル４２とバックチャネル４４の両方共に電子が流れ
ているため電流特性が向上したと推定される。ただなぜ
３倍も流れたのかは今のところ不明である。
【００４７】このように本発明のトランジスタはＩｏｎ
（トランジスタスイッチＯＮ）／Ｉｏｆｆ（トランジス
タスイッチＯＦＦ）が極めて向上するだけではなく従来
製法よりもフォトレジストパターンニング回数を削減で
きる有益な製造方法である。
（トランジスタスイッチＯＮ）／Ｉｏｆｆ（トランジス
タスイッチＯＦＦ）が極めて向上するだけではなく従来
製法よりもフォトレジストパターンニング回数を削減で
きる有益な製造方法である。
【００４８】以上の説明では逆スタガー型ＴＦＴについ
て述べたが、順スタガー型（トップゲート型ともいう）
のものへも適用できることは言うまでもない。
て述べたが、順スタガー型（トップゲート型ともいう）
のものへも適用できることは言うまでもない。
【００４９】すなわち、図１０を参照して説明するなら
ば、第１のパターニング工程は、基板表面にバックチャ
ネル電極となる遮光膜の配線１０２を形成する工程を含
むものである。
ば、第１のパターニング工程は、基板表面にバックチャ
ネル電極となる遮光膜の配線１０２を形成する工程を含
むものである。
【００５０】第２のパターニング工程は、絶縁膜を成膜
したのちＩＴＯ等の透明電極膜を成膜して画素電極１８
１およびソース・ドレイン電極１６１、１６２をパター
ニングする工程を含むものである。
したのちＩＴＯ等の透明電極膜を成膜して画素電極１８
１およびソース・ドレイン電極１６１、１６２をパター
ニングする工程を含むものである。
【００５１】第３のパターニング工程は、半導体層、ゲ
ート絶縁膜を連続成膜し、画素部となる部分と遮光膜上
に画素電極を露出させる開口部１１１とゲートコンタク
トホール１１０と、ドレイン電極へのコンタクトホール
２１１を形成する工程を含むものである。
ート絶縁膜を連続成膜し、画素部となる部分と遮光膜上
に画素電極を露出させる開口部１１１とゲートコンタク
トホール１１０と、ドレイン電極へのコンタクトホール
２１１を形成する工程を含むものである。
【００５２】第４のパターニング工程は、フロントチャ
ネルおよびドレイン配線となる金属膜を成膜して、ドレ
イン配線２６２とフロントチャネル１８２をパターニン
グして、フロントチャネル１８２およびドレイン配線２
６２をマスクとして半導体層を一括エッチングする工程
を含むものである。
ネルおよびドレイン配線となる金属膜を成膜して、ドレ
イン配線２６２とフロントチャネル１８２をパターニン
グして、フロントチャネル１８２およびドレイン配線２
６２をマスクとして半導体層を一括エッチングする工程
を含むものである。
【００５３】上記順スタガ型の説明では、オーミックコ
ンタクト層について述べなかったが、透明電極としてＩ
ＴＯを用い、その上に形成された半導体層の界面側にの
み選択的にオーミックコンタクト層を形成する技術が知
られているので、その方法を採用することにより、新た
なマスクパターンを必要とせずにオーミックコンタクト
層を形成できる。
ンタクト層について述べなかったが、透明電極としてＩ
ＴＯを用い、その上に形成された半導体層の界面側にの
み選択的にオーミックコンタクト層を形成する技術が知
られているので、その方法を採用することにより、新た
なマスクパターンを必要とせずにオーミックコンタクト
層を形成できる。
【００５４】以上、本発明のＴＦＴ基板側の特徴点につ
いてのみ述べたが、ＴＦＴ基板の液晶に接する側には、
周知の技術手段によりカラーフィルター層や配向膜が適
宜設けられることは言うまでもないが、図面の簡素化の
ため本願発明の図面では図示を省略している。
いてのみ述べたが、ＴＦＴ基板の液晶に接する側には、
周知の技術手段によりカラーフィルター層や配向膜が適
宜設けられることは言うまでもないが、図面の簡素化の
ため本願発明の図面では図示を省略している。
【００５５】
【発明の効果】以上の通り本発明は、バックチャネル、
又はフロントチャネル上の電極をマスクとして半導体層
を一括エッチングすることを特徴としており、これによ
り以下の作用効果を奏する。 （イ）フォトレジストパターニング回数が４回で薄膜ト
ランジスタが形成可能となる。 （ロ）フロントチャネルとバックチャネルがゲート配線
からの信号でＯＮ、ＯＦＦ可能となり継続動作時のバッ
クチャネルリークの低減が可能となる。 （ハ）パターニング工程回数を減らすことで静電保護回
路の除去を実施する必要もあるが、コンタクト形成後に
透明電極でゲート、ドレインを接続出来るため従来と同
様な回路となる。 （ニ）最上層に画素電極を形成するためフォトレジスト
回数を低減しても開口率が低下する心配は無い。
又はフロントチャネル上の電極をマスクとして半導体層
を一括エッチングすることを特徴としており、これによ
り以下の作用効果を奏する。 （イ）フォトレジストパターニング回数が４回で薄膜ト
ランジスタが形成可能となる。 （ロ）フロントチャネルとバックチャネルがゲート配線
からの信号でＯＮ、ＯＦＦ可能となり継続動作時のバッ
クチャネルリークの低減が可能となる。 （ハ）パターニング工程回数を減らすことで静電保護回
路の除去を実施する必要もあるが、コンタクト形成後に
透明電極でゲート、ドレインを接続出来るため従来と同
様な回路となる。 （ニ）最上層に画素電極を形成するためフォトレジスト
回数を低減しても開口率が低下する心配は無い。
【図１】本発明によるＴＦＴ基板の一画素領域を示す平
面図。
面図。
【図２】図１のＡ−Ａ線に沿った断面図。
【図３】図１のＢ−Ｂ線に沿った断面図。
【図４】図１のＣ−Ｃ線に沿った断面図。
【図５】図１のＤ−Ｄ線に沿った断面図。
【図６】図１のＴＦＴ基板の製造工程の途中を説明する
もので、（ａ）は平面図、（ｂ）は（ａ）のＥ−Ｅ線に
沿った断面図。
もので、（ａ）は平面図、（ｂ）は（ａ）のＥ−Ｅ線に
沿った断面図。
【図７】図１のＴＦＴ基板の製造工程の途中を説明する
もので、（ａ）は平面図、（ｂ）は（ａ）のＦ−Ｆ線に
沿った断面図。
もので、（ａ）は平面図、（ｂ）は（ａ）のＦ−Ｆ線に
沿った断面図。
【図８】従来製法で得られた薄膜トランジスタの特性
図。
図。
【図９】本発明による製造方法で得られた薄膜トランジ
スタの特性図。
スタの特性図。
【図１０】本発明の他の実施形態を説明する平面図。
１ 基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体層 ５ オーミックコンタクト層 ６１ ソース電極 ６２ ドレイン電極 ６３ 蓄積容量用電極 ７ パッシベーション膜 ８１ 画素電極 ８２ バックチャネル電極 １０ ゲートコンタクトホール １１ 開口部 １０２ 遮光膜の配線 １１０ ゲートコンタクトホール １１１ 開口部 １６１ ソース電極 １６２ ドレイン電極 １８１ 画素電極 １８２ フロントチャネル ２６２ ドレイン配線
フロントページの続き Ｆターム(参考） 2H092 JA25 JA26 JA33 JA35 JB54 JB57 KA05 KA10 KA12 KA18 KA24 KB04 MA05 MA08 MA13 MA17 MA18 MA20 MA37 NA22 5F110 AA05 AA06 AA16 AA30 BB01 CC07 DD02 EE02 EE03 EE04 EE30 EE44 FF03 FF30 GG02 GG15 GG35 GG45 HK02 HK03 HK04 HK09 HK16 HK35 NN24 NN72 NN73 QQ01 QQ08 QQ09
Claims (17)
- 【請求項１】 バックチャネル電極を備えた薄膜トラン
ジスタ基板において、前記薄膜トランジスタを構成する
半導体層の一部に設けたコンタクトホールを介して前記
バックチャネル電極とゲート電極とを短絡することによ
り、前記薄膜トランジスタのゲート配線側に位置するフ
ロントチャネルと前記バックチャネル電極側に位置する
バックチャネルとが同一電圧となるように構成したこと
を特徴とする薄膜トランジスタ基板。 - 【請求項２】 前記バックチャネル電極は、前記薄膜ト
ランジスタのソース・ドレイン電極の一方に接続された
画素電極と同一材料で構成されていることを特徴とする
請求項１記載の薄膜トランジスタ基板。 - 【請求項３】 前記画素電極は透明電極であることを特
徴とする請求項２記載の薄膜トランジスタ基板。 - 【請求項４】 前記コンタクトホールは前記薄膜トラン
ジスタの活性領域から５ミクロンメートル以上離れた位
置に形成されていることを特徴とする請求項１記載の薄
膜トランジスタ基板。 - 【請求項５】 前記バックチャネル電極と前記ゲート絶
縁膜との間には前記バックチャネル電極と同一幅にパタ
ーニングされたパッシベーション膜と半導体層とが介在
していることを特徴とする請求項１記載の薄膜トランジ
スタ基板。 - 【請求項６】 前記ソース・ドレイン電極と前記ゲート
絶縁膜との間には前記薄膜トランジスタのソース・ドレ
イン電極と同一幅にパターニングされた半導体層が介在
していることを特徴とする請求項１記載の薄膜トランジ
スタ基板。 - 【請求項７】 前記半導体層は前記ソース・ドレイン電
極と接触する側にオーミックコンタクト層を有すること
を特徴とする請求項１記載の薄膜トランジスタ基板。 - 【請求項８】 ゲート電極配線の上にゲート絶縁膜を介
して形成された半導体層と、前記半導体層上に形成され
たソース・ドレイン配線と、前記ソース・ドレイン配線
上にパッシベーション膜を介して設けられたバックチャ
ネル電極とを有する薄膜トランジスタにおいて、前記ソ
ース・ドレイン電極の一方に接続される画素電極が前記
バックチャネル電極と同一材料で、同時に形成されたも
のであるとともに、前記バックチャネル電極と前記ゲー
ト絶縁膜との間には前記バックチャネル電極パターンと
同一パターンに形成された前記パッシベーション膜と前
記半導体層とが介在し、かつ前記バックチャネル電極と
前記ゲート電極とが前記パッシベーション膜と前記半導
体層と前記ゲート絶縁膜とを貫通するコンタクトホール
を経由して接続されているものであり、前記ソース・ド
レイン配線層と前記ゲート絶縁膜との間に前記ソース・
ドレイン配線層と同一パターンに形成された前記半導体
層が介在していることを特徴とする薄膜トランジスタ。 - 【請求項９】 前記画素電極に接続される前記ソース・
ドレイン電極の一方の側端面が前記画素電極と接触する
構成であることを特徴とする請求項８記載の薄膜トラン
ジスタ基板。 - 【請求項１０】 前記画素電極に接続される前記ソース
・ドレイン電極の一方の側端面がクランク形状に延在し
て前記側端面の全域にわたって前記画素電極と接触して
いることを特徴とする請求項９記載の薄膜トランジスタ
基板。 - 【請求項１１】 基板上にゲート電極配線パターンを形
成し、ゲート絶縁膜を介して半導体層とソース・ドレイ
ン電極を形成する工程を有するとともに、前記ソース・
ドレイン電極の一方に接続される画素電極を形成する工
程と、前記薄膜トランジスタの活性領域上にパッシベー
ション膜を介してバックチャネル電極を形成する工程を
含む薄膜トランジスタ基板の製造方法において、前記半
導体層をパターニングせずに前記ソース・ドレイン電極
をパターニングする工程と、前記ソース・ドレイン電極
のパターニング工程後に前記パッシベーション膜を形成
する工程と、前記バックチャネル電極と前記ゲート電極
との導通用のゲートコンタクトホールと前記画素電極用
の開口部とを前記パッシベーション膜と前記半導体層と
前記ゲート絶縁膜とを貫通するようにパターニングする
工程と、前記画素電極用の導電膜を前記ゲートコンタク
トホールと前記開口部とを共通に覆うように成膜して
後、前記画素電極と前記バックチャネル電極が残るよう
にパターニングする工程において、残された前記画素電
極および前記バックチャネル電極と前記ソース・ドレイ
ン電極とをマスクとして残された前記パッシベーション
膜および前記半導体層とを一括してパターニングするこ
とを特徴とする薄膜トランジスタ基板の製造方法。 - 【請求項１２】 前記開口部は前記画素電極が接続され
る前記ソース・ドレイン電極の一方の一部を除去して設
けられることを特徴とする請求項９記載の薄膜トランジ
スタ基板の製造方法。 - 【請求項１３】 前記コンタクトホールは前記薄膜トラ
ンジスタの活性領域から離れた位置に形成されることを
特徴とする請求項９記載の薄膜トランジスタ基板の製造
方法。 - 【請求項１４】 前記開口部の一辺は前記画素電極が接
続される前記ソース・ドレイン電極の一方の一辺が露出
して前記画素電極と前記ソース・ドレイン電極の一方と
が電気的に接続されるように形成されていることを特徴
とする請求項９記載の薄膜トランジスタ基板の製造方
法。 - 【請求項１５】 前記半導体層は前記ソース・ドレイン
電極側にオーミックコンタクト層を有し、前記活性領域
上に位置する前記オーミックコンタクト層は前記ソース
・ドレイン電極のパターニング工程時に一括してパター
ニングされることを特徴とする請求項９記載の薄膜トラ
ンジスタ基板の製造方法。 - 【請求項１６】 基板上に第１の配線パターンを形成す
る第１のパターニング工程と、前記基板および前記第１
の配線パターン上に第１の絶縁膜と半導体層と第２の配
線膜との積層体を成膜する工程と、前記積層体を成膜す
る工程の後に前記第２の配線膜を所定の配線パターンに
形成する第２のパターニング工程と、前記積層体および
前記第２の配線パターン上に共通に第２の絶縁膜を成膜
する工程と、前記第２の絶縁膜から前記第１の配線パタ
ーンの一部を露出するゲートコンタクトホールと前記第
２の絶縁膜から前記基板の一部を露出させる画素電極用
開口部とを同時に形成する第３のパターニング工程と、
前記第３のパターニング工程後に透明電極を成膜する工
程と、成膜された前記透明電極をパターンニングし透明
画素電極を形成すると同時にチャネル部にも透明電極を
形成し、かつ、前記透明電極上のレジストマスクおよび
前記第２の配線パターンをエッチングレジストマスクと
して、前記半導体層を選択的にエッチングして半導体領
域を確定する第４のパターニング工程とを有することを
特徴とする薄膜トランジスタの製造方法。 - 【請求項１７】 基板上に遮光配線パターンを形成する
第１のパターニング工程と、前記基板および前記遮光配
線パターン上に第１の絶縁膜を成膜する工程と、前記第
１の絶縁膜上に透明電極を成膜して所定の透明電極パタ
ーンに形成する第２のパターニング工程と、前記透明電
極パターン上に半導体層と第２の絶縁膜を成膜する工程
と、前記第２の絶縁膜から前記遮光配線パターンの一部
を露出するゲートコンタクトホールと前記第２の絶縁膜
から前記透明電極の画素電極領域およびソース・ドレイ
ン電極の画素電極に接続されない側の電極領域とを露出
させる画素電極用開口部および配線コンタクトホールと
を同時に形成する第３のパターニング工程と、前記第３
のパターニング工程後に金属膜を成膜する工程と、成膜
された前記金属膜をパターンニングして前記配線コンタ
クトホール上で前記画素電極に接続されない側の電極領
域に接続された第２の配線パターンを形成すると同時
に、前記ゲートコンタクトホールおよびチャネル領域上
にもチャネル電極を形成し、かつ、前記チャネル電極お
よび前記第２の配線パターンをエッチングレジストマス
クとして、前記半導体層を選択的にエッチングして半導
体領域を確定する第４のパターニング工程とを有するこ
とを特徴とする薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32573999A JP3394483B2 (ja) | 1999-11-16 | 1999-11-16 | 薄膜トランジスタ基板およびその製造方法 |
| TW089124125A TW559685B (en) | 1999-11-16 | 2000-11-14 | Thin film transistor and fabrication method of the same |
| GB0027792A GB2362509B (en) | 1999-11-16 | 2000-11-14 | Thin film transistor and fabrication method of the same |
| KR1020000067437A KR100348647B1 (ko) | 1999-11-16 | 2000-11-14 | 박막 트랜지스터 및 그 제조 방법 |
| US09/711,504 US6730970B1 (en) | 1999-11-16 | 2000-11-14 | Thin film transistor and fabrication method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32573999A JP3394483B2 (ja) | 1999-11-16 | 1999-11-16 | 薄膜トランジスタ基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144298A true JP2001144298A (ja) | 2001-05-25 |
| JP3394483B2 JP3394483B2 (ja) | 2003-04-07 |
Family
ID=18180128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32573999A Expired - Lifetime JP3394483B2 (ja) | 1999-11-16 | 1999-11-16 | 薄膜トランジスタ基板およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6730970B1 (ja) |
| JP (1) | JP3394483B2 (ja) |
| KR (1) | KR100348647B1 (ja) |
| GB (1) | GB2362509B (ja) |
| TW (1) | TW559685B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062536A (ja) * | 2008-08-05 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び当該薄膜トランジスタを有する表示装置とその駆動方法 |
| JP2012220957A (ja) * | 2011-04-08 | 2012-11-12 | Boe Technology Group Co Ltd | 半透過半反射型アレイ基板及び半透過半反射型液晶ディスプレー |
| JP2015181165A (ja) * | 2009-07-24 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017135402A (ja) * | 2008-11-21 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020109449A (ja) * | 2019-01-07 | 2020-07-16 | 三菱電機株式会社 | 液晶表示パネルおよび液晶表示装置 |
| US11205692B2 (en) | 2017-05-31 | 2021-12-21 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11239449B2 (en) | 2018-08-31 | 2022-02-01 | Mikuni Electron Corporation | Organic electroluminescence element including carrier injection amount control electrode |
| US11257961B2 (en) | 2018-09-26 | 2022-02-22 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| US11476450B2 (en) | 2019-02-22 | 2022-10-18 | Mikuni Electron Corporation | Display device |
| US11630360B2 (en) | 2020-02-05 | 2023-04-18 | Mikuni Electron Corporation | Liquid crystal display device |
| US12040410B2 (en) | 2018-09-26 | 2024-07-16 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US20060118869A1 (en) * | 2004-12-03 | 2006-06-08 | Je-Hsiung Lan | Thin-film transistors and processes for forming the same |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR101294235B1 (ko) * | 2008-02-15 | 2013-08-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| US9391099B2 (en) | 2008-02-15 | 2016-07-12 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same |
| TWI529942B (zh) * | 2009-03-27 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2011043164A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| TWI445181B (zh) | 2012-02-08 | 2014-07-11 | E Ink Holdings Inc | 薄膜電晶體 |
| KR101939547B1 (ko) * | 2012-06-15 | 2019-01-16 | 소니 주식회사 | 표시 장치, 반도체 장치 및 표시 장치의 제조 방법 |
| KR102319478B1 (ko) * | 2014-03-18 | 2021-10-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| GB2556313B (en) * | 2016-02-10 | 2020-12-23 | Flexenable Ltd | Semiconductor patterning |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145627A (ja) * | 1989-10-31 | 1991-06-20 | Sharp Corp | 薄膜トランジスタアレイ |
| JPH0414261A (ja) * | 1990-05-08 | 1992-01-20 | Canon Inc | Ｓｏｉ型薄膜トランジスタ |
| JP3008485B2 (ja) * | 1990-11-16 | 2000-02-14 | セイコーエプソン株式会社 | 薄膜トランジスタ |
| JPH06230425A (ja) * | 1993-02-03 | 1994-08-19 | Sanyo Electric Co Ltd | 液晶表示装置及びその製造方法 |
| JP2734962B2 (ja) * | 1993-12-27 | 1998-04-02 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3081474B2 (ja) * | 1994-11-11 | 2000-08-28 | 三洋電機株式会社 | 液晶表示装置 |
| JP2735070B2 (ja) * | 1996-04-15 | 1998-04-02 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
| JP3082679B2 (ja) * | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
| JPH10173195A (ja) | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| JP3789580B2 (ja) * | 1996-12-25 | 2006-06-28 | 関西電力株式会社 | 高耐圧半導体装置 |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| JPH10290012A (ja) * | 1997-04-14 | 1998-10-27 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JP3169881B2 (ja) * | 1998-02-16 | 2001-05-28 | 鹿児島日本電気株式会社 | 薄膜トランジスタ |
| JP3898330B2 (ja) * | 1998-03-12 | 2007-03-28 | カシオ計算機株式会社 | 読取装置 |
| JP2915397B1 (ja) * | 1998-05-01 | 1999-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バックチャネル効果を防止する薄膜トランジスタおよびその製造方法 |
| US6331476B1 (en) * | 1998-05-26 | 2001-12-18 | Mausushita Electric Industrial Co., Ltd. | Thin film transistor and producing method thereof |
| JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
| KR100425858B1 (ko) * | 1998-07-30 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| JP4008133B2 (ja) * | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TW526355B (en) * | 1999-07-14 | 2003-04-01 | Sanyo Electric Co | Reflection type liquid crystal display device |
| TWI224227B (en) * | 1999-07-14 | 2004-11-21 | Sanyo Electric Co | Method for making a reflection type liquid crystal display device |
-
1999
- 1999-11-16 JP JP32573999A patent/JP3394483B2/ja not_active Expired - Lifetime
-
2000
- 2000-11-14 TW TW089124125A patent/TW559685B/zh not_active IP Right Cessation
- 2000-11-14 US US09/711,504 patent/US6730970B1/en not_active Expired - Lifetime
- 2000-11-14 GB GB0027792A patent/GB2362509B/en not_active Expired - Fee Related
- 2000-11-14 KR KR1020000067437A patent/KR100348647B1/ko active IP Right Grant
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9000441B2 (en) | 2008-08-05 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| JP2010062536A (ja) * | 2008-08-05 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び当該薄膜トランジスタを有する表示装置とその駆動方法 |
| KR101617202B1 (ko) * | 2008-08-05 | 2016-05-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 표시장치 |
| US10243006B2 (en) | 2008-11-21 | 2019-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11374028B2 (en) | 2008-11-21 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2017135402A (ja) * | 2008-11-21 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11776967B2 (en) | 2008-11-21 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10622381B2 (en) | 2008-11-21 | 2020-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015181165A (ja) * | 2009-07-24 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9875713B2 (en) | 2009-07-24 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9779679B2 (en) | 2009-07-24 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10810961B2 (en) | 2009-07-24 | 2020-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11373615B2 (en) | 2009-07-24 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11663989B2 (en) | 2009-07-24 | 2023-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012220957A (ja) * | 2011-04-08 | 2012-11-12 | Boe Technology Group Co Ltd | 半透過半反射型アレイ基板及び半透過半反射型液晶ディスプレー |
| US11205692B2 (en) | 2017-05-31 | 2021-12-21 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11626463B2 (en) | 2017-05-31 | 2023-04-11 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11937458B2 (en) | 2017-05-31 | 2024-03-19 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11239449B2 (en) | 2018-08-31 | 2022-02-01 | Mikuni Electron Corporation | Organic electroluminescence element including carrier injection amount control electrode |
| US11257961B2 (en) | 2018-09-26 | 2022-02-22 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| US11929439B2 (en) | 2018-09-26 | 2024-03-12 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| US12040410B2 (en) | 2018-09-26 | 2024-07-16 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| JP2020109449A (ja) * | 2019-01-07 | 2020-07-16 | 三菱電機株式会社 | 液晶表示パネルおよび液晶表示装置 |
| US11476450B2 (en) | 2019-02-22 | 2022-10-18 | Mikuni Electron Corporation | Display device |
| US11630360B2 (en) | 2020-02-05 | 2023-04-18 | Mikuni Electron Corporation | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100348647B1 (ko) | 2002-08-13 |
| KR20010051675A (ko) | 2001-06-25 |
| US6730970B1 (en) | 2004-05-04 |
| JP3394483B2 (ja) | 2003-04-07 |
| GB0027792D0 (en) | 2000-12-27 |
| GB2362509A (en) | 2001-11-21 |
| TW559685B (en) | 2003-11-01 |
| GB2362509B (en) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100690517B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| US20190227393A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| KR101357042B1 (ko) | 액정표시장치의 제조방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
| KR20160025669A (ko) | 표시 기판 및 그의 제조방법 | |
| US8012813B2 (en) | Display substrate and method of manufacturing the same | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| JP6295543B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20000061175A (ko) | 액정표시장치의 제조방법 | |
| KR20130029568A (ko) | 액정표시장치용 어레이기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3394483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |