JPH023227A - Electrode wiring and manufacture thereof - Google Patents
Electrode wiring and manufacture thereofInfo
- Publication number
- JPH023227A JPH023227A JP15013488A JP15013488A JPH023227A JP H023227 A JPH023227 A JP H023227A JP 15013488 A JP15013488 A JP 15013488A JP 15013488 A JP15013488 A JP 15013488A JP H023227 A JPH023227 A JP H023227A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- nitride film
- tungsten
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 150000004767 nitrides Chemical class 0.000 claims abstract description 41
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 41
- 239000010937 tungsten Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 29
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 20
- 238000004544 sputter deposition Methods 0.000 abstract description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052719 titanium Inorganic materials 0.000 abstract description 6
- 239000010936 titanium Substances 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012298 atmosphere Substances 0.000 abstract description 3
- 239000007789 gas Substances 0.000 abstract description 3
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 3
- 238000005546 reactive sputtering Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- -1 silicon ions Chemical class 0.000 description 14
- 239000010410 layer Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- 235000015256 Chionanthus virginicus Nutrition 0.000 description 1
- 101100253357 Desulfovibrio vulgaris (strain ATCC 29579 / DSM 644 / NCIMB 8303 / VKM B-1760 / Hildenborough) rrf2 gene Proteins 0.000 description 1
- 241000234271 Galanthus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 101150017268 secM gene Proteins 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、耐熱性が高く、また平坦化形成の可能な半導
体電極配線及びその製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a semiconductor electrode wiring that has high heat resistance and can be formed in a planarized manner, and a method for manufacturing the same.
近年ＬＳＩの高集積化を実現するために、素子の寸法は
ますます微細化されている。コンタクトの接合深さも０
．１から０．２μｍ程度と浅くなり、この上に電極を形
成しなければならない。In recent years, in order to achieve higher integration of LSIs, the dimensions of elements have become increasingly finer. Contact depth is also 0
．． The depth becomes shallow, about 1 to 0.2 μm, and electrodes must be formed on top of this.
現在、電極配線材料としてはシリコン入りアルミニウム
が用いられている。しかしながらアルミニウム単層配線
は、Ａｔと８１との相互拡散による接合破壊およびコン
タクト界面へのＳｔの析出のためにコンタクト抵抗が増
加する等の理由によシサプミクロン領域では限界にきた
と考えられている。Currently, silicon-containing aluminum is used as an electrode wiring material. However, single-layer aluminum wiring is considered to have reached its limit in the SiSap micron region due to reasons such as junction breakdown due to interdiffusion of At and 81 and contact resistance increasing due to precipitation of St at the contact interface.
また、ＣＶＤ法等によシ形成したタングステンを、電離
材料として用いる試みも行われている。しかしながら、
シリコンとタングステンは、６００から６５０℃程度で
反応を生じタングステンシリサイドになってしまい高い
温度の熱処理に耐えることができない。Furthermore, attempts have been made to use tungsten formed by CVD or the like as an ionizing material. however,
Silicon and tungsten react at about 600 to 650° C. to form tungsten silicide, which cannot withstand high-temperature heat treatment.
このように、シリコン上に形成し九金属は、すべて６５
０℃以下でシリコンと反応してしまいアルミニウム、タ
ングステンに限らず耐熱性はない。In this way, all nine metals formed on silicon are 65
It reacts with silicon at temperatures below 0°C and has no heat resistance, not just aluminum and tungsten.
一方、スケールダウンに伴ってシリコン半導体基板上の
絶縁膜に形成されたコンタクトホール、配線上の絶縁膜
に形成されたスルーホールのアスペクト比（穴の高さ／
巾）が大きくなり、１．０から２．０８度になっている
。このため、この穴の上に上層の配線を通常のスパッタ
成膜法、蒸着法によシ形成すると穴の中に金属が入らず
断線してしまう。このため何らかの穴埋め方法が必要で
ある。On the other hand, due to scale down, the aspect ratio (hole height/
The width) has increased from 1.0 to 2.08 degrees. For this reason, if an upper layer wiring is formed over this hole by a normal sputtering film formation method or vapor deposition method, metal will not enter the hole and the wire will be disconnected. For this reason, some kind of hole-filling method is required.
このように、ＬＳＩの７４ターンを微細化するためには
、耐熱性があり、かつ高アスペクト比のコンタクトホー
ルに電極金属を埋め込むことの出来る電極形成技術が必
要である。As described above, in order to miniaturize the 74 turns of an LSI, an electrode formation technique that is heat resistant and capable of embedding electrode metal in a contact hole with a high aspect ratio is required.
この２つの要求のうち、耐熱性については金属とシリコ
ンとの間に窒化チタン層を挿入する方法が提案されてい
る。この方法では、アルミニウム電極で５００℃、タン
グステン電極で８００℃程度まで耐熱性が向上すること
が知られている。Of these two requirements, regarding heat resistance, a method has been proposed in which a titanium nitride layer is inserted between metal and silicon. It is known that with this method, the heat resistance can be improved up to 500° C. with an aluminum electrode and up to about 800° C. with a tungsten electrode.
方、高アスペクト比のコンタクトホールへの電極金属の
穴埋めに付いてはアルミニウム、タングステンの選択Ｃ
ＶＤ法が有効であると考えられる。この技術は、アルミ
ニウム（Ｔ、Ａｍｉｚａｗａ ａｎｄＨ，Ｎａｋａｍｕ
ｒａ、Ｅｘｔｅｎｄｅｄ Ａｂｉ、ｏｆ ｔｈｅ
１８ｔｈ （１９８６）Ｃｏｎｆｅｒｅｎｃｅ ｏｆ
ＳＳＤＭ、ｐ ７５５）については、トリイソブチルア
ルミニウムを用いて、シリコン、金属上にアルミニウム
を選択的に付着させるものであり、タングステン（Ｔ、
Ｍｏｒｌｙａ ｅｔ ａｌ−＋ＩＥＤＭ Ｔｅｅｈ。On the other hand, for filling contact holes with high aspect ratios with electrode metal, aluminum and tungsten are selected C.
The VD method is considered to be effective. This technology uses aluminum (T, Amizawa and H, Nakamu
ra, Extended Abi, of the
18th (1986) Conference of
SSDM, p 755) uses triisobutylaluminum to selectively deposit aluminum on silicon and metals, and tungsten (T,
Morlya et al-+IEDM Teeh.
Ｄｉｇｅｓｔ １９８３．ｐ ５５０−５５３ （１９
８３）ンについては、６７ツ化タングステンガスと水素
ガス雰囲気中で、基板を２００から５００℃程度に加熱
することによシロフッ化タングステンがスの還元反応を
起こし、シリコンや金属上にのみタングステンを付着さ
せるものである。しかし、窒化チタン上への選択成長は
これまで報告されておらず、耐熱性と埋め込みの両者を
同時に満足する電極構造はなかった。。Digest 1983. p 550-553 (19
83) Regarding silicon, tungsten silofluoride causes a reduction reaction of sulfur by heating the substrate to about 200 to 500°C in an atmosphere of tungsten 67 tsunide gas and hydrogen gas, and tungsten is formed only on silicon or metal. It is something that is attached. However, selective growth on titanium nitride has not been reported so far, and there has been no electrode structure that simultaneously satisfies both heat resistance and embedding. .
本発明は上記の事情に鑑みてなされたもので、耐熱性を
向上し得、かつ高７スペクト比のコンタクトホールに電
極金属を埋め込むことのできる電極配線及びその製造方
法を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electrode wiring that can improve heat resistance and embed electrode metal in a contact hole with a high aspect ratio of 7, and a method for manufacturing the same. do.
本発明は、窒化金属膜の作り方を研究するとともに、そ
の表面構造を解明することによシ、窒化金属上へのアル
ミニウムおよびタングステンの選択成長を可能にしたも
のであり、耐熱性および埋め込み電極を要するサブミク
ロンＬＳＩおよび３次元ＬＳＩの製作を可能にしたもの
である。The present invention has made it possible to selectively grow aluminum and tungsten on metal nitride by researching how to make a metal nitride film and elucidating its surface structure, thereby improving heat resistance and buried electrodes. This makes it possible to manufacture the required submicron LSI and three-dimensional LSI.
すなわち、本発明は上記目的を達成するために、素子の
形成された半導体基板上のシリコン結晶あるいは非晶質
シリコンあるいは金属シリサイド膜上に形成された金属
窒化膜と該金属窒化膜の上のみに金属シリサイドを介し
て選択成長されたタングステンあるいはアルミニウム等
の選択成長された金属とを少なくとも含んで構成された
電極配線であり、また、素子の形成された半導体基板上
のシリコン結晶あるいは非晶質シリコン領域上に金属窒
化膜を形成する工程と、該金属窒化膜表面に該金属シリ
サイドを形成する工程と、該金属窒化膜上のみに該金属
シリサイドを介してタングステンあるいはアルミニウム
を選択成長させる工程とを含むことを特徴とする電極配
線の製造方法であり、また、素子の形成された半導体基
板上のシリコン結晶あるいは非晶質シリコン領域上に金
属窒化膜を形成する工程と、この工程の後絶縁膜を形成
する工程と、該絶縁膜上にコンタクトホールを形成する
工程と、該コンタクトホール部分く露出した金属窒化膜
表面に該金属シリサイドを形成する工程と、該金属窒化
膜上のみに該金属シリサイドを介してタングステンある
いはアルミニウムを選択成長させる工程とを含むことを
特徴とする電極配線の製造方法であシ、また、素子の形
成された半導体基板上のシリコン結晶あるいは非晶質シ
リコン領域上に金属窒化膜を形成する工程と、該金属窒
化膜表面に該金属シリサイドを形成する工程と、この工
程の後絶Ｒ膜を形成する工程と、該絶縁膜上にコンタク
トホールを形成する工程と、該コンタクトホール部分の
金属窒化膜上のみに該金属シリサイドを介してタングス
テンあるいはアルミニウムを選択成長させる工程とを含
むことを特徴とする電極配線の製造方法であり、また、
素子の形成された半導体基板上に、絶縁膜を形成する工
程と、該絶縁膜上にコンタクトホールを形成する工程と
、該コンタクトホール部分に露出したシリコン結晶ある
いは非晶質シリコン領域上に金属窒化膜を形成し、さら
に表面に該金属シリサイドを形成する工程と、該金属窒
化膜上のみに核金属シリサイドを介してタングステンあ
るいはアルミニウムを選択成長させる工程とを含むこと
を特。That is, in order to achieve the above object, the present invention provides a metal nitride film formed on a silicon crystal, amorphous silicon, or metal silicide film on a semiconductor substrate on which an element is formed, and a metal nitride film formed only on the metal nitride film. It is an electrode wiring configured to include at least tungsten selectively grown through metal silicide or a selectively grown metal such as aluminum, and silicon crystal or amorphous silicon on a semiconductor substrate on which an element is formed. A step of forming a metal nitride film on the region, a step of forming the metal silicide on the surface of the metal nitride film, and a step of selectively growing tungsten or aluminum only on the metal nitride film via the metal silicide. A method of manufacturing an electrode wiring, which includes a step of forming a metal nitride film on a silicon crystal or amorphous silicon region on a semiconductor substrate on which an element is formed, and a step of forming an insulating film after this step. a step of forming a contact hole on the insulating film; a step of forming the metal silicide on the surface of the metal nitride film exposed in the contact hole portion; and a step of forming the metal silicide only on the metal nitride film. A method of manufacturing an electrode wiring, characterized in that it includes a step of selectively growing tungsten or aluminum via a metal layer on a silicon crystal or amorphous silicon region on a semiconductor substrate on which an element is formed. A step of forming a nitride film, a step of forming the metal silicide on the surface of the metal nitride film, a step of forming an R film after this step, a step of forming a contact hole on the insulating film, and a step of forming the metal silicide on the surface of the metal nitride film. A method for manufacturing an electrode wiring, comprising the step of selectively growing tungsten or aluminum only on the metal nitride film in the contact hole portion through the metal silicide, and
A step of forming an insulating film on the semiconductor substrate on which the element is formed, a step of forming a contact hole on the insulating film, and a step of forming a metal nitride film on the silicon crystal or amorphous silicon region exposed in the contact hole portion. The present invention particularly includes the steps of forming a film, further forming the metal silicide on the surface, and selectively growing tungsten or aluminum only on the metal nitride film via the nuclear metal silicide.
徴とする電極配線の製造方法である。This is a method for manufacturing electrode wiring.
したがって、金属ＣＶＤ法による選択成長技術とは、
ＣＶＤ現象に対する堆積表面の活性度の差を利用したも
のである。ＬＳＩの製造においては、シリコンおよびシ
リコンを含むシリサイド等の合金、または被堆積物質と
同様の性質を持つと考えられる各種金属等の導電材料と
、眉間絶縁膜として用いられるシリコン酸化膜、窒化シ
リコン等の絶縁膜材料との表面の活性度の差を利用し導
電材料表面のみに金属膜を成長する。コンタクト電極に
おいて・々リア層材料として用いられる金属窒化膜は、
導電材料でありながら選択成長は起きない。Therefore, the selective growth technology using metal CVD method is
This method utilizes the difference in the degree of activity of the deposition surface with respect to the CVD phenomenon. In the production of LSI, conductive materials such as silicon and alloys such as silicon-containing silicide, or various metals that are thought to have similar properties to the deposited material, and silicon oxide films, silicon nitride, etc. used as glabellar insulating films are used. A metal film is grown only on the surface of a conductive material by utilizing the difference in surface activity between the material and the insulating film material. The metal nitride film used as the rear layer material in contact electrodes is
Although it is a conductive material, selective growth does not occur.
本発明は、電極の耐熱性向上のために金属窒化膜の形成
を行い、それと同時に金属窒化膜表面へのＣＶＤ選択性
を生み出す目的で、金属窒化膜の表面にごく僅かの該金
属シリサイド全形成し、選択成長を行い耐熱性のあるア
スペクト比の大きいコンタクト電極の形成を可能とした
ものである。The present invention forms a metal nitride film in order to improve the heat resistance of the electrode, and at the same time, in order to create CVD selectivity to the surface of the metal nitride film, a very small amount of the metal silicide is completely formed on the surface of the metal nitride film. However, by performing selective growth, it is possible to form a heat-resistant contact electrode with a large aspect ratio.
以下図面を参照して本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
［実施例１］
本発明の第１の実施例を第１図に示す。１は、シリコン
半導体基板である。第１図（Ｎは、窒化チタン２を反応
性スノ譬ツタ法を用いて１００ＯＸ形成したものである
。これは、チタンターゲットを窒素とアルゴンの混合ガ
ス雰囲気でスパッタを行い形成する。シリコン半導体基
板１上に窒化チタン２を形成する場合、第１図（Ａ′）
に示すように、オーミック接触とするためにチタンシリ
サイド３等を介してよいことはいうまでもない。第１図
（Ｂｌは、この表面にチタンシリサイド４をスパッタ法
を用いて形成したものである。チタンシリサイド４の膜
厚は、数１０Ｘ程度のごく薄いものでよい。[Example 1] A first example of the present invention is shown in FIG. 1 is a silicon semiconductor substrate. FIG. 1 (N is a 100OX titanium nitride 2 formed using the reactive snowdrop method. This is formed by sputtering a titanium target in a mixed gas atmosphere of nitrogen and argon.Silicon semiconductor substrate When forming titanium nitride 2 on 1, Fig. 1 (A')
It goes without saying that titanium silicide 3 or the like may be used to establish ohmic contact, as shown in FIG. In FIG. 1 (Bl), titanium silicide 4 is formed on this surface using a sputtering method.The film thickness of titanium silicide 4 may be very thin, on the order of several tens of times.
第１図（Ｑは、この上に選択ＣＶＤ法をもちいて、タン
グステン５を２０００Ｘ堆積したものである。In FIG. 1 (Q), tungsten 5 was deposited at 2000× using the selective CVD method.
チタンシリサイド４は膜厚が薄いため観測されない。Titanium silicide 4 is not observed because it is thin.
［実施例２］
本発明の第２の実施例を第２図に示す。第２回国は、シ
リコン半導体基板上にチタンをスパッタ法により４００
Ｘ堆積したものを、６００℃の窒素雰囲気で３０分間の
アニールを行ったものである。１ノは、シリコン半導体
基板、１２は、チタンが膜表面から窒化されることによ
り形成された窒化チタン、１３はチタン膜とシリコン基
板界面から形成されたチタンシリサイドである。第１回
国と異なるのは、アニール時に窒化チタンとシリコンと
の間にチタンシリサイドが同時に形成されることである
。第２図ｆＢｌは、この表面にチタンシリサイド１４を
スパッタ法を用いて形成したものである。このチタンシ
リサイド１４の膜厚は数１０Ｘ程度のごく薄いものでよ
い。第２図（Ｑは、この上に選択ＣＶＤ法をもちいてタ
ングステン１５を２０００１堆積したものである。[Example 2] A second example of the present invention is shown in FIG. The second country applied titanium onto a silicon semiconductor substrate using the sputtering method.
The X-deposited material was annealed in a nitrogen atmosphere at 600° C. for 30 minutes. 1 is a silicon semiconductor substrate, 12 is titanium nitride formed by nitriding titanium from the film surface, and 13 is titanium silicide formed from the interface between the titanium film and the silicon substrate. The difference from the first test is that titanium silicide is simultaneously formed between titanium nitride and silicon during annealing. In FIG. 2 fBl, titanium silicide 14 is formed on this surface using a sputtering method. The film thickness of this titanium silicide 14 may be very thin, on the order of several tens of times. FIG. 2 (Q shows 20,001 layers of tungsten 15 deposited thereon by selective CVD.
［実施例３コ
本実施例は、金属窒化膜表面へのシリサイド形成をシリ
コンイオン打ち込み法を用いて行うものである。第３図
（Ａ）は第２図（Ｎと同様に熱窒化法によシ、窒化チタ
ン２２を形成したものである。実施例１および２で述べ
たのと同様この窒化チタン２２は、反応性スパッタ法で
形成したものでも熱窒化法で形成したものでもよいし、
シリコン半導体基板２）との間にチタンシリサイド２３
等を介して形成されたものでもよい。[Embodiment 3] In this embodiment, silicide is formed on the surface of a metal nitride film using a silicon ion implantation method. FIG. 3(A) shows titanium nitride 22 formed by the thermal nitriding method as in FIG. It may be formed by a thermal sputtering method or a thermal nitriding method,
Titanium silicide 23 is placed between the silicon semiconductor substrate 2)
It may also be formed through a method such as
第３図（Ｂｌは、イオン注入法にょシ、窒化チタン２２
の表面にシリコンイオンを打ち込んだものである。シリ
コンイオン注入条件は、エネルギー２０ ｋ＠Ｖ、ドー
ス量ｌＸｌ０ ｅｓ である。窒化チタン表面でシ
リコンイオンと窒化チタンが反応し、窒化チタンとチタ
ンシリサイドの混合層２６が形成される。この構造につ
いて、オーノエ分光分析をもちいた深さ方向の元素分布
の測定結果を第４図に示す。図中に示したＮ ＋ ＴＩ
は、ＮのＫＬＬとＴＩのＬＭＭ信号が重なったピークを
示す。窒化チタンの表面層がＳＩイオンが打ち込まれる
ことによって破壊され、シリサイドと窒化チタンの混合
層となっており、金属層の選択成長が可能となる。第３
図（（Ｊはこの上に選択Ｃ■法によシタングステン、２
５を２０００Ｘ堆積したものである。本実施例は、アル
ミニウムについても確認されている。Figure 3 (Bl is ion implantation method, titanium nitride 22
silicon ions are implanted into the surface of the The silicon ion implantation conditions are an energy of 20 k@V and a dose of lXl0 es. Silicon ions and titanium nitride react on the surface of titanium nitride, forming a mixed layer 26 of titanium nitride and titanium silicide. Figure 4 shows the measurement results of the elemental distribution in the depth direction of this structure using Ohnoe spectroscopy. N + TI shown in the figure
indicates a peak where the KLL signal of N and the LMM signal of TI overlap. The surface layer of titanium nitride is destroyed by implantation of SI ions, forming a mixed layer of silicide and titanium nitride, which enables selective growth of a metal layer. Third
Figure ((J is selected on this tungsten by method
5 was deposited 2000X. This example has also been confirmed for aluminum.
以上の説明により、窒化チタン上への金属ＣＶＤの選択
成長法によるタングステンの形成が可能となった。この
実施例はアルミニウムＣＶＤについても同様の効果が確
認されている。With the above explanation, it has become possible to form tungsten on titanium nitride by the selective growth method of metal CVD. Similar effects have been confirmed in this example for aluminum CVD.
また、これまでの説明では窒化チタンをもちいたが、同
じ効果は性質の似ている窒化ジルコニウムについても確
認されている。Furthermore, although titanium nitride has been used in the explanation so far, the same effect has been confirmed with zirconium nitride, which has similar properties.
この効果の半導体素子に対する応用範囲は非常に広いが
、次にシリコン半導体基板上での耐熱性と電極形成後の
平坦性を考慮したコンタクト電極形成法について実施例
を述べる。コンタクト電極とは、ＭＯＳ 素子において
ソース、ドレインおよびダート上の電極部、バイポーラ
素子でのポリシリコン取り出し電極部等を示し、下地素
子の構造によらない。Although the range of application of this effect to semiconductor devices is very wide, next we will describe an example of a contact electrode formation method that takes into consideration heat resistance on a silicon semiconductor substrate and flatness after electrode formation. The contact electrode refers to the electrode portion on the source, drain, and dart in a MOS device, the polysilicon lead electrode portion in a bipolar device, and is not dependent on the structure of the underlying element.
［実施例４コ
第５図（Ｎは、窒化チタン３２上に絶縁膜（酸化ｇ）ｓ
７を１．０μｍ形成したものである。この窒化チタン
３２は、反応性スミ４ツタ法、熱窒化法等のどのような
方法をもちいて形成したものであってもよいことはいう
までもない。また本実施例では絶縁膜３７をＣＶＤ法に
ょ多形成したが、スパッタ法、バイアススノナツタ法、
ＥＣＲ法、バイアスＥＣＲ法等のいずれの方法をもちい
て形成したものであってもよいことはいうまでもない。[Example 4 FIG. 5 (N is an insulating film (oxidized g)
7 with a thickness of 1.0 μm. It goes without saying that this titanium nitride 32 may be formed using any method such as the reactive sumi-tsuta method or the thermal nitriding method. Further, in this embodiment, the insulating film 37 was formed by CVD method, but sputtering method, bias method, etc.
Needless to say, it may be formed using any method such as the ECR method or the bias ECR method.
第５図（Ｂｌは、リングラフィ工程とエツチング工程に
よシ直径０．５μｍのコンタクトホール３８を開口した
ものである。次に、ス・ｌツタ法またはＣＶＤ法をもち
いて基板全面にチタンシリサイドを形成しエッチパック
等の手法をもちいてコンタクトホー・ル底部にのみチタ
ンシリサイド３４を形成したものが第５図（Ｃ）である
。この基板に対してタングステン３５の選択成長を行い
、コンタクトホール３８内のみにタングステン３５の埋
め込まれた第５図（Ｄｏｔ−得る。タングステン３５の
代わりにアルミニウムのＣＶＤ選択成長を行っても同様
の結果力）得られることはいうまでもない。FIG. 5 (Bl is a contact hole 38 with a diameter of 0.5 μm opened by a phosphorography process and an etching process. Next, titanium silicide is deposited on the entire surface of the substrate using the S-L-T method or CVD method. Figure 5(C) shows a structure in which titanium silicide 34 is formed only at the bottom of the contact hole using a technique such as an etch pack.Tungsten 35 is selectively grown on this substrate to form the contact hole. It goes without saying that the same result can be obtained by selectively growing aluminum by CVD instead of the tungsten 35 shown in FIG.
［実施例５コ
第６図（Ａ）は、第５図（Ｂ）と同様であり、４２は窒
化チタン、４７は厚い絶縁膜、４８はコンタクトホール
である。第６図（Ｂ）は、この基板全面に対し、シリコ
ンイオンの打ち込みを行ったものである。[Embodiment 5] FIG. 6(A) is the same as FIG. 5(B), 42 is titanium nitride, 47 is a thick insulating film, and 48 is a contact hole. FIG. 6(B) shows silicon ions implanted into the entire surface of this substrate.
４６ノはシリコンイオンが打ち込まれた絶ｉ＆膜表面、
４６２はシリコンイオンが打ち込まれた窒化チタン表面
である。イオン注入は、基板に垂直に行い、打ち込みエ
ネルギーは２０ ｋｅＶ、ドーズ量はｌＸｌ０ ａｍ
とした。イオン打ち込みは基板全面に行うため絶縁
膜表面４６ノにも打ち込まれている。この基板に対して
タングステンの選択ＣＶＤを行った結果を第６図（Ｃ１
に示す。このとき、第６図ｆＢ）に示すように絶縁膜表
面４６１にもシリコンが打ち込まれているにもかかわら
ず金属膜の付着は観察されない。これは、打ち込まれた
シリコンの化学的存在状態が、金属窒化膜表面でのそれ
と異なるためである。このことは、アルミニウムについ
ても同様の結果が確認されている。第７図は、タングス
テン選択成長について、コノタクトホール内へのタング
ステン堆積膜厚のシリコンイオンドーズ量依存性を表し
たものである。基板温度４６０℃、ｗＦ′６の流量を１
０ ＳＣＣＭ、 Ｈ２（７）流量を１８００ｓｅｃＭと
一定にしたタングステン選択ｃｖＤ条件下Ｋ、基板を１
０分間さらした結果である。46 is an insulated & membrane surface into which silicon ions are implanted,
462 is a titanium nitride surface into which silicon ions are implanted. Ion implantation was performed perpendicular to the substrate, implantation energy was 20 keV, and dose was 1Xl0 am.
And so. Since the ion implantation is performed over the entire surface of the substrate, it is also implanted into the surface 46 of the insulating film. Figure 6 (C1
Shown below. At this time, as shown in FIG. 6fB), no metal film is observed to adhere even though silicon is also implanted into the insulating film surface 461. This is because the chemical state of the implanted silicon is different from that on the surface of the metal nitride film. Similar results have been confirmed for aluminum as well. FIG. 7 shows the dependence of the thickness of the tungsten deposited in the conotact hole on the silicon ion dose for selective tungsten growth. The substrate temperature is 460℃, the flow rate of wF'6 is 1
0 SCCM, under tungsten selective CVD conditions with a constant H2(7) flow rate of 1800 secM, the substrate was
These are the results after exposure for 0 minutes.
このように、本実施例では、シリコンイオン注入につい
て、Ｉ Ｘ １ ｏ１５譚−２以上のドー）ｅｊｌであ
れば良好な選択成長が生じる。最適なドーズ量は、ＣＶ
Ｄ条件等により異なる。As described above, in this example, when silicon ions are implanted, good selective growth occurs if the doe)ejl is Ix1o15-2 or higher. The optimal dose is CV
D Varies depending on conditions etc.
［実施例６コ
第８図（３）において、５２はコンタクト部分に形成さ
れた窒化チタンである。この窒化チタンはシリコン半導
体基板との間にチタンシリサイドを介して形成されたも
のでもよいし下地素子の構造によらない。基板上でコン
タクト部の他の部分は絶縁膜５９で覆われている。この
絶縁膜５９は素子分離等に用いられる。この基板に対し
て、シリコンイオンの打ち込みを行い窒化チタン５２の
表面に窒化チタンとチタンシリサイドとの混合層５６を
形成したものが第８図（Ｂｌである。５６）はシリコン
イオンが打ち込まれた絶縁膜表面である。次に、この上
に絶縁膜５７を１．０声形成したものが第８図（Ｃ）で
ある。第８図（Ｄ） Ｆｉ、リングラフィ工程とエツチ
ング工程によシ直径０．５μｍのコンタクトホール５８
を開口したものである。この基板に対してタングステン
５５の選択成長を行い、コンタクトホール５８内のみに
タングステン５５の埋め込まれた第８図（Ｅ） を得る
。タングステンの代わりにアルミニウムのＣＶＤを行っ
ても同様の結果が得られることはいうまでもない。[Example 6] In FIG. 8(3), 52 is titanium nitride formed in the contact portion. This titanium nitride may be formed between it and the silicon semiconductor substrate via titanium silicide, and does not depend on the structure of the underlying element. The other portion of the contact portion on the substrate is covered with an insulating film 59. This insulating film 59 is used for element isolation and the like. This substrate is implanted with silicon ions to form a mixed layer 56 of titanium nitride and titanium silicide on the surface of the titanium nitride 52. FIG. This is the surface of the insulating film. Next, an insulating film 57 of 1.0 pitch is formed on this, as shown in FIG. 8(C). FIG. 8(D) Fi, a contact hole 58 with a diameter of 0.5 μm is formed by phosphorography process and etching process.
This is an opening. Selective growth of tungsten 55 is performed on this substrate to obtain the structure shown in FIG. 8(E) in which tungsten 55 is embedded only in the contact hole 58. It goes without saying that similar results can be obtained by CVDing aluminum instead of tungsten.
［実施例７コ
第９図（Ｎは、コンタクト電極部である。６１はＭＯ８
素子のソース、ドレインおよびダート、バイポーラ素子
のポリシリコン電極にあたるシリコン半導体基板である
。６７は膜厚１．０μｍの眉間絶縁膜、６８はリングラ
フィ工程とエツチング工程によシ形成されたコンタクト
ホールである。第９図（Ｂｌは、コンタクトホール部の
みに窒化チタン６２を形成したものである。第９図（Ｂ
′）に示すようにチタンシリサイド６３を介してもよい
ことはいうまでもない。この基板に対してシリコンイオ
ンの注入を行い第９図（Ｃ）を得る。６６ノはシリコン
イオンが打ち込まれた絶Ｒ膜表面、６６２はシリコンイ
オンが打ち込まれた窒化チタン表面である。[Example 7 Figure 9 (N is the contact electrode part. 61 is MO8
This is a silicon semiconductor substrate that corresponds to the source, drain, dirt, and polysilicon electrodes of a bipolar device. Reference numeral 67 indicates a glabellar insulating film having a thickness of 1.0 μm, and reference numeral 68 indicates a contact hole formed by a phosphorography process and an etching process. Fig. 9 (Bl indicates that titanium nitride 62 is formed only in the contact hole portion.
It goes without saying that titanium silicide 63 may be used as shown in FIG. Silicon ions are implanted into this substrate to obtain the structure shown in FIG. 9(C). Reference numeral 66 denotes the surface of the R film into which silicon ions have been implanted, and numeral 662 represents the titanium nitride surface into which silicon ions have been implanted.
次に、タングステンの選択成長を行い、コンタクトホー
ル６８内にのみタングステン６５を形成し。Next, selective growth of tungsten is performed to form tungsten 65 only in the contact hole 68.
第９図（Ｄ）を得る。このタングステンがアルミニウム
でもよいことはいうまでもない。Figure 9(D) is obtained. It goes without saying that this tungsten may be aluminum.
これまで述べてきた実施例は、コンタクトホールに対し
て金属を埋め込む場合についてであったが、コンタクト
ホール以外にも本発明を応用することができる。Although the embodiments described so far have been concerned with the case where contact holes are filled with metal, the present invention can be applied to other areas besides contact holes.
例えば、第１０図に示すように、絶縁膜７７に形成され
た深い溝７８についても、その底部に窒化チタン７２が
形成されていれば、本方法を適用して配線を形成するこ
とができる。７５は選択成長によシ形成された金属であ
る。また、第１１図に示すように、底部に窒化チタン８
２の形成きねた浅いピアホール８８に対してタングステ
ン、アルミニウム等の柱を形成することも可能となる、
８５は選択成長によシ形成された金属である。For example, as shown in FIG. 10, if titanium nitride 72 is formed at the bottom of a deep groove 78 formed in an insulating film 77, wiring can be formed by applying this method. 75 is a metal formed by selective growth. In addition, as shown in FIG. 11, titanium nitride 8
It is also possible to form a column of tungsten, aluminum, etc. in the shallow pier hole 88 that could not be formed in step 2.
85 is a metal formed by selective growth.
以上説明したようＫ、本発明は、コンタクト部分の・々
リア層として最も耐熱性が高い金属窒化膜上へのタング
ステンおよびアルミニウムの選択成長を可能ならしめた
ものである。本発明により、■ ０．１から０．２μｍ
といった浅い接合への電極形成が可能となった。As explained above, the present invention makes it possible to selectively grow tungsten and aluminum on a metal nitride film having the highest heat resistance as a rear layer of a contact portion. According to the present invention, ■ 0.1 to 0.2 μm
This makes it possible to form electrodes on shallow junctions such as this.
■ 電子線およびＸ線露光によるダメージ回復、並びに
３次原素子形成のための５００から９００℃程度の熱処
理が可能となり九。(2) Heat treatment at temperatures of about 500 to 900°C is now possible for damage recovery from electron beam and X-ray exposure and for the formation of tertiary atomic elements9.
■ 今後のサブミクロン超ＬＳＩにおけるアスペクトの
高いコンタクトホールに対して、断線なく金属が埋め込
まれた平坦な耐熱性の高い電極形成が可能となった。■ It has become possible to form flat, highly heat-resistant electrodes with metal embedded in them without disconnection for high-aspect contact holes in future submicron VLSIs.
等の効果が生じる。Effects such as this will occur.
本発明により、行き詰まっていたサブミクロン超ＬＳＩ
Ｋ開発の道が開かれたといえる。With the present invention, submicron VLSI, which had been at an impasse,
It can be said that the path for K development has been opened.
第１図、第２図、第３図は、それぞれ本発明の実施例を
示す断面図、第４図は、第３図（Ｂｌの構造についての
オージェ分光分析による深さ方向の元素分布を測定した
特性図、第５図、第６図、第８図、第９図は、それぞれ
シリコン半導体基板上に本発明によるコンタクト電極を
形成する工程の例を示す断面図、第７図は、タングステ
ン堆積膜厚のシリコンイオンドーズ量依存性を示した特
性図、第１０図、第１１図は、本発明のコンタクトホー
ル以外への応用例を示した説明図である。
１．１１，２１．６１・・・シリコン半導体基板。
２．１２，２２，３２，４２，５２．６２・・・窒化チ
タン、３，１３，２３，６３，４，１４．３４・・・チ
タンシリサイド、５，１５，２５，３５゜４５．５５．
６５・・・選択成長により形成されたタングステン、２
６，４６，５６．６６・・・シリコンイオン注入により
シリコンイオンが打ち込まれた窒化チタン表面および絶
縁膜表面、３７，４７゜５７．６７・・・厚い絶縁膜（
酸化膜）、３８，４１１゜５１３．６８・・・コンタク
トホール、５９・・・素子分離等にもちいられる絶縁膜
。
、＼
Ｏ〇−
（Ａ）
（Ｂ）
（Ｃ）
第
図
第
図
（Ａ）
（Ｂ）
（Ｃ）
第３図
（Ａ）
（Ｂ）
（Ｃ）
（Ｄ）
第
図
（Ａ）
（Ｃ）
第６図
（Ａ）
（Ｃ）
第８図
シリコンイオン
ヒースｔ （ｃ ｒｒｆ２）
第７図
（Ｂ′）
（Ｃ）
第９
図Figures 1, 2, and 3 are cross-sectional views showing examples of the present invention, respectively, and Figure 4 is a cross-sectional view showing the structure of Bl in the element distribution in the depth direction by Auger spectroscopy. FIG. 5, FIG. 6, FIG. 8, and FIG. 9 are cross-sectional views showing an example of the process of forming a contact electrode according to the present invention on a silicon semiconductor substrate, and FIG. 7 is a tungsten deposition characteristic diagram. Characteristic diagrams showing the dependence of film thickness on silicon ion dose, Figures 10 and 11 are explanatory diagrams showing examples of application of the present invention to areas other than contact holes. 1.11, 21.61. ...Silicon semiconductor substrate. 2.12,22,32,42,52.62...Titanium nitride, 3,13,23,63,4,14.34...Titanium silicide, 5,15,25, 35°45.55.
65...Tungsten formed by selective growth, 2
6,46,56.66...Titanium nitride surface and insulating film surface into which silicon ions were implanted by silicon ion implantation, 37,47°57.67...Thick insulating film (
Oxide film), 38,411°513.68...Contact hole, 59...Insulating film used for element isolation, etc. , ＼ O〇- (A) (B) (C) Figure (A) (B) (C) Figure 3 (A) (B) (C) (D) Figure (A) (C) Figure 6 (A) (C) Figure 8 Silicon ion heath t (c rrf2) Figure 7 (B') (C) Figure 9
Claims (5)
るいは非晶質シリコンあるいは金属シリサイド膜上に形
成された金属窒化膜と該金属窒化膜の上のみに金属シリ
サイドを介して選択成長されたタングステンあるいはア
ルミニウム等の選択成長された金属とを少なくとも含ん
で構成された電極配線。(1) A metal nitride film formed on a silicon crystal or amorphous silicon or metal silicide film on a semiconductor substrate on which an element is formed, and tungsten selectively grown only on the metal nitride film via a metal silicide. Alternatively, the electrode wiring is configured to include at least a selectively grown metal such as aluminum.
るいは非晶質シリコン領域上に金属窒化膜を形成する工
程と、該金属窒化膜表面に該金属シリサイドを形成する
工程と、該金属窒化膜上のみに該金属シリサイドを介し
てタングステンあるいはアルミニウムを選択成長させる
工程とを含むことを特徴とする電極配線の製造方法。(2) a step of forming a metal nitride film on a silicon crystal or amorphous silicon region on a semiconductor substrate on which an element is formed; a step of forming the metal silicide on the surface of the metal nitride film; and a step of forming the metal silicide on the surface of the metal nitride film. 1. A method of manufacturing an electrode wiring, comprising the step of selectively growing tungsten or aluminum only on the metal silicide.
るいは非晶質シリコン領域上に金属窒化膜を形成する工
程と、この工程の後絶縁膜を形成する工程と、該絶縁膜
上にコンタクトホールを形成する工程と、該コンタクト
ホール部分に露出した金属窒化膜表面に該金属シリサイ
ドを形成する工程と、該金属窒化膜上のみに該金属シリ
サイドを介してタングステンあるいはアルミニウムを選
択成長させる工程とを含むことを特徴とする電極配線の
製造方法。(3) A step of forming a metal nitride film on a silicon crystal or amorphous silicon region on a semiconductor substrate on which an element is formed, a step of forming an insulating film after this step, and a contact hole on the insulating film. a step of forming the metal silicide on the surface of the metal nitride film exposed in the contact hole portion; and a step of selectively growing tungsten or aluminum only on the metal nitride film through the metal silicide. A method of manufacturing an electrode wiring, comprising:
るいは非晶質シリコン領域上に金属窒化膜を形成する工
程と、該金属窒化膜表面に該金属シリサイドを形成する
工程と、この工程後絶縁膜を形成する工程と、該絶縁膜
上にコンタクトホールを形成する工程と、該コンタクト
ホール部分の金属窒化膜上のみに該金属シリサイドを介
してタングステンあるいはアルミニウムを選択成長させ
る工程とを含むことを特徴とする電極配線の製造方法。(4) A step of forming a metal nitride film on a silicon crystal or amorphous silicon region on a semiconductor substrate on which an element is formed, a step of forming the metal silicide on the surface of the metal nitride film, and an insulating step after this step. A step of forming a film, a step of forming a contact hole on the insulating film, and a step of selectively growing tungsten or aluminum only on the metal nitride film in the contact hole portion through the metal silicide. Characteristic method for manufacturing electrode wiring.
する工程と、該絶縁膜上にコンタクトホールを形成する
工程と、該コンタクトホール部分に露出したシリコン結
晶あるいは非晶質シリコン領域上に金属窒化膜を形成し
、さらに表面に該金属シリサイドを形成する工程と、該
金属窒化膜上のみに該金属シリサイドを介してタングス
テンあるいはアルミニウムを選択成長させる工程とを含
むことを特徴とする電極配線の製造方法。(5) A step of forming an insulating film on the semiconductor substrate on which the element is formed, a step of forming a contact hole on the insulating film, and a step of forming a contact hole on the silicon crystal or amorphous silicon region exposed in the contact hole portion. An electrode characterized by comprising the steps of forming a metal nitride film on the metal nitride film, further forming the metal silicide on the surface, and selectively growing tungsten or aluminum only on the metal nitride film through the metal silicide. Wiring manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15013488A JP2672976B2 (en) | 1988-06-20 | 1988-06-20 | Electrode wiring and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15013488A JP2672976B2 (en) | 1988-06-20 | 1988-06-20 | Electrode wiring and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023227A true JPH023227A (en) | 1990-01-08 |
| JP2672976B2 JP2672976B2 (en) | 1997-11-05 |
Family
ID=15490230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15013488A Expired - Fee Related JP2672976B2 (en) | 1988-06-20 | 1988-06-20 | Electrode wiring and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672976B2 (en) |
-
1988
- 1988-06-20 JP JP15013488A patent/JP2672976B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2672976B2 (en) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221381B2 (en) | Method for manufacturing semiconductor device | |
| JPS63205951A (en) | Stable low resistance contact | |
| US5453400A (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| JPH04150017A (en) | Manufacture of semiconductor device | |
| JPS6050920A (en) | Manufacture of semiconductor device | |
| KR100331521B1 (en) | Method for producing a flat interface for a metal-silicon contact barrier film | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100745066B1 (en) | Method for fabricating metal plug of semiconductor device | |
| JPS62204523A (en) | Forming method for contact electrode | |
| JPH023227A (en) | Electrode wiring and manufacture thereof | |
| JP2542617B2 (en) | Method for manufacturing semiconductor device | |
| JPS6355932A (en) | Manufacture of semiconductor device | |
| JPH01214116A (en) | Method of filling in contact hole | |
| JP2660072B2 (en) | Contact formation method | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| JPH0311735A (en) | Formation of multilayer wiring | |
| JP2733396B2 (en) | Method for manufacturing semiconductor device | |
| JPS5951549A (en) | Manufacture of integrated circuit device | |
| JPH021910A (en) | Manufacture of semiconductor integrated circuit employing selective tungsten deposition | |
| JPH02170424A (en) | Manufacture of semiconductor device | |
| KR0156122B1 (en) | Fabrication method of semiconductor device | |
| JPH02114641A (en) | Manufacture of semiconductor device | |
| JPH0425159A (en) | Forming method of electrode wiring | |
| JP2706388B2 (en) | Method for manufacturing semiconductor device | |
| JP2840675B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |