JPH0230900Y2 - - Google Patents
Info
- Publication number
- JPH0230900Y2 JPH0230900Y2 JP1653683U JP1653683U JPH0230900Y2 JP H0230900 Y2 JPH0230900 Y2 JP H0230900Y2 JP 1653683 U JP1653683 U JP 1653683U JP 1653683 U JP1653683 U JP 1653683U JP H0230900 Y2 JPH0230900 Y2 JP H0230900Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- follower circuit
- capacitor
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000007599 discharging Methods 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、演算増幅器を使用した電圧フオロワ
回路の改良に関するものである。
回路の改良に関するものである。
一般に、演算増幅器を使用した電圧フオロワ回
路としては、第１図ａに示す如き回路が知られて
いる。これは、差動入力の演算増幅器OPに直接
負帰還を施したもので、入力電圧Eiに等しい出力
電圧Eoを得ることができる。しかしながら、こ
のような回路では、得られる出力電圧Eoの範囲
が演算増幅器OPの電源電圧±Ebの大きさにより
決められてしまい、それに応じて入力電圧Eiの大
きさも自ずと制限されてしまう。しかも、演算増
幅器OPの耐圧の関係から、あまり大きな電源電
圧±Ebを使用することはできず、このままの回
路では高い入力電圧Eiを印加することはできな
い。
路としては、第１図ａに示す如き回路が知られて
いる。これは、差動入力の演算増幅器OPに直接
負帰還を施したもので、入力電圧Eiに等しい出力
電圧Eoを得ることができる。しかしながら、こ
のような回路では、得られる出力電圧Eoの範囲
が演算増幅器OPの電源電圧±Ebの大きさにより
決められてしまい、それに応じて入力電圧Eiの大
きさも自ずと制限されてしまう。しかも、演算増
幅器OPの耐圧の関係から、あまり大きな電源電
圧±Ebを使用することはできず、このままの回
路では高い入力電圧Eiを印加することはできな
い。
また、従来このような問題を解決したものとし
て、第１図ｂのような回路が提案されている。図
に示す回路は、前記第１図ａの電圧フオロワ回路
において、演算増幅器OPの電源電圧±Ebをそれ
れ高耐圧のエミツタフオロワ回路を介して供給す
るとともに、エミツタフオロワ回路のベース電位
を演算増幅器OPの出力電圧Eoに応じて変化させ
るようにしたもので、高耐圧の電圧フオロワ回路
を実現し、高い入力電圧Eiにも使用することがで
きるようにしたものである。図において、前記第
１図ａと同様のものは同一符号を付して示す。
Tr１，Tr２はトランジスタ、Dz１，Dz２はツ
エナーダイオード、Ｒ１，Ｒ２は抵抗で、これら
はそれぞれ高圧の電源電圧±Eccを電源電圧±Eb
として演算増幅器OPに供給するエミツタフオロ
ワ回路EF１，EF２を構成している。すなわち、
トランジスタTr１，Tr２のコレクタはそれぞれ
高電圧の電源±Eccに接続されるとともに、エミ
ツタは演算増幅器OPの電源端子に接続され、ベ
ースはツエナーダイオードDz１，Dz２および抵
抗Ｒ１，Ｒ２よりなるバイアス回路により演算増
幅器OPの出力電圧EoよりEzだけ高い、または低
い電位に保たれている。このため、演算増幅器
OPの電源電圧±Ebはその出力電圧Eo（入力電圧
Ei）に対してほぼEo±Ezの大きさに制御され、
入力電圧Eiの大きさにかかわらず、演算増幅器
OPを正常に動作させることができる。なお、Ｃ
１，Ｃ２は電圧フオロワ回路に高速動作を行なわ
せた際の発振防止用のコンデンサである。
て、第１図ｂのような回路が提案されている。図
に示す回路は、前記第１図ａの電圧フオロワ回路
において、演算増幅器OPの電源電圧±Ebをそれ
れ高耐圧のエミツタフオロワ回路を介して供給す
るとともに、エミツタフオロワ回路のベース電位
を演算増幅器OPの出力電圧Eoに応じて変化させ
るようにしたもので、高耐圧の電圧フオロワ回路
を実現し、高い入力電圧Eiにも使用することがで
きるようにしたものである。図において、前記第
１図ａと同様のものは同一符号を付して示す。
Tr１，Tr２はトランジスタ、Dz１，Dz２はツ
エナーダイオード、Ｒ１，Ｒ２は抵抗で、これら
はそれぞれ高圧の電源電圧±Eccを電源電圧±Eb
として演算増幅器OPに供給するエミツタフオロ
ワ回路EF１，EF２を構成している。すなわち、
トランジスタTr１，Tr２のコレクタはそれぞれ
高電圧の電源±Eccに接続されるとともに、エミ
ツタは演算増幅器OPの電源端子に接続され、ベ
ースはツエナーダイオードDz１，Dz２および抵
抗Ｒ１，Ｒ２よりなるバイアス回路により演算増
幅器OPの出力電圧EoよりEzだけ高い、または低
い電位に保たれている。このため、演算増幅器
OPの電源電圧±Ebはその出力電圧Eo（入力電圧
Ei）に対してほぼEo±Ezの大きさに制御され、
入力電圧Eiの大きさにかかわらず、演算増幅器
OPを正常に動作させることができる。なお、Ｃ
１，Ｃ２は電圧フオロワ回路に高速動作を行なわ
せた際の発振防止用のコンデンサである。
しかしながら、このような回路において、トラ
ンジスタTr１，Tr２のエミツタ側に発振防止用
のコンデンサＣ１，Ｃ２を挿入すると、エミツタ
フオロワ回路EF１，EF２が出力電圧Eoの変化に
応じてコンデンサＣ１，Ｃ２を充放電する際、コ
ンデンサＣ１，Ｃ２を充電する方向に対してはト
ランジスタTr１，Tr２から電荷を供給するの
で、高速動作が可能であるが、コンデンサＣ１，
Ｃ２を放電させる方向に対しては、トランジスタ
Tr１，Tr２がカツトオフとなつているために、
演算増幅器OP側に電荷を放電しなければならず、
動作が遅くなつてしまう。このため、高速動作時
においては、入力電圧Eiが大きく変化すると、一
時期電源がアンバランスとなり、正常動作が行な
えなくなつてしまう欠点を有している。
ンジスタTr１，Tr２のエミツタ側に発振防止用
のコンデンサＣ１，Ｃ２を挿入すると、エミツタ
フオロワ回路EF１，EF２が出力電圧Eoの変化に
応じてコンデンサＣ１，Ｃ２を充放電する際、コ
ンデンサＣ１，Ｃ２を充電する方向に対してはト
ランジスタTr１，Tr２から電荷を供給するの
で、高速動作が可能であるが、コンデンサＣ１，
Ｃ２を放電させる方向に対しては、トランジスタ
Tr１，Tr２がカツトオフとなつているために、
演算増幅器OP側に電荷を放電しなければならず、
動作が遅くなつてしまう。このため、高速動作時
においては、入力電圧Eiが大きく変化すると、一
時期電源がアンバランスとなり、正常動作が行な
えなくなつてしまう欠点を有している。
本考案は、上記のような従来装置の欠点をなく
し、高速動作が可能であるとともに、高耐圧の電
圧フオロワ回路を簡単な構成により実現すること
を目的としたものである。
し、高速動作が可能であるとともに、高耐圧の電
圧フオロワ回路を簡単な構成により実現すること
を目的としたものである。
本考案の電圧フオロワ回路は、前記第１図ｂの
ような、演算増幅器の電源電圧をそれぞれ高耐圧
のエミツタフオロワ回路を介して供給するととも
に、エミツタフオロワ回路のベース電位を演算増
幅器の出力電圧に応じて変化させるようにした電
圧フオロワ回路において、発振防止用に設けられ
たコンデンサにそれぞれ放電用のトランジスタを
付加し、コンデンサの放電時にはこの放電用トラ
ンジスタを介してコンデンサの電荷を放電させる
ことにより、発振防止用のコンデンサの影響を受
けず、高速動作を可能としたものである。
ような、演算増幅器の電源電圧をそれぞれ高耐圧
のエミツタフオロワ回路を介して供給するととも
に、エミツタフオロワ回路のベース電位を演算増
幅器の出力電圧に応じて変化させるようにした電
圧フオロワ回路において、発振防止用に設けられ
たコンデンサにそれぞれ放電用のトランジスタを
付加し、コンデンサの放電時にはこの放電用トラ
ンジスタを介してコンデンサの電荷を放電させる
ことにより、発振防止用のコンデンサの影響を受
けず、高速動作を可能としたものである。
第２図は本考案の電圧フオロワ回路の一実施例
を示す構成図である。図において、前記第１図と
同様のものは同一符号を付して示す。Tr３，Tr
４は放電用トランジスタである。放電用トランジ
スタTr３はトランジスタTr１の動作状態（ベー
ス電位）に応じてコンデンサＣ１の電荷を放電す
るように、エミツタ・ベース間がトランジスタ
Tr１のエミツタ・ベース間に接続されるととも
に、コレクタがコンデンサＣ２の一端に接続され
ている。また、放電用トランジスタTr４はトラ
ンジスタTr２の動作状態（ベース電位）に応じ
てコンデンサＣ２の電荷を放電するように、エミ
ツタ・ベース間がトランジスタTr２のエミツ
タ・ベース間に接続されるとともに、コレクタが
コンデンサＣ１の一端に接続されている。
を示す構成図である。図において、前記第１図と
同様のものは同一符号を付して示す。Tr３，Tr
４は放電用トランジスタである。放電用トランジ
スタTr３はトランジスタTr１の動作状態（ベー
ス電位）に応じてコンデンサＣ１の電荷を放電す
るように、エミツタ・ベース間がトランジスタ
Tr１のエミツタ・ベース間に接続されるととも
に、コレクタがコンデンサＣ２の一端に接続され
ている。また、放電用トランジスタTr４はトラ
ンジスタTr２の動作状態（ベース電位）に応じ
てコンデンサＣ２の電荷を放電するように、エミ
ツタ・ベース間がトランジスタTr２のエミツ
タ・ベース間に接続されるとともに、コレクタが
コンデンサＣ１の一端に接続されている。
いま、入力電圧Eiが変化しない安定状態である
とすると、トランジスタTr１，Tr２のベース電
位Vb１，Vb２はそれぞれ Vb１＝Eo＋Ez Vb２＝Eo−Ez となつており、演算増幅器OPに供給される電源
電圧±Ebは、トランジスタTr１，Tr２のベー
ス・エミツタ間電圧をVbe１，Vbe２とすると、 ＋Eb＝Vbe１−Vbe１ −Eb＝Vb２＋Vbe２ となつている。また、この電圧±Ebがコンデン
サＣ１，Ｃ２にそれぞれ充電されている。
とすると、トランジスタTr１，Tr２のベース電
位Vb１，Vb２はそれぞれ Vb１＝Eo＋Ez Vb２＝Eo−Ez となつており、演算増幅器OPに供給される電源
電圧±Ebは、トランジスタTr１，Tr２のベー
ス・エミツタ間電圧をVbe１，Vbe２とすると、 ＋Eb＝Vbe１−Vbe１ −Eb＝Vb２＋Vbe２ となつている。また、この電圧±Ebがコンデン
サＣ１，Ｃ２にそれぞれ充電されている。
この時、放電用トランジスタTr３，Tr４にお
いては、そのベース・エミツタ間が逆バイアスと
なるため、それぞれカツトオフとなつている。
いては、そのベース・エミツタ間が逆バイアスと
なるため、それぞれカツトオフとなつている。
さて、入力電圧Eiが正の方向に変化したとする
と、これに伴つて出力電圧Eoおよびトランジス
タTr１，Tr２のベース電位Vb１，Vb２が正方
向に変化（以下、この正方向の変化を増加とい
う）する。この結果、トランジスタTr１におい
てはベース・エミツタ間の順バイアスが強まるの
で、コンデンサＣ１に電荷を供給し、電源電圧＋
Ebの値をベース電位Vb１（入力電圧Ei）に追従
して増加させるように動作する。また、トランジ
スタTr２においては、出力電圧Eoの増加ととも
にベース電位Vb２がある程度上昇すると、ベー
ス・エミツタ間が逆バイアスとなるので、トラン
ジスタTr２はカツトオフとなり、コンデンサＣ
２の充電を停止して、コンデンサＣ２を放電状態
とする。ここで、放電用トランジスタTr４にお
いては、そのベース電位Vb２が上昇するので、
カツトオフの状態から導通状態となり、コンデン
サＣ２の電荷を放電させて、電源電圧−Ebの値
をトランジスタTr２のベース電位Vb２に追従し
て変化させるように動作する。なお、放電用トラ
ンジスタTr３においては、トランジスタTr１の
ベース電位Vb１が上昇しても、ベース・エミツ
タ間は逆バイアスのままであるので、引き続きカ
ツトオフの状態となつている。
と、これに伴つて出力電圧Eoおよびトランジス
タTr１，Tr２のベース電位Vb１，Vb２が正方
向に変化（以下、この正方向の変化を増加とい
う）する。この結果、トランジスタTr１におい
てはベース・エミツタ間の順バイアスが強まるの
で、コンデンサＣ１に電荷を供給し、電源電圧＋
Ebの値をベース電位Vb１（入力電圧Ei）に追従
して増加させるように動作する。また、トランジ
スタTr２においては、出力電圧Eoの増加ととも
にベース電位Vb２がある程度上昇すると、ベー
ス・エミツタ間が逆バイアスとなるので、トラン
ジスタTr２はカツトオフとなり、コンデンサＣ
２の充電を停止して、コンデンサＣ２を放電状態
とする。ここで、放電用トランジスタTr４にお
いては、そのベース電位Vb２が上昇するので、
カツトオフの状態から導通状態となり、コンデン
サＣ２の電荷を放電させて、電源電圧−Ebの値
をトランジスタTr２のベース電位Vb２に追従し
て変化させるように動作する。なお、放電用トラ
ンジスタTr３においては、トランジスタTr１の
ベース電位Vb１が上昇しても、ベース・エミツ
タ間は逆バイアスのままであるので、引き続きカ
ツトオフの状態となつている。
また、入力電圧Eiが負の方向に変化した場合に
は、出力電圧EoおよびトランジスタTr１，Tr２
のベース電位Vb１，Vb２が減少するので、前記
とは逆に、トランジスタTr１がカツトオフとな
るとともに、放電用トランジスタTr３が導通と
なり、コンデンサＣ１の電荷を放電させる。
は、出力電圧EoおよびトランジスタTr１，Tr２
のベース電位Vb１，Vb２が減少するので、前記
とは逆に、トランジスタTr１がカツトオフとな
るとともに、放電用トランジスタTr３が導通と
なり、コンデンサＣ１の電荷を放電させる。
このように、発振防止用のコンデンサＣ１，Ｃ
２に放電用のトランジスタTr３，Tr４を付加
し、この放電用トランジスタTr３，Tr４の導通
をエミツタフオロワ回路EF１，EF２のベース電
位Vb１，Vb２により制御するようにすると、入
力電圧Eiの変化に対してコンデンサＣ１またはＣ
２の電荷を瞬時に放電させ、正負の電源電圧±
Ebの値を同様に追従させることができるので、
電源電圧±Ebにアンバランスを生じさせること
なく、電圧フオロワ回路の高速動作を可能とする
ことができる。
２に放電用のトランジスタTr３，Tr４を付加
し、この放電用トランジスタTr３，Tr４の導通
をエミツタフオロワ回路EF１，EF２のベース電
位Vb１，Vb２により制御するようにすると、入
力電圧Eiの変化に対してコンデンサＣ１またはＣ
２の電荷を瞬時に放電させ、正負の電源電圧±
Ebの値を同様に追従させることができるので、
電源電圧±Ebにアンバランスを生じさせること
なく、電圧フオロワ回路の高速動作を可能とする
ことができる。
なお、上記の説明では、放電用のトランジスタ
Tr３，Tr４をトランジスタTr１，Tr２のエミ
ツタ間に接続した場合を例示したが、放電用トラ
ンジスタTr３，Tr４の接続位置はこれに限られ
るものではなく、コンデンサＣ１，Ｃ２の電荷を
放電させることができる状態であれば、例えば、
それぞれのコレクタを高圧の電源±Eccに接続す
るようにしたものであつてもよい。
Tr３，Tr４をトランジスタTr１，Tr２のエミ
ツタ間に接続した場合を例示したが、放電用トラ
ンジスタTr３，Tr４の接続位置はこれに限られ
るものではなく、コンデンサＣ１，Ｃ２の電荷を
放電させることができる状態であれば、例えば、
それぞれのコレクタを高圧の電源±Eccに接続す
るようにしたものであつてもよい。
以上説明したように、本考案の電圧フオロワ回
路では、演算増幅器の電源電圧をそれぞれ高耐圧
のエミツタフオロワ回路を介して供給するととも
に、エミツタフオロワ回路のベース電位を演算増
幅器の出力電圧に応じて変化させるようにした電
圧フオロワ回路において、発振防止用に設けられ
たコンデンサにそれぞれ放電用のトランジスタを
付加し、コンデンサの放電時にはこの放電用トラ
ンジスタを介してコンデンサの電荷を放電させる
ようにしているので、入力電圧の変化に対してコ
ンデンサの電荷を瞬時に放電させ、電源電圧の値
を入力電圧の変化に追従して変化させることがで
き、高速動作が可能であるとともに、高耐圧の電
圧フオロワ回路を簡単な構成により実現すること
ができる。
路では、演算増幅器の電源電圧をそれぞれ高耐圧
のエミツタフオロワ回路を介して供給するととも
に、エミツタフオロワ回路のベース電位を演算増
幅器の出力電圧に応じて変化させるようにした電
圧フオロワ回路において、発振防止用に設けられ
たコンデンサにそれぞれ放電用のトランジスタを
付加し、コンデンサの放電時にはこの放電用トラ
ンジスタを介してコンデンサの電荷を放電させる
ようにしているので、入力電圧の変化に対してコ
ンデンサの電荷を瞬時に放電させ、電源電圧の値
を入力電圧の変化に追従して変化させることがで
き、高速動作が可能であるとともに、高耐圧の電
圧フオロワ回路を簡単な構成により実現すること
ができる。
第１図は従来の電圧フオロワ回路を示す構成
図、第２図は本考案の電圧フオロワ回路の一実施
例を示す構成図である。 OP……演算増幅器、EF１，EF２……エミツ
タフオロワ回路、Tr１，Tr２……トランジス
タ、Dz１，Dz２……ツエナーダイオード、Ｒ
１，Ｒ２……抵抗、Tr３，Tr４……放電用トラ
ンジスタ、Ｃ１，Ｃ２……コンデンサ。
図、第２図は本考案の電圧フオロワ回路の一実施
例を示す構成図である。 OP……演算増幅器、EF１，EF２……エミツ
タフオロワ回路、Tr１，Tr２……トランジス
タ、Dz１，Dz２……ツエナーダイオード、Ｒ
１，Ｒ２……抵抗、Tr３，Tr４……放電用トラ
ンジスタ、Ｃ１，Ｃ２……コンデンサ。
Claims (1)
- 演算増幅器の電源電圧をそれぞれエミツタフオ
ロワ回路を介して供給するとともにこのエミツタ
フオロワ回路のベース電位を前記演算増幅器の出
力電圧に応じて変化させるようにした電圧フオロ
ワ回路において、前記エミツタフオロワ回路の出
力端にそれぞれ接続された発振防止用のコンデン
サと、このコンデンサにそれぞれ接続された放電
用のトランジスタとを具備し、入力電圧の変化に
応じて前記エミツタフオロワ回路におけるトラン
ジスタがカツトオフとなつた時には前記放電用ト
ランジスタを介してそのエミツタフオロワ回路の
出力端に接続されたコンデンサを放電させるよう
にしてなる電圧フオロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1653683U JPS59121916U (ja) | 1983-02-07 | 1983-02-07 | 電圧フオロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1653683U JPS59121916U (ja) | 1983-02-07 | 1983-02-07 | 電圧フオロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121916U JPS59121916U (ja) | 1984-08-16 |
| JPH0230900Y2 true JPH0230900Y2 (ja) | 1990-08-21 |
Family
ID=30147815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1653683U Granted JPS59121916U (ja) | 1983-02-07 | 1983-02-07 | 電圧フオロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121916U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345328A (ja) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | 多段増幅器 |
-
1983
- 1983-02-07 JP JP1653683U patent/JPS59121916U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121916U (ja) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237414A (en) | High impedance output current source | |
| JPH0449287B2 (ja) | ||
| JPH0230900Y2 (ja) | ||
| JPH03788B2 (ja) | ||
| JPH0622325B2 (ja) | レベル変換回路 | |
| JPS6155200B2 (ja) | ||
| JPH0119468Y2 (ja) | ||
| JPH0219651B2 (ja) | ||
| JPH0115217Y2 (ja) | ||
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| KR950011623B1 (ko) | 팝노이즈 제거회로 | |
| JPH0321082Y2 (ja) | ||
| JPH0238509Y2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 | |
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JPH02690Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| SU801226A1 (ru) | Двухтактный усилитель мощности | |
| JPH0229782Y2 (ja) | ||
| JPH0512812Y2 (ja) | ||
| JPS5854717U (ja) | 定電圧回路 | |
| JPH0243387B2 (ja) | ||
| JPH0377687B2 (ja) | ||
| JPH0390318U (ja) | ||
| JPH0310245B2 (ja) |