JPH0238509Y2 - - Google Patents
Info
- Publication number
- JPH0238509Y2 JPH0238509Y2 JP1455182U JP1455182U JPH0238509Y2 JP H0238509 Y2 JPH0238509 Y2 JP H0238509Y2 JP 1455182 U JP1455182 U JP 1455182U JP 1455182 U JP1455182 U JP 1455182U JP H0238509 Y2 JPH0238509 Y2 JP H0238509Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- capacitor
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Description
【考案の詳細な説明】
本考案はパルスの立ち下がりをトリガーとする
単安定マルチバイブレータに関するものである。
単安定マルチバイブレータに関するものである。
従来、単安定マルチバイブレータは第５図の如
くトランジスタを２個使つたものや、第６図の如
く増巾器を用いてなるものがあつたが、いづれも
部品点数が多く、コスト高となる欠点を有してい
た。
くトランジスタを２個使つたものや、第６図の如
く増巾器を用いてなるものがあつたが、いづれも
部品点数が多く、コスト高となる欠点を有してい
た。
本考案はこれを改善するもので、以下第１図に
示す一実施例について本考案を説明すると、直流
電源＋Ｂに連なる抵抗Ｒ１、コンデンサＣ１、ダ
イオードＤ１の直列回路と、抵抗Ｒ２、ダイオー
ドＤ２の直列回路を設け、同ダイオードＤ２のカ
ソード側をダイオードＤ１のアノード側に接続
し、同ダイオードＤ２のアノード側をトランジス
タＱ１のベース側に接続し、コレクタ側には抵抗
Ｒ３を接続する。
示す一実施例について本考案を説明すると、直流
電源＋Ｂに連なる抵抗Ｒ１、コンデンサＣ１、ダ
イオードＤ１の直列回路と、抵抗Ｒ２、ダイオー
ドＤ２の直列回路を設け、同ダイオードＤ２のカ
ソード側をダイオードＤ１のアノード側に接続
し、同ダイオードＤ２のアノード側をトランジス
タＱ１のベース側に接続し、コレクタ側には抵抗
Ｒ３を接続する。
以上の様な回路において抵抗Ｒ１とコンデンサ
Ｃ１の接続点を入力とすると、通常は第２図の如
く高電位にあり、コンデンサＣ１には電源＋Ｂよ
り実線の様に抵抗Ｒ１、コンデンサＣ１、ダイオ
ードＤ１の直列回路を通して充電されており、ト
ランジスタＱ１も導通状態にある。しかして同図
の如く入力が低電位になるとコンデンサＣ１に充
電されていた電荷は抵抗Ｒ２、ダイオードＤ２、
コンデンサＣ１を通り点線の様に放電し、トラン
ジスタＱ１のベース側は＋VFから−VCC＋VF
にてマイナスとなり、同トランジスタＱ１はカツ
トオフとなる。しかしコンデンサＣ１と抵抗Ｒ２
の時定数でコンデンサＣ１の電荷は放電してゆ
き、トランジスタＱ１のベース側が元の＋VFに
なると同時に同トランジスタＱ１は再び導通状態
となる。
Ｃ１の接続点を入力とすると、通常は第２図の如
く高電位にあり、コンデンサＣ１には電源＋Ｂよ
り実線の様に抵抗Ｒ１、コンデンサＣ１、ダイオ
ードＤ１の直列回路を通して充電されており、ト
ランジスタＱ１も導通状態にある。しかして同図
の如く入力が低電位になるとコンデンサＣ１に充
電されていた電荷は抵抗Ｒ２、ダイオードＤ２、
コンデンサＣ１を通り点線の様に放電し、トラン
ジスタＱ１のベース側は＋VFから−VCC＋VF
にてマイナスとなり、同トランジスタＱ１はカツ
トオフとなる。しかしコンデンサＣ１と抵抗Ｒ２
の時定数でコンデンサＣ１の電荷は放電してゆ
き、トランジスタＱ１のベース側が元の＋VFに
なると同時に同トランジスタＱ１は再び導通状態
となる。
以上説明した様にコンデンサＣ１と抵抗Ｒ１が
コンデンサＣ１の充電時定数となり、抵抗Ｒ２と
コンデンサＣ１が同じく放電時定数となる。しか
して第２図の如く入力パルスの立下りをトリガー
としてトランジスタＱ１のコレクタ電位は所定巾
のパルス電位を得ることができ単安定マルチバイ
ブレータとして供することができる。この様にト
ランジスタＱ１を１個用いて単安定マルチバイブ
レータを構成できるので回路構成が簡単となりコ
ストを低減できる。
コンデンサＣ１の充電時定数となり、抵抗Ｒ２と
コンデンサＣ１が同じく放電時定数となる。しか
して第２図の如く入力パルスの立下りをトリガー
としてトランジスタＱ１のコレクタ電位は所定巾
のパルス電位を得ることができ単安定マルチバイ
ブレータとして供することができる。この様にト
ランジスタＱ１を１個用いて単安定マルチバイブ
レータを構成できるので回路構成が簡単となりコ
ストを低減できる。
なおトランジスタＱ１はPNP形でもNPN形で
も構成できる。さらに上記第１図の回路における
抵抗Ｒ１、コンデンサＣ１、ダイオードＤ１，Ｄ
２を基準として第３図の如く抵抗Ｒ４、コンデン
サＣ２、ダイオードＤ３，Ｄ４、を具えた回路を
並設することができ、夫々入力側にトランジスタ
Ｑ３，Ｑ２を設けることができる。かゝる回路の
タイミングチヤートは第４図の如くなり、トラン
ジスタＱ３，Ｑ２のベース側の電位にたいしてト
ランジスタＱ１のコレクタ電位はトランジスタＱ
３側の立下りと、トランジスタＱ２側の立下りに
おいてこれをトリガーとして夫々所定巾のパルス
電圧を得ることができる。しかしてこれらの出力
信号を利用して例えば信号切換時のミユート回路
として供することができる。
も構成できる。さらに上記第１図の回路における
抵抗Ｒ１、コンデンサＣ１、ダイオードＤ１，Ｄ
２を基準として第３図の如く抵抗Ｒ４、コンデン
サＣ２、ダイオードＤ３，Ｄ４、を具えた回路を
並設することができ、夫々入力側にトランジスタ
Ｑ３，Ｑ２を設けることができる。かゝる回路の
タイミングチヤートは第４図の如くなり、トラン
ジスタＱ３，Ｑ２のベース側の電位にたいしてト
ランジスタＱ１のコレクタ電位はトランジスタＱ
３側の立下りと、トランジスタＱ２側の立下りに
おいてこれをトリガーとして夫々所定巾のパルス
電圧を得ることができる。しかしてこれらの出力
信号を利用して例えば信号切換時のミユート回路
として供することができる。
第１図は本考案の一実施例を示す単安定マルチ
バイブレータの結線図、第２図は同回路の各部電
圧のタイミングチヤート、第３図は同じく本考案
の単安定マルチバイブレータを応用した回路の結
線図、第４図は第３図の回路のトランジスタ電圧
のタイミングチヤート、第５図、第６図は夫々従
来型の単安定マルチバイブレータの結線図であ
る。 同図中、Ｑ１，Ｑ２，Ｑ３はトランジスタ、Ｒ
１，Ｒ２，Ｒ３，Ｒ４は抵抗、Ｄ１，Ｄ２，Ｄ
３，Ｄ４はダイオード、Ｃ１，Ｃ２はコンデン
サ。
バイブレータの結線図、第２図は同回路の各部電
圧のタイミングチヤート、第３図は同じく本考案
の単安定マルチバイブレータを応用した回路の結
線図、第４図は第３図の回路のトランジスタ電圧
のタイミングチヤート、第５図、第６図は夫々従
来型の単安定マルチバイブレータの結線図であ
る。 同図中、Ｑ１，Ｑ２，Ｑ３はトランジスタ、Ｒ
１，Ｒ２，Ｒ３，Ｒ４は抵抗、Ｄ１，Ｄ２，Ｄ
３，Ｄ４はダイオード、Ｃ１，Ｃ２はコンデン
サ。
Claims (1)
- 直流電源に連なる抵抗Ｒ１とコンデンサＣ１と
ダイオードＤ１との直列回路と、抵抗Ｒ２とダイ
オードＤ２との直列回路を設け、同ダイオードＤ
２を上記ダイオードＤ１に順方向に直列接続し、
上記抵抗Ｒ２とダイオードＤ２との接続点をトラ
ンジスタＱ１のベース側に接続し、前記抵抗Ｒ１
とコンデンサＣ１との接続点を入力とし、前記ト
ランジスタＱ１のコレクタより出力せしめてなる
ことを特徴とする単安定マルチバイブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1455182U JPS58119238U (ja) | 1982-02-04 | 1982-02-04 | 単安定マルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1455182U JPS58119238U (ja) | 1982-02-04 | 1982-02-04 | 単安定マルチバイブレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119238U JPS58119238U (ja) | 1983-08-13 |
| JPH0238509Y2 true JPH0238509Y2 (ja) | 1990-10-17 |
Family
ID=30027012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1455182U Granted JPS58119238U (ja) | 1982-02-04 | 1982-02-04 | 単安定マルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119238U (ja) |
-
1982
- 1982-02-04 JP JP1455182U patent/JPS58119238U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58119238U (ja) | 1983-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0238509Y2 (ja) | ||
| JPH0119468Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
| JPS6218991Y2 (ja) | ||
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JPH0344459B2 (ja) | ||
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPH0419837U (ja) | ||
| JPH02119718U (ja) | ||
| JPS63133731U (ja) | ||
| JPH0644694B2 (ja) | 出力増幅回路 | |
| JPS5854717U (ja) | 定電圧回路 | |
| JPS59126319U (ja) | 直流安定化電源回路 | |
| JPS601038U (ja) | リセツト回路 | |
| JPS63181964U (ja) | ||
| JPS61149428U (ja) | ||
| JPS58166112U (ja) | ミユ−トパルス発生回路 | |
| JPS60116714U (ja) | ミユ−テイング回路 | |
| JPS6268336U (ja) | ||
| JPS6087017U (ja) | 電圧リミツト付定電流回路 | |
| JPS6018017A (ja) | リセツト回路 | |
| JPS59159031U (ja) | 発振回路 | |
| JPS5952730U (ja) | パルス波の積分回路 |