JPH0238509Y2 - - Google Patents
Info
- Publication number
- JPH0238509Y2 JPH0238509Y2 JP1455182U JP1455182U JPH0238509Y2 JP H0238509 Y2 JPH0238509 Y2 JP H0238509Y2 JP 1455182 U JP1455182 U JP 1455182U JP 1455182 U JP1455182 U JP 1455182U JP H0238509 Y2 JPH0238509 Y2 JP H0238509Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- capacitor
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Description
【考案の詳細な説明】
本考案はパルスの立ち下がりをトリガーとする
単安定マルチバイブレータに関するものである。
単安定マルチバイブレータに関するものである。
従来、単安定マルチバイブレータは第5図の如
くトランジスタを2個使つたものや、第6図の如
く増巾器を用いてなるものがあつたが、いづれも
部品点数が多く、コスト高となる欠点を有してい
た。
くトランジスタを2個使つたものや、第6図の如
く増巾器を用いてなるものがあつたが、いづれも
部品点数が多く、コスト高となる欠点を有してい
た。
本考案はこれを改善するもので、以下第1図に
示す一実施例について本考案を説明すると、直流
電源+Bに連なる抵抗R1、コンデンサC1、ダ
イオードD1の直列回路と、抵抗R2、ダイオー
ドD2の直列回路を設け、同ダイオードD2のカ
ソード側をダイオードD1のアノード側に接続
し、同ダイオードD2のアノード側をトランジス
タQ1のベース側に接続し、コレクタ側には抵抗
R3を接続する。
示す一実施例について本考案を説明すると、直流
電源+Bに連なる抵抗R1、コンデンサC1、ダ
イオードD1の直列回路と、抵抗R2、ダイオー
ドD2の直列回路を設け、同ダイオードD2のカ
ソード側をダイオードD1のアノード側に接続
し、同ダイオードD2のアノード側をトランジス
タQ1のベース側に接続し、コレクタ側には抵抗
R3を接続する。
以上の様な回路において抵抗R1とコンデンサ
C1の接続点を入力とすると、通常は第2図の如
く高電位にあり、コンデンサC1には電源+Bよ
り実線の様に抵抗R1、コンデンサC1、ダイオ
ードD1の直列回路を通して充電されており、ト
ランジスタQ1も導通状態にある。しかして同図
の如く入力が低電位になるとコンデンサC1に充
電されていた電荷は抵抗R2、ダイオードD2、
コンデンサC1を通り点線の様に放電し、トラン
ジスタQ1のベース側は+VFから−VCC+VF
にてマイナスとなり、同トランジスタQ1はカツ
トオフとなる。しかしコンデンサC1と抵抗R2
の時定数でコンデンサC1の電荷は放電してゆ
き、トランジスタQ1のベース側が元の+VFに
なると同時に同トランジスタQ1は再び導通状態
となる。
C1の接続点を入力とすると、通常は第2図の如
く高電位にあり、コンデンサC1には電源+Bよ
り実線の様に抵抗R1、コンデンサC1、ダイオ
ードD1の直列回路を通して充電されており、ト
ランジスタQ1も導通状態にある。しかして同図
の如く入力が低電位になるとコンデンサC1に充
電されていた電荷は抵抗R2、ダイオードD2、
コンデンサC1を通り点線の様に放電し、トラン
ジスタQ1のベース側は+VFから−VCC+VF
にてマイナスとなり、同トランジスタQ1はカツ
トオフとなる。しかしコンデンサC1と抵抗R2
の時定数でコンデンサC1の電荷は放電してゆ
き、トランジスタQ1のベース側が元の+VFに
なると同時に同トランジスタQ1は再び導通状態
となる。
以上説明した様にコンデンサC1と抵抗R1が
コンデンサC1の充電時定数となり、抵抗R2と
コンデンサC1が同じく放電時定数となる。しか
して第2図の如く入力パルスの立下りをトリガー
としてトランジスタQ1のコレクタ電位は所定巾
のパルス電位を得ることができ単安定マルチバイ
ブレータとして供することができる。この様にト
ランジスタQ1を1個用いて単安定マルチバイブ
レータを構成できるので回路構成が簡単となりコ
ストを低減できる。
コンデンサC1の充電時定数となり、抵抗R2と
コンデンサC1が同じく放電時定数となる。しか
して第2図の如く入力パルスの立下りをトリガー
としてトランジスタQ1のコレクタ電位は所定巾
のパルス電位を得ることができ単安定マルチバイ
ブレータとして供することができる。この様にト
ランジスタQ1を1個用いて単安定マルチバイブ
レータを構成できるので回路構成が簡単となりコ
ストを低減できる。
なおトランジスタQ1はPNP形でもNPN形で
も構成できる。さらに上記第1図の回路における
抵抗R1、コンデンサC1、ダイオードD1,D
2を基準として第3図の如く抵抗R4、コンデン
サC2、ダイオードD3,D4、を具えた回路を
並設することができ、夫々入力側にトランジスタ
Q3,Q2を設けることができる。かゝる回路の
タイミングチヤートは第4図の如くなり、トラン
ジスタQ3,Q2のベース側の電位にたいしてト
ランジスタQ1のコレクタ電位はトランジスタQ
3側の立下りと、トランジスタQ2側の立下りに
おいてこれをトリガーとして夫々所定巾のパルス
電圧を得ることができる。しかしてこれらの出力
信号を利用して例えば信号切換時のミユート回路
として供することができる。
も構成できる。さらに上記第1図の回路における
抵抗R1、コンデンサC1、ダイオードD1,D
2を基準として第3図の如く抵抗R4、コンデン
サC2、ダイオードD3,D4、を具えた回路を
並設することができ、夫々入力側にトランジスタ
Q3,Q2を設けることができる。かゝる回路の
タイミングチヤートは第4図の如くなり、トラン
ジスタQ3,Q2のベース側の電位にたいしてト
ランジスタQ1のコレクタ電位はトランジスタQ
3側の立下りと、トランジスタQ2側の立下りに
おいてこれをトリガーとして夫々所定巾のパルス
電圧を得ることができる。しかしてこれらの出力
信号を利用して例えば信号切換時のミユート回路
として供することができる。
第1図は本考案の一実施例を示す単安定マルチ
バイブレータの結線図、第2図は同回路の各部電
圧のタイミングチヤート、第3図は同じく本考案
の単安定マルチバイブレータを応用した回路の結
線図、第4図は第3図の回路のトランジスタ電圧
のタイミングチヤート、第5図、第6図は夫々従
来型の単安定マルチバイブレータの結線図であ
る。 同図中、Q1,Q2,Q3はトランジスタ、R
1,R2,R3,R4は抵抗、D1,D2,D
3,D4はダイオード、C1,C2はコンデン
サ。
バイブレータの結線図、第2図は同回路の各部電
圧のタイミングチヤート、第3図は同じく本考案
の単安定マルチバイブレータを応用した回路の結
線図、第4図は第3図の回路のトランジスタ電圧
のタイミングチヤート、第5図、第6図は夫々従
来型の単安定マルチバイブレータの結線図であ
る。 同図中、Q1,Q2,Q3はトランジスタ、R
1,R2,R3,R4は抵抗、D1,D2,D
3,D4はダイオード、C1,C2はコンデン
サ。
Claims (1)
- 直流電源に連なる抵抗R1とコンデンサC1と
ダイオードD1との直列回路と、抵抗R2とダイ
オードD2との直列回路を設け、同ダイオードD
2を上記ダイオードD1に順方向に直列接続し、
上記抵抗R2とダイオードD2との接続点をトラ
ンジスタQ1のベース側に接続し、前記抵抗R1
とコンデンサC1との接続点を入力とし、前記ト
ランジスタQ1のコレクタより出力せしめてなる
ことを特徴とする単安定マルチバイブレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1455182U JPS58119238U (ja) | 1982-02-04 | 1982-02-04 | 単安定マルチバイブレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1455182U JPS58119238U (ja) | 1982-02-04 | 1982-02-04 | 単安定マルチバイブレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58119238U JPS58119238U (ja) | 1983-08-13 |
JPH0238509Y2 true JPH0238509Y2 (ja) | 1990-10-17 |
Family
ID=30027012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1455182U Granted JPS58119238U (ja) | 1982-02-04 | 1982-02-04 | 単安定マルチバイブレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58119238U (ja) |
-
1982
- 1982-02-04 JP JP1455182U patent/JPS58119238U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58119238U (ja) | 1983-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0238509Y2 (ja) | ||
JPH0119468Y2 (ja) | ||
JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
JPS6218991Y2 (ja) | ||
JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
JPH0344459B2 (ja) | ||
JPS5936039Y2 (ja) | スイッチング回路 | |
JPS584253Y2 (ja) | バツフア増幅器 | |
JPH0419837U (ja) | ||
JPH02119718U (ja) | ||
JPS63133731U (ja) | ||
JPH0644694B2 (ja) | 出力増幅回路 | |
JPS5854717U (ja) | 定電圧回路 | |
JPS59126319U (ja) | 直流安定化電源回路 | |
JPS601038U (ja) | リセツト回路 | |
JPS63181964U (ja) | ||
JPS61149428U (ja) | ||
JPS58166112U (ja) | ミユ−トパルス発生回路 | |
JPS60116714U (ja) | ミユ−テイング回路 | |
JPS6268336U (ja) | ||
JPS6087017U (ja) | 電圧リミツト付定電流回路 | |
JPS6018017A (ja) | リセツト回路 | |
JPS59159031U (ja) | 発振回路 | |
JPS5952730U (ja) | パルス波の積分回路 |