JPH02308356A - 並列処理装置 - Google Patents
並列処理装置Info
- Publication number
- JPH02308356A JPH02308356A JP1128915A JP12891589A JPH02308356A JP H02308356 A JPH02308356 A JP H02308356A JP 1128915 A JP1128915 A JP 1128915A JP 12891589 A JP12891589 A JP 12891589A JP H02308356 A JPH02308356 A JP H02308356A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data processing
- switching
- communication
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 63
- 238000012544 monitoring process Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims 2
- 230000015654 memory Effects 0.000 abstract description 22
- 230000001629 suppression Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野コ
この発明は情報処理装置において、同一機能を有する複
数のユニットから構成され並列処理を行う並列処理装置
に関する。
数のユニットから構成され並列処理を行う並列処理装置
に関する。
［従来の技術］
並列処理装置においては、各ユニットのローカルメモリ
間でのデータ転送、および各ユニットのローカルメモリ
と各ユニットが共用する共有メモリとの間でのデータ転
送がなされている。
間でのデータ転送、および各ユニットのローカルメモリ
と各ユニットが共用する共有メモリとの間でのデータ転
送がなされている。
また、各ユニットは単一周期のクロックで動作しており
、このクロック周期はユニットでの演算処理速度および
上述したメモリの動作速度のどちらか遅い方の速度に合
わせる必要がある。すなわち、アクセスされるローカル
メモリおよび共有メモリの動作速度が各ユニットでの演
算処理速度に比較して遅い場合、クロック周期はメモリ
の動作速度の方に合わせなければならない。これとは逆
に、各ユニットでの演算処理速度がメモリの動作速度に
比較して遅い場合、クロック周期は各ユニットでの演算
処理速度の方にに合わせなければならない。
、このクロック周期はユニットでの演算処理速度および
上述したメモリの動作速度のどちらか遅い方の速度に合
わせる必要がある。すなわち、アクセスされるローカル
メモリおよび共有メモリの動作速度が各ユニットでの演
算処理速度に比較して遅い場合、クロック周期はメモリ
の動作速度の方に合わせなければならない。これとは逆
に、各ユニットでの演算処理速度がメモリの動作速度に
比較して遅い場合、クロック周期は各ユニットでの演算
処理速度の方にに合わせなければならない。
［発明が解決しようとする課題〕
上述したように従来の並列処理装置においては、クロッ
ク周期を各ユニットでの演算処理速度およびメモリの動
作速度の遅い方に合わせなければならないので、上記両
者のどちらかの性能を充分に活用することができず、ひ
いてはこの並列処理装置の性能を向上させることができ
ない欠点があった。
ク周期を各ユニットでの演算処理速度およびメモリの動
作速度の遅い方に合わせなければならないので、上記両
者のどちらかの性能を充分に活用することができず、ひ
いてはこの並列処理装置の性能を向上させることができ
ない欠点があった。
［課題を解決するための手段］
この発明の並列処理装置は次の手段を有している。
ａ）データ処理ユニット間の通信を制御するとともに、
データ処理ユニット間の通信を監視して通信状態に対応
した制御信号を出力するユニット間通信制纒監視手段、 ｂ）通信状態に対応した複数種類のクロック周期のクロ
ック信号を発生するクロック発生手段。
データ処理ユニット間の通信を監視して通信状態に対応
した制御信号を出力するユニット間通信制纒監視手段、 ｂ）通信状態に対応した複数種類のクロック周期のクロ
ック信号を発生するクロック発生手段。
Ｃ）ユニット間通信制御監視手段からの制御信号に従っ
て、各データ処理ユニットに供給するクロック信号の切
り替えを指示する制御信号を出力するクロック周期切り
替え指示手段、ｄ）クロック周期切り替え指示手段から
の制御信号に従って、クロック発生手段から入力した複
数種類のクロック信号を各データ処理ユニットに対応し
て切り替えて出力するクロック周期切り替え手段、 ｅ〉クロック周期切り替え手段から入力する複数種類の
クロック信号を各データ処理ユニッｔ〜に供給するクロ
ック分配手段。
て、各データ処理ユニットに供給するクロック信号の切
り替えを指示する制御信号を出力するクロック周期切り
替え指示手段、ｄ）クロック周期切り替え指示手段から
の制御信号に従って、クロック発生手段から入力した複
数種類のクロック信号を各データ処理ユニットに対応し
て切り替えて出力するクロック周期切り替え手段、 ｅ〉クロック周期切り替え手段から入力する複数種類の
クロック信号を各データ処理ユニッｔ〜に供給するクロ
ック分配手段。
また、この発明の並列処理装置は、上記のユニット間通
信制御監視手段に代えてデータ処理ユニット間の通信を
制御するユニット間通信制御手段と、データ処理ユニッ
ト間の通信を監視して通信状態に対応した制御信号を出
力するユニット間通信制御監視手段とを有し、クロック
周期切り替え指示手段は、ユニット間通信監視手段から
の制御信号に従って、各データ処理ユニットに供給する
クロック信号の切り替えを指示する制御信号を出力する
。
信制御監視手段に代えてデータ処理ユニット間の通信を
制御するユニット間通信制御手段と、データ処理ユニッ
ト間の通信を監視して通信状態に対応した制御信号を出
力するユニット間通信制御監視手段とを有し、クロック
周期切り替え指示手段は、ユニット間通信監視手段から
の制御信号に従って、各データ処理ユニットに供給する
クロック信号の切り替えを指示する制御信号を出力する
。
［作用］
クロック周期切り替え指示手段は、ユニット間通信制御
監視手段またはユニット間通信監視手段から送出された
制御信号に従って、各データ処理ユニットに供給するク
ロック信号の切り替えを指示する制御信号を出力する。
監視手段またはユニット間通信監視手段から送出された
制御信号に従って、各データ処理ユニットに供給するク
ロック信号の切り替えを指示する制御信号を出力する。
クロック周期切り替え手段は、この制御信号に従って、
クロック発生手段から入力する複数のクロック信号を各
データ処理ユニットに対応して切り替えるとともに、切
り替えたクロック信号をクロック分配手段を介して各デ
ータ処理ユニットに供給する。
クロック発生手段から入力する複数のクロック信号を各
データ処理ユニットに対応して切り替えるとともに、切
り替えたクロック信号をクロック分配手段を介して各デ
ータ処理ユニットに供給する。
［実施例］
次にこの発明の並列処理装置について図面を参照して説
明する。
明する。
第１図はこの発明の一実施例を示すブロック図である。
第１図において、１〜４は演算処理を行うデータ処理ユ
ニットである。各データ処理ユニット１〜４は、データ
線１００を介して各データ処理ユニット１〜４相互間で
、また、各データ処理ユニット１〜４が共用する共用メ
モリ（図示せず）との間でデータ転送を含む通信動作を
行うようになっている。ここで、データ転送は狭義のデ
ータ転送１例えばＤＭＡ転送などの動作を意味しており
、広義の通信動作に含まれるものである。したがって、
通信動作はなされていてもデータ転送はなされていない
場合がある。
ニットである。各データ処理ユニット１〜４は、データ
線１００を介して各データ処理ユニット１〜４相互間で
、また、各データ処理ユニット１〜４が共用する共用メ
モリ（図示せず）との間でデータ転送を含む通信動作を
行うようになっている。ここで、データ転送は狭義のデ
ータ転送１例えばＤＭＡ転送などの動作を意味しており
、広義の通信動作に含まれるものである。したがって、
通信動作はなされていてもデータ転送はなされていない
場合がある。
５は制御線１１３〜１１６を介してデータ処理ユニット
１〜４と相互に制御信号を授受して各データ処理ユニッ
ト１〜４間でなされる通信動作を制御するユニット間通
信制御監視手段であり、このユニット間通信制御監視手
段５はデータ線１００および制御線１１３〜１１６を監
視し、通信内容、すなわち、リクエストコードや命令コ
ードをデコードして通信動作にデータ転送が伴うことを
認識した場合に信号線１０１を介してクロック周期切り
替え手段８に制御信号を出力するようになっている。
１〜４と相互に制御信号を授受して各データ処理ユニッ
ト１〜４間でなされる通信動作を制御するユニット間通
信制御監視手段であり、このユニット間通信制御監視手
段５はデータ線１００および制御線１１３〜１１６を監
視し、通信内容、すなわち、リクエストコードや命令コ
ードをデコードして通信動作にデータ転送が伴うことを
認識した場合に信号線１０１を介してクロック周期切り
替え手段８に制御信号を出力するようになっている。
６は複数の発振器を有しており、次のクロック信号をク
ロック線１０３を介して出力するようになっている。
ロック線１０３を介して出力するようになっている。
■各データ処理ユニット１〜４での演算処理速度に合わ
せたクロック周期（以下、演算処理用クロック周期とい
う）のクロック信号。
せたクロック周期（以下、演算処理用クロック周期とい
う）のクロック信号。
■アクセスされるローカルメモリおよび共有メモリの動
作速度に合わせたクロック周期（以下、メモリアクセス
用クロック周期という）のクロック信号。
作速度に合わせたクロック周期（以下、メモリアクセス
用クロック周期という）のクロック信号。
７はクロック周期切り替え手段であって、クロック周期
切り替え指示手段８から制御線１０２を介して入力する
制御信号の指示に従って、クロック発生手段６から入力
する演算処理用クロック周期およびメモリアクセス用ク
ロック周期のクロック信号をクロック分配手段９を介し
て各データ処理ユニット１〜４に切り替えて供給するよ
うになっている。
切り替え指示手段８から制御線１０２を介して入力する
制御信号の指示に従って、クロック発生手段６から入力
する演算処理用クロック周期およびメモリアクセス用ク
ロック周期のクロック信号をクロック分配手段９を介し
て各データ処理ユニット１〜４に切り替えて供給するよ
うになっている。
クロック周期切り替え指示手段８は、ユニット間通信制
御監視手段５から制御線１０１を介して入力する制御信
号の指示に従って、クロック周期切り替え手段７に制御
信号を出力するとともに、クロック分配手段９に制御線
１０８を介してパルス抑止信号を出力するようになって
いる。
御監視手段５から制御線１０１を介して入力する制御信
号の指示に従って、クロック周期切り替え手段７に制御
信号を出力するとともに、クロック分配手段９に制御線
１０８を介してパルス抑止信号を出力するようになって
いる。
クロック分配手段９は、クロック線１０４〜１０７を介
して入力したクロック信号をクロック線１０９〜１１２
を介して各データ処理ユニット１〜４に与えるとともに
、パルス抑止信号を入力したときには各データ処理ユニ
ット１〜４に対するクロック信号の供給を停止するよう
になっている。
して入力したクロック信号をクロック線１０９〜１１２
を介して各データ処理ユニット１〜４に与えるとともに
、パルス抑止信号を入力したときには各データ処理ユニ
ット１〜４に対するクロック信号の供給を停止するよう
になっている。
次に動作について説明する。
まず、データ処理ユニット１〜４がデータ転送以外の処
理動作を行っている場合について説明する。
理動作を行っている場合について説明する。
ユニット間通信制御監視手段５は、データ線１００を介
して各データ処理ユニット１〜４がデータ転送を行って
いるか否かを監視している。データ転送が行われていな
い場合、ユニット間通信制御監視手段５はクロック周期
切り替え指示手段８に対し信号線１０１を介して、各デ
ータ処理ユニット１〜４に演算処理用クロック周期のク
ロック信号を供給するように指示を与える。この指示を
与えられたクロック周期切り替え手段７は、クロック発
生手段６から出力されるクロック信号の中から演算処理
用クロック周期のクロック信号を選択して各クロック線
１０４〜１０７を介してクロック分配手段９に供給する
。クロック分配手段９は、信号線１０８からパルス抑止
信号を入力していないので、入力し、た演算処理用クロ
ック周期のクロック信号をクロック線１０９〜１１２を
介して各データ処環ユニット１〜４に供給する。
して各データ処理ユニット１〜４がデータ転送を行って
いるか否かを監視している。データ転送が行われていな
い場合、ユニット間通信制御監視手段５はクロック周期
切り替え指示手段８に対し信号線１０１を介して、各デ
ータ処理ユニット１〜４に演算処理用クロック周期のク
ロック信号を供給するように指示を与える。この指示を
与えられたクロック周期切り替え手段７は、クロック発
生手段６から出力されるクロック信号の中から演算処理
用クロック周期のクロック信号を選択して各クロック線
１０４〜１０７を介してクロック分配手段９に供給する
。クロック分配手段９は、信号線１０８からパルス抑止
信号を入力していないので、入力し、た演算処理用クロ
ック周期のクロック信号をクロック線１０９〜１１２を
介して各データ処環ユニット１〜４に供給する。
次に、データ処理ユニット１．３の間ではデータ転送動
作を行うが、データ処理ユニット２，４はデータ転送動
作を行わない場合について説明する。
作を行うが、データ処理ユニット２，４はデータ転送動
作を行わない場合について説明する。
データ線１００を監視しているユニット間通信制御監視
手段５は、例えばデータ処理ユニット１とデータ処理ユ
ニット３との間でなされている通信動作がデータ転送を
伴うことを認識すると、クロック周期切り替え指示手段
８に対して次のような指示を出す。すなわち、データ処
理ユニット１．３にはメモリアクセス用クロック周期の
クロック信号を与えるとともに、データ処理ユニット２
．４には演算処理用クロック周期のクロック信号を与え
るように切り替えを行うこと。
手段５は、例えばデータ処理ユニット１とデータ処理ユ
ニット３との間でなされている通信動作がデータ転送を
伴うことを認識すると、クロック周期切り替え指示手段
８に対して次のような指示を出す。すなわち、データ処
理ユニット１．３にはメモリアクセス用クロック周期の
クロック信号を与えるとともに、データ処理ユニット２
．４には演算処理用クロック周期のクロック信号を与え
るように切り替えを行うこと。
このようなりロック信号の切り替え指示を受けたクロッ
ク周期切り替え指示手段８は、クロック周期切り替え手
段７に上記指示を与えるとともに、クロック周期切り替
え手段７によってクロック信号の切り替え動作がなされ
ている間、クロック分配手段９に対してパルス抑止信号
を与える。
ク周期切り替え指示手段８は、クロック周期切り替え手
段７に上記指示を与えるとともに、クロック周期切り替
え手段７によってクロック信号の切り替え動作がなされ
ている間、クロック分配手段９に対してパルス抑止信号
を与える。
パルス抑止信号を入力したクロック分配手段っけ、クロ
ック信号の切り替え動作がなされている間、各データ処
理ユニット１〜４に対してクロック信号を出力しないの
で、クロック信号の切り替え動作による各データ処理ユ
ニット１〜４の誤動作が防止される。
ック信号の切り替え動作がなされている間、各データ処
理ユニット１〜４に対してクロック信号を出力しないの
で、クロック信号の切り替え動作による各データ処理ユ
ニット１〜４の誤動作が防止される。
クロック周期切り替え手段７によるクロック信号切り替
え動作が終了すると、クロック分配手段９は各データ処
理ユニット１〜４に対してクロック信号の供給を開始す
る。すなわち、クロック周期切り替え手段７によってク
ロック線１．０４ 、１０６に出力されたメモリアクセ
ス用クロック周期のクロック信号は、クロック分配手段
９を介してクロック線１０９ 、１１１を経由し、デー
タ転送を行うデータ処理ユニット１，３に供給される。
え動作が終了すると、クロック分配手段９は各データ処
理ユニット１〜４に対してクロック信号の供給を開始す
る。すなわち、クロック周期切り替え手段７によってク
ロック線１．０４ 、１０６に出力されたメモリアクセ
ス用クロック周期のクロック信号は、クロック分配手段
９を介してクロック線１０９ 、１１１を経由し、デー
タ転送を行うデータ処理ユニット１，３に供給される。
一方、クロック周期切り替え手段７によってクロック線
１０５ 、１０７に出力された演算処理用クロック周期
のクロック信号は、クロック分配手段９を介してクロッ
ク線１１．０ 、１１２を経由し、データ転送を行わな
いデータ処理ユニット２．４に供給される。
１０５ 、１０７に出力された演算処理用クロック周期
のクロック信号は、クロック分配手段９を介してクロッ
ク線１１．０ 、１１２を経由し、データ転送を行わな
いデータ処理ユニット２．４に供給される。
すなわち上述したように、データ処理ユニット１．３の
間ではデータ転送動作を行うが、データ処理ユニット２
．４はデータ転送動作を行わない場合、データ処理ユニ
ット１，３にはメモリアクセス用クロック周期のクロッ
ク信号が供給されるとともに、データ処理ユニット２．
４には演算処理用クロック周期のクロック信号が供給さ
れる。
間ではデータ転送動作を行うが、データ処理ユニット２
．４はデータ転送動作を行わない場合、データ処理ユニ
ット１，３にはメモリアクセス用クロック周期のクロッ
ク信号が供給されるとともに、データ処理ユニット２．
４には演算処理用クロック周期のクロック信号が供給さ
れる。
すなわち、データ転送が行われるデータ処理ユニットに
はメモリの動作速度に合わせたクロック信号が供給され
るとともに、データ転送が行われないデータ処理ユニッ
トにはデータ処理ユニットの演算処理速度に合わせたク
ロック信号が供給されるので、メモリの動作速度および
データ処理ユニットの演算処理速度の両者を最大にして
使用することが可能である。
はメモリの動作速度に合わせたクロック信号が供給され
るとともに、データ転送が行われないデータ処理ユニッ
トにはデータ処理ユニットの演算処理速度に合わせたク
ロック信号が供給されるので、メモリの動作速度および
データ処理ユニットの演算処理速度の両者を最大にして
使用することが可能である。
次に、この発明の他の実施例について説明する。第２図
はこの発明の他の実施例を示すブロック図であり、第１
図と同一符号は相当する部分を示し、その説明を省略す
る。
はこの発明の他の実施例を示すブロック図であり、第１
図と同一符号は相当する部分を示し、その説明を省略す
る。
１０は制御線１１３〜１１６を介してデータ処理ユニッ
ト１〜４と相互に制御信号を授受して各データ処理ユニ
ット１〜４間でなされる通信動作を制御するユニット間
通信制御手段である。１１はデータ線１００および制御
線１１３〜１１６を監視し、通信内容をデコードして通
信動作にデータ転送か伴う場合に信号線１０１を介して
クロック周期切り替え指示手段８に制御信号を出力する
ユニット間通信監視手段である。クロック周期切り替え
指示手段８は、ユニット間通信監視手段１１から制御線
１０１を介して入力する制御信号の指示に従って、クロ
ック周期切り替え手段７に制御信号を出力するとともに
、クロック分配手段９に制御線１０８を介してパルス抑
止信号を出力するようになっている。
ト１〜４と相互に制御信号を授受して各データ処理ユニ
ット１〜４間でなされる通信動作を制御するユニット間
通信制御手段である。１１はデータ線１００および制御
線１１３〜１１６を監視し、通信内容をデコードして通
信動作にデータ転送か伴う場合に信号線１０１を介して
クロック周期切り替え指示手段８に制御信号を出力する
ユニット間通信監視手段である。クロック周期切り替え
指示手段８は、ユニット間通信監視手段１１から制御線
１０１を介して入力する制御信号の指示に従って、クロ
ック周期切り替え手段７に制御信号を出力するとともに
、クロック分配手段９に制御線１０８を介してパルス抑
止信号を出力するようになっている。
この実施例において第１図と異なる点は次の２点であり
、その他の点については動作上置なる点はない。したが
って、他の動作についての説明は省略する。
、その他の点については動作上置なる点はない。したが
って、他の動作についての説明は省略する。
■第１図のユニット間通信制御監視手段５が、第２図で
はユニット間通信制御手段１０およびユニット間通信監
視手段１１の２つに分割されている点、 ■クロック周期切り替え指示手段８が、第１図ではユニ
ット間通信制御監視手段５からの制御信号に従って動作
するのに対して、第２図ではユニット間通信監視手段１
１からの制御信号に従って動作する点。
はユニット間通信制御手段１０およびユニット間通信監
視手段１１の２つに分割されている点、 ■クロック周期切り替え指示手段８が、第１図ではユニ
ット間通信制御監視手段５からの制御信号に従って動作
するのに対して、第２図ではユニット間通信監視手段１
１からの制御信号に従って動作する点。
なお、この実施例においても前述した第１図の実施例と
全く同様な効果を得ることができることはいうまでもな
い。
全く同様な効果を得ることができることはいうまでもな
い。
［発明の効果］
以上説明したようにこの発明の並列処理装置によれば、
クロック周期切り替え指示手段は、ユニット間通信制御
監視手段またはユニット間通信監視手段から送出された
制御信号に従って、各データ処理ユニットに供給するク
ロック信号の切り替えを指示する制御信号を出力する。
クロック周期切り替え指示手段は、ユニット間通信制御
監視手段またはユニット間通信監視手段から送出された
制御信号に従って、各データ処理ユニットに供給するク
ロック信号の切り替えを指示する制御信号を出力する。
クロック周期切り替え手段は、この制御信号に従って、
クロック発生手段から入力する複数のクロック信号を各
データ処理ユニットに対応して切り替えるとともに、切
り替えたクロック信号をクロック分配手段を介して各デ
ータ処理ユニットに供給する。
クロック発生手段から入力する複数のクロック信号を各
データ処理ユニットに対応して切り替えるとともに、切
り替えたクロック信号をクロック分配手段を介して各デ
ータ処理ユニットに供給する。
したがって、各データ処理ユニット間で行われる通信に
伴ってデータ転送がなされるときにはデータ転送を行う
データ処理ユニットにメモリの動作速度に合わせたクロ
ック信号を供給するとともに、各データ処理ユニッ１−
間で行われる通信に伴ってデータ転送がなされないとき
にはデータ転送が行われないデータ処理ユニットにデー
タ処理ユニットの演算処理速度に合わせたクロック信号
を供給した場合、メモリの動作速度およびデータ処理ユ
ニットの演算処理速度の両者を最大にして使用すること
が可能となり、並列処理装置の性能の向上を図ることが
可能となる。
伴ってデータ転送がなされるときにはデータ転送を行う
データ処理ユニットにメモリの動作速度に合わせたクロ
ック信号を供給するとともに、各データ処理ユニッ１−
間で行われる通信に伴ってデータ転送がなされないとき
にはデータ転送が行われないデータ処理ユニットにデー
タ処理ユニットの演算処理速度に合わせたクロック信号
を供給した場合、メモリの動作速度およびデータ処理ユ
ニットの演算処理速度の両者を最大にして使用すること
が可能となり、並列処理装置の性能の向上を図ることが
可能となる。
第１図はこの発明の一実施例を示すブロック図、第２図
は他の実施例を示すブロック図である。 １〜４・・・−ｊ’−９９ＵＭユニット、５・・・ユニ
ット間通信制御監視手段、６・・・クロック発生手段、
７・・・クロック周期切り替え手段、８・・・クロック
切り替え指示手段、９・・・クロック分配手段、１０・
・・ユニット間通信制御手段、１１・・・ユニット間通
信監視手段、１００・・・データ線、１０１ 、１０２
、１０８ 、１１３〜１１６・・・制御線、１０３〜
１０７ 、１０９〜１１２・・・クロック線。
は他の実施例を示すブロック図である。 １〜４・・・−ｊ’−９９ＵＭユニット、５・・・ユニ
ット間通信制御監視手段、６・・・クロック発生手段、
７・・・クロック周期切り替え手段、８・・・クロック
切り替え指示手段、９・・・クロック分配手段、１０・
・・ユニット間通信制御手段、１１・・・ユニット間通
信監視手段、１００・・・データ線、１０１ 、１０２
、１０８ 、１１３〜１１６・・・制御線、１０３〜
１０７ 、１０９〜１１２・・・クロック線。
Claims (2)
- （１）同一機能を有する複数のデータ処理ユニットを有
し、これらの複数のデータ処理ユニットが複数の処理を
同時にまたは並列に行う並列処理装置において、 データ処理ユニット間の通信を制御するとともに、デー
タ処理ユニット間の通信を監視して通信状態に対応した
制御信号を出力するユニット間通信制御監視手段と、 通信状態に対応した複数種類のクロック周期のクロック
信号を発生するクロック発生手段と、ユニット間通信制
御監視手段からの制御信号に従って、各データ処理ユニ
ットに供給するクロック信号の切り替えを指示する制御
信号を出力するクロック周期切り替え指示手段と、 このクロック周期切り替え指示手段からの制御信号に従
って、クロック発生手段から入力した複数種類のクロッ
ク信号を各データ処理ユニットに対応して切り替えて出
力するクロック周期切り替え手段と、 このクロック周期切り替え手段から入力する複数種類の
クロック信号を各データ処理ユニットに供給するクロッ
ク分配手段と を有することを特徴とする並列処理回路。 - （２）同一機能を有する複数のデータ処理ユニットを有
し、これらの複数のデータ処理ユニットが複数の処理を
同時にまたは並列に行う並列処理装置において、 データ処理ユニット間の通信を制御するユニット間通信
制御手段と、 データ処理ユニット間の通信を監視して通信状態に対応
した制御信号を出力するユニット間通信監視手段と、 通信状態に対応した複数種類のクロック周期のクロック
信号を発生するクロック発生手段と、ユニット間通信監
視手段からの制御信号に従って、各データ処理ユニット
に供給するクロック信号の切り替えを指示する制御信号
を出力するクロック周期切り替え指示手段と、 このクロック周期切り替え指示手段からの制御信号に従
つて、クロック発生手段から入力した複数種類のクロッ
ク信号を各データ処理ユニットに対応して切り替えて出
力するクロック周期切り替え手段と、 このクロック周期切り替え手段から入力する複数種類の
クロック信号を各データ処理ユニットに供給するクロッ
ク分配手段と を有することを特徴とする並列処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128915A JPH02308356A (ja) | 1989-05-24 | 1989-05-24 | 並列処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128915A JPH02308356A (ja) | 1989-05-24 | 1989-05-24 | 並列処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308356A true JPH02308356A (ja) | 1990-12-21 |
Family
ID=14996518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128915A Pending JPH02308356A (ja) | 1989-05-24 | 1989-05-24 | 並列処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304400A (ja) * | 1992-04-27 | 1993-11-16 | Matsushita Electric Ind Co Ltd | 実装基板外観検査装置 |
| JP2010004123A (ja) * | 2008-06-18 | 2010-01-07 | Canon Inc | 通信制御装置、通信制御方法、プログラム、及び記憶媒体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243060A (ja) * | 1986-04-16 | 1987-10-23 | Nec Corp | 中央処理装置 |
-
1989
- 1989-05-24 JP JP1128915A patent/JPH02308356A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243060A (ja) * | 1986-04-16 | 1987-10-23 | Nec Corp | 中央処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304400A (ja) * | 1992-04-27 | 1993-11-16 | Matsushita Electric Ind Co Ltd | 実装基板外観検査装置 |
| JP2010004123A (ja) * | 2008-06-18 | 2010-01-07 | Canon Inc | 通信制御装置、通信制御方法、プログラム、及び記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02308356A (ja) | 並列処理装置 | |
| KR100229897B1 (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치 | |
| JPH01177672A (ja) | ディジタル信号処理装置 | |
| JP3429790B2 (ja) | 共通バスの時分割制御装置 | |
| JP2695773B2 (ja) | マルチｃｐｕ制御方式 | |
| JPH05341872A (ja) | データ処理装置 | |
| JP3571295B2 (ja) | プログラミング可能なモジュールを高度集積システムにおいて階層的および分散的に制御するための装置 | |
| JPH07146846A (ja) | マルチプロセッサシステム | |
| KR20020051545A (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JPH02171096A (ja) | マルチプロセッサ交換システムの時計同期方式 | |
| JPH0553680A (ja) | 計算機の電力制御装置 | |
| JPH04107607A (ja) | シーケンス制御装置 | |
| JPS5829032A (ja) | デ−タ転送方式 | |
| JPH10187481A (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JPS6215642A (ja) | ２アクセス方式メモリ装置 | |
| JPH01300364A (ja) | マルチプロセッサ方式 | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JPS61216074A (ja) | ダイレクト・メモリ・アクセス方式 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH01214945A (ja) | マイクロコンピュータ | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH07182191A (ja) | ２重化システム | |
| JPH02304481A (ja) | 表示制御装置 |