JPH02278749A - Image display device and its manufacture - Google Patents
Image display device and its manufactureInfo
- Publication number
- JPH02278749A JPH02278749A JP1098721A JP9872189A JPH02278749A JP H02278749 A JPH02278749 A JP H02278749A JP 1098721 A JP1098721 A JP 1098721A JP 9872189 A JP9872189 A JP 9872189A JP H02278749 A JPH02278749 A JP H02278749A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- polycrystalline silicon
- contact
- hole
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 239000010453 quartz Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 8
- 238000002161 passivation Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 5
- 229910052710 silicon Inorganic materials 0.000 abstract 5
- 239000010703 silicon Substances 0.000 abstract 5
- 229910004205 SiNX Inorganic materials 0.000 abstract 3
- 239000013078 crystal Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ワープロ、テレビジ３ン、各種コンピュータ
のデイスプレィとして用いることができる画像表示装置
およびその製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an image display device that can be used as a display for word processors, televisions, and various computers, and a method for manufacturing the same.
（従来の技術）
従来の画素電極層とスイッチング用の薄膜トランジスタ
を形成する多結晶シリコンとのコンタクＩ−の構造を説
明する。第３図に従来のコンタクト部の構造を示す。同
図において、１１は石英基板。(Prior Art) The structure of a conventional contact I- between a pixel electrode layer and polycrystalline silicon forming a switching thin film transistor will be described. FIG. 3 shows the structure of a conventional contact section. In the figure, 11 is a quartz substrate.
１２は多結晶シリコンである。スイッチング用の薄膜１
〜ランジスタは、多結晶シリコン１２を用いて形成され
る。また、コンタクト部の多結晶シリコンは、ドーピン
グによりＮ型あるいはＰ型になっている。１３はＮ Ｓ
Ｇ （Ｎｏｎｄｏｐｅｄ−３ｉＬｉｃｏｎ−Ｇ］、ａ
ｓｓ）で、層間絶縁用である。１４はｐＨ−５ｉＮｘ（
１）で、ＩＴＯエツチングのときにＡＱ配線を保護する
役割をする。12 is polycrystalline silicon. Thin film for switching 1
~The transistor is formed using polycrystalline silicon 12. Furthermore, the polycrystalline silicon in the contact portion is doped to be N-type or P-type. 13 is N S
G (Nondoped-3iLicon-G), a
ss) for interlayer insulation. 14 is pH-5iNx (
In 1), it serves to protect the AQ wiring during ITO etching.
１５はＡｔ）、 １６はＣｒ、１７は画素電極のＩＴＯ
であり、１８はパッシベーションのρＱ−３ｉＮ、 （
２）である。15 is At), 16 is Cr, and 17 is ITO of the pixel electrode.
and 18 is the passivation ρQ-3iN, (
2).
（発明が解決しようとする課題）
上記従来のコンタクト部の構造では、透明画素電極のＩ
ＴＯと多結晶シリコンは直接コンタクトしておらず、間
にＡＱとＣｒが介在しており、コンタクト形成に必要な
工程数が多くなり、画像表示装置の製造において歩留り
を低下させ、原価も割高になる欠点があった。(Problems to be Solved by the Invention) In the above conventional structure of the contact portion, the I of the transparent pixel electrode is
TO and polycrystalline silicon are not in direct contact, with AQ and Cr interposed between them, which increases the number of steps required to form the contact, lowers the yield in the production of image display devices, and increases the cost. There was a drawback.
本発明の目的は、従来の欠点を解消し、簡易な構造で、
しかも製造工程数も少なくてすむ画像表示装置を提供す
ることである。The purpose of the present invention is to eliminate the conventional drawbacks, have a simple structure,
Moreover, it is an object of the present invention to provide an image display device that requires fewer manufacturing steps.
（課題を解決するための手段）
本発明の画像表示装置は１石英基板上に堆積された多結
晶シリコンと画素電極層との間には穴のあいている種類
の異なる二層の絶縁層があり、穴の領域で多結晶シリコ
ンと画素電極層とは直接接触しており、穴は上層に行く
にしたがって急激に大きくなっているものである。(Means for Solving the Problems) The image display device of the present invention has two insulating layers of different types with holes between the polycrystalline silicon deposited on a quartz substrate and the pixel electrode layer. The polycrystalline silicon and the pixel electrode layer are in direct contact with each other in the hole region, and the hole becomes rapidly larger toward the upper layer.
またその製造方法は１石英基板上の多結晶シリコン上に
堆積した二層の絶縁層にエツチングによって多結晶シリ
コンに達する穴を形成するとき。The manufacturing method involves forming a hole reaching the polycrystalline silicon by etching two insulating layers deposited on polycrystalline silicon on a quartz substrate.
上層の絶縁層のサイドエツチングを利用して穴の側壁が
なだらかな傾斜状となり、その上に画素電極層を堆積す
る工程を含むものである。This method includes the step of forming the sidewall of the hole into a gentle slope by side-etching the upper insulating layer, and depositing the pixel electrode layer thereon.
（作 用）
本発明の構造およびコンタクト穴の形成方法により、Ｃ
ｒ層を形成するプロセスをなくすることができ、従来に
比ベプロセス工程を簡単化でき、多結晶シリコンとＩＴ
Ｏのコンタクトを確実に形成でき、その結果として、装
置の製造歩留りを向上することができ、さらに原価を低
減することができる。(Function) With the structure and contact hole forming method of the present invention, C
It is possible to eliminate the process of forming the r layer, simplifying the process compared to the conventional method, and
O contacts can be reliably formed, and as a result, the manufacturing yield of the device can be improved and the cost can be further reduced.
（実施例）
本発明の一実施例を第１図および第２図に基づいて説明
する。(Example) An example of the present invention will be described based on FIGS. 1 and 2.
第１図は、本発明の画素電極層と薄膜トランジスタ形成
層のコンタクト部の構造図である。同図において、１は
石英基板、２は多結晶シリコンである。スイッチング用
の薄膜トランジスタは、多結晶シリコン２を用いて形成
される。また、コンタクト部の多結晶シリコンは、ドー
ピングによりＮ型あるいはＰ型になっている。３はＮＳ
Ｇで、眉間絶縁用である。４はｐＨ−５ｉＮｘ （１）
、５は画素電極のＩＴＯであり、６はパッシベーション
のρａ−５ｉＮｘ（２）である１以上のように、多結晶
シリコン２とＩＴＯ５は直接コンタクトしている。FIG. 1 is a structural diagram of a contact portion between a pixel electrode layer and a thin film transistor forming layer according to the present invention. In the figure, 1 is a quartz substrate, and 2 is polycrystalline silicon. A thin film transistor for switching is formed using polycrystalline silicon 2. Furthermore, the polycrystalline silicon in the contact portion is doped to be N-type or P-type. 3 is NS
G is for insulation between the eyebrows. 4 is pH-5iNx (1)
, 5 is ITO of the pixel electrode, and 6 is ρa-5iNx (2) for passivation.As shown in 1 and above, the polycrystalline silicon 2 and ITO 5 are in direct contact.
次に、コンタクトの製造方法を第２図に基づいて説明す
る。まず、第２図（ａ）に示すように１石英基板１上に
多結晶シリコン２．Ｎ５Ｇ３．ｐＨ−５ｉＮｘ４を順に
堆積し、レジスト７によりコンタクトを形成する部分を
バターニングする０次に、７％弗酸水溶液を用いてエツ
チングを行う。７％弗酸水溶液に対するエツチングレー
トは、ＮＳＧに比べｐＱ−３ｉＮｘは速い。そのため、
エツチングを行うとｐＱ−５ｉＮ、ばかなりサイドエツ
チングされる。Next, a method for manufacturing a contact will be explained based on FIG. 2. First, as shown in FIG. 2(a), two polycrystalline silicon substrates are placed on a quartz substrate 1. N5G3. pH-5iNx4 is sequentially deposited, and the portion where the contact is to be formed is patterned using resist 7. Next, etching is performed using a 7% hydrofluoric acid aqueous solution. The etching rate for a 7% hydrofluoric acid aqueous solution is faster for pQ-3iNx than for NSG. Therefore,
When etching is performed, only a portion of pQ-5iN is side-etched.
その結果、コンタクトの穴が多結晶シリコン２に達した
ときには、第２＠（ｂ）に示すようになる。As a result, when the contact hole reaches the polycrystalline silicon 2, it becomes as shown in the second @(b).
すなわち、コンタクトの穴はステップ状に形成されるの
ではなく、コンタクトの穴の側壁はなだらかな傾斜状に
なる。このように、コンタクトの穴を形成したあと、レ
ジスト７を除去し、ＩＴＯを堆積し、１２５℃で３０分
間熱処理を施すことにより、ＩＴＯと多結晶シリコンと
の間に直接オーミックコンタクトを形成し、最後にパッ
シベーションのｐ＜！−３ｉＮｘを堆積し、第１図に示
したコンタクト部の構造を完成させる。That is, the contact hole is not formed in a step shape, but the side wall of the contact hole has a gently sloped shape. After forming the contact hole in this way, the resist 7 is removed, ITO is deposited, and heat treatment is performed at 125° C. for 30 minutes to form a direct ohmic contact between the ITO and polycrystalline silicon. Finally, passivation p<! -3iNx is deposited to complete the structure of the contact portion shown in FIG.
本発明の構造を用いて画像表示装置を作製したところ、
従来と変わりない特性を示した。When an image display device was manufactured using the structure of the present invention,
It showed the same characteristics as before.
なお１本実施例では、コンタクト穴を形成するエツチン
グ液として７％弗酸水溶液を用いたが。In this example, a 7% hydrofluoric acid aqueous solution was used as the etching solution for forming the contact holes.
ＮＳＧよりもｐＨ−３ｉＮｘの方がエツチングレートの
速いエツチング液ならばよい。pH-3iNx may be used as an etching solution as long as it has a faster etching rate than NSG.
以上のように１本実施例によれば、ＩＴＯと多結晶シリ
コンとを直接コンタクトしても、従来と同じ特性の０画
像特性が得られることから、製造工程の減った分だけ歩
留りが上がり、原価を低減することができる。As described above, according to this embodiment, even if ITO and polycrystalline silicon are directly contacted, the same 0 image characteristics as conventional ones can be obtained, so the yield is increased by the reduction in manufacturing steps. Costs can be reduced.
（発明の効果）
本発明によれば、コンタクト穴の形成を工夫することに
より、ＩＴＯと多結晶シリコンを直接コンタクトするこ
とにより、製造工程を簡単化でき、歩留りも高くなり、
原価を大幅に低減することができ、その実用上の効果は
大である。(Effects of the Invention) According to the present invention, by devising the formation of contact holes and directly contacting ITO and polycrystalline silicon, the manufacturing process can be simplified and the yield can be increased.
The cost can be reduced significantly, and the practical effect is great.
第１図は本発明の一実施例における画像表示装置のＩＴ
Ｏと多結晶シリコンのコンタクト部の構成図、第２図は
同コンタクト部の製造方法を示す工程図、第３図は従来
の画像表示装置のコンタクト部の構成図である。
１・・・石英基板、 ２・・・多結晶シリコン。
３−Ｎ Ｓ Ｇ、 ４−・ｐ＋！−５ｉＮｘ（１）、
５ ・ＩＴｏ、 ６−ｐＱ−ｓｉＮｘ（２）。
特許出願人 松下電子工業株式会社
第
図
（ａ）
（ｂ）FIG. 1 shows the IT of an image display device in one embodiment of the present invention.
FIG. 2 is a process diagram showing a method of manufacturing the contact portion, and FIG. 3 is a diagram showing the configuration of a contact portion of a conventional image display device. 1...Quartz substrate, 2...Polycrystalline silicon. 3-N S G, 4-・p+! -5iNx(1),
5.ITo, 6-pQ-siNx (2). Patent applicant: Matsushita Electronics Co., Ltd. Figures (a) (b)
Claims (2)
極層との間には穴のあいている種類の異なる二層の絶縁
層があり、前記穴の領域で多結晶シリコンと画素電極層
とは直接接触しており、前記穴は上層に行くにしたがっ
て急激に大きくなっていることを特徴とする画像表示装
置。(1) There are two insulating layers of different types with holes between the polycrystalline silicon deposited on the quartz substrate and the pixel electrode layer, and in the area of the holes, the polycrystalline silicon and the pixel electrode layer The image display device is characterized in that the hole is in direct contact with the hole and the hole becomes rapidly larger toward the upper layer.
絶縁層にエッチングによって多結晶シリコンに達する穴
を形成するとき、上層の絶縁層のサイドエッチングを利
用して穴の側壁がなだらかな傾斜状となり、その上に画
素電極層を堆積する工程を含むことを特徴とする画像表
示装置の製造方法。(2) When forming a hole that reaches the polycrystalline silicon by etching in a two-layer insulating layer deposited on polycrystalline silicon on a quartz substrate, side etching of the upper insulating layer is used to create a smooth side wall of the hole. 1. A method of manufacturing an image display device, the method comprising the step of depositing a pixel electrode layer on the sloped pixel electrode layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098721A JPH02278749A (en) | 1989-04-20 | 1989-04-20 | Image display device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098721A JPH02278749A (en) | 1989-04-20 | 1989-04-20 | Image display device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278749A true JPH02278749A (en) | 1990-11-15 |
Family
ID=14227386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1098721A Pending JPH02278749A (en) | 1989-04-20 | 1989-04-20 | Image display device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278749A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| US7786553B1 (en) | 1995-11-27 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154750A (en) * | 1979-05-22 | 1980-12-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59205738A (en) * | 1983-05-10 | 1984-11-21 | Seiko Epson Corp | Active matrix board |
-
1989
- 1989-04-20 JP JP1098721A patent/JPH02278749A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154750A (en) * | 1979-05-22 | 1980-12-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59205738A (en) * | 1983-05-10 | 1984-11-21 | Seiko Epson Corp | Active matrix board |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| US7786553B1 (en) | 1995-11-27 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| US7800235B2 (en) | 1995-11-27 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0553147A (en) | Liquid crystal display device and production thereof | |
| JPH09265113A (en) | Active matrix type liquid crystal display device and its production | |
| KR100192347B1 (en) | Structure and fabrication method of liquid crystal display device | |
| JPH07153957A (en) | Method for manufacturing self-aligned thin film transistor assembly | |
| JPH1195256A (en) | Active matrix substrate | |
| JPS62280890A (en) | Active matrix array | |
| JPH06196697A (en) | Thin film transistor and manufacture thereof | |
| JPH02278749A (en) | Image display device and its manufacture | |
| JPH0638429B2 (en) | Thin film field effect transistor and manufacturing method thereof | |
| JP2866516B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JPH05113580A (en) | Production of active matrix substrate | |
| JPS6178166A (en) | Thin-film transistor array and manufacture thereof | |
| JPH11274505A (en) | Thin film transistor structure and its manufacture | |
| KR100663288B1 (en) | Method for fabricating tft-lcd | |
| WO2017020345A1 (en) | Array substrate and manufacturing method therefor | |
| JPH10173195A (en) | Thin film transistor and its manufacturing method | |
| JP3125345B2 (en) | Thin film transistor element array and method of manufacturing the same | |
| JPH02214124A (en) | Manufacture of thin-film transistor | |
| KR100212270B1 (en) | Thin film transistor and manufacture thereof | |
| JPH01255829A (en) | Multilayered wiring of aluminum and ito | |
| JPS62169125A (en) | Preparation of liquid crystal display panel | |
| JPH05198814A (en) | Semiconductor device and manufacturing method thereof | |
| KR950003942B1 (en) | Method of manufacturing thin film transistor for lcd | |
| JPH04267344A (en) | Manufacture of thin film transistor array substrate | |
| KR920006195B1 (en) | Manufacturing method of thin film transistor |