JPH02278345A - Preparation system for circuit data for logical simulation - Google Patents
Preparation system for circuit data for logical simulationInfo
- Publication number
- JPH02278345A JPH02278345A JP1100467A JP10046789A JPH02278345A JP H02278345 A JPH02278345 A JP H02278345A JP 1100467 A JP1100467 A JP 1100467A JP 10046789 A JP10046789 A JP 10046789A JP H02278345 A JPH02278345 A JP H02278345A
- Authority
- JP
- Japan
- Prior art keywords
- circuit data
- circuit
- partial
- data
- partial circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 41
- 238000010586 diagram Methods 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 14
- 230000004075 alteration Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- XXQCMVYBAALAJK-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(2-phenylethyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C=2C(N(CCC=3C=CC=CC=3)CC=3C=CC=CC=3)=NC(NC(=O)OCC)=CC=2NC=1CCC1=CC=CC=C1 XXQCMVYBAALAJK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレーション用回路データｆｔ成方式
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming circuit data ft for logic simulation.
近年のＶＬＳ Ｉ技術の進歩による集積回路の大規模化
・高密度化に伴い開発期間及びコストの面から実際の装
置を製造する前の論理の検証作業が必要不可欠なものと
なりつつある。As integrated circuits become larger and more dense due to recent advances in VLSI technology, logic verification work before manufacturing actual devices is becoming essential in terms of development time and cost.
初期の論理の検証作業では被検証回路の素子情報及び接
続情報等を回路図より抽出し、計算機へ入力していたが
、高性能マイクロプロセッサ等の開発により、ミニコン
並みの演算能力、高解像度グラフィック・デイスプレィ
を持つエンジニアリングワークステーションが開発され
、グラフィック・デイスプレィ上で対話的に回路図を編
集する回路図編集ツールが普及しつつある。In early logic verification work, element information and connection information of the circuit to be verified were extracted from the circuit diagram and inputted into a computer, but with the development of high-performance microprocessors, it has become possible to achieve computing power comparable to that of a minicomputer and high-resolution graphics. - Engineering workstations with displays have been developed, and circuit diagram editing tools that allow users to interactively edit circuit diagrams on graphic displays are becoming popular.
−最に、回路図編集ツールにより回路図を編集し、論理
シミュレーションを実行する場合、回路図の頁間及び階
層間の参照関係を解決し、論理シミュレーション用回路
データを作成する必要がある。-Finally, when editing a circuit diagram using a circuit diagram editing tool and performing a logic simulation, it is necessary to resolve reference relationships between pages and hierarchies of the circuit diagram and create circuit data for logic simulation.
従来の回路データ作成方式では、回路図編集ツールによ
り回路図の編集終了後、回路図のすべての頁間、着層間
の参照関係を解決し、論理シミュレーション用回路デー
タを作成している。In conventional circuit data creation methods, after editing a circuit diagram using a circuit diagram editing tool, reference relationships between all pages and layers of the circuit diagram are resolved, and circuit data for logic simulation is created.
上述した従来の論理シミュレーション用回路データ作成
方式は、回路図編集ツールにより回路図の編集終了後、
回路図のすべての頁間、階層間の参照関係を解決してか
ら、論理シミュレーション用回路データを作成している
ので、回路図の一部の変更に対しても、再度、すべての
頁間及び階層間の参照関係を解決し直さなければならず
、また、頁ごとに作成日付を管理していないので、上記
と同様に回路図の一部の変更に対して、再度、すべての
頁間及び階層間の参照関係を解決し直さなければならず
、処理に多大な時間を必要とするという問題点があった
。In the conventional logic simulation circuit data creation method described above, after the circuit diagram is edited using a circuit diagram editing tool,
Since the circuit data for logic simulation is created after resolving the reference relationships between all pages and hierarchies of the circuit diagram, even if a part of the circuit diagram is changed, all pages and hierarchies must be resolved again. Reference relationships between hierarchies must be resolved again, and the creation date is not managed for each page, so in the same way as above, if a part of the circuit diagram is changed, all inter-page and There was a problem in that reference relationships between hierarchies had to be resolved again, which required a large amount of time for processing.
本発明の第１の発明の論理シミュレーション用回路デー
タ作成方式は、回路図の頁ごとに頁間及び着層間の参照
関係を未解決のまま、論理シミュレーション用の部分回
路データを作成する部分回路データ作成手段と、すべて
の頁の前記部分回路データの作成終了後、作成された前
記部分回路データ間の参照関係を解決し、前記論理シミ
ュレーション用の回路データを作成する部分回路間リン
ク手段とを備えて構成されている。The method for creating circuit data for logic simulation according to the first aspect of the present invention is partial circuit data that creates partial circuit data for logic simulation while leaving reference relationships between pages and between layers unresolved for each page of a circuit diagram. and a partial circuit linking means for resolving reference relationships between the created partial circuit data and creating circuit data for the logic simulation after the creation of the partial circuit data for all pages is completed. It is composed of
また、本発明の第２の発明の論理シミュレーション用回
路データ作成方式は、第１の発明の論理シミュレーショ
ン用回路データ作成方式において、回路図ごとにＣｔ成
日付を管理する回路図作成日付管理手段と、部分回路デ
ータごとに作成日付を管理する部分回路データ作成日付
管理手段と、論理シミュレーション用の回路データ作成
時に、前記回路図の作成日付と対応する前記部分回路デ
ータの作成日付とを比較し、前記部分回路データが存在
しないか、前記回路図の作成日付の方が新しい頁につい
てのみ部分回路データ（’ＦＥ成手成分段％動させる回
路データ選択手段とを備えて構成さ〕Ｌでいる。Further, the logic simulation circuit data creation method of the second invention of the present invention is the logic simulation circuit data creation method of the first invention, which further includes circuit diagram creation date management means for managing the Ct creation date for each circuit diagram. , a partial circuit data creation date management means for managing the creation date for each partial circuit data; and when creating circuit data for logic simulation, comparing the creation date of the circuit diagram with the creation date of the corresponding partial circuit data; Partial circuit data is provided only for pages where the partial circuit data does not exist or the creation date of the circuit diagram is newer.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第５図は本発明の一実施例の論理シミュレーンヨン用回
路データ作成方式を用いｆＳ論理シミュレーション処理
の手順を示す流れ図である。FIG. 5 is a flowchart showing the procedure of fS logic simulation processing using the circuit data creation method for logic simulation according to an embodiment of the present invention.
まず、ディジタル論理回路シミュレーションシステム上
で、グラフインク・デイスプレィ、マウス、及びキーボ
ード等の回路図編集ツールを用いて回路図を編集し作成
する（ステップ３１）。First, a circuit diagram is edited and created on the digital logic circuit simulation system using circuit diagram editing tools such as a GraphInk display, mouse, and keyboard (step 31).
次に、回路図編集ツールにより作成した回路図を本発明
の一実施例の論理シミュレーション用回路データ作成方
式に入力し、論理シミュレーション用回路データを作成
・出力する（ステップ３２）。さらに、出力された論理
シミュレーション用回路データを論理シミュレーション
装置に入力し、論理シミュレーションを行う（ステップ
３３）。論理シミュレーションでは、入力バタンから出
力バタンを演算し出力されるが、出力バタンかあらかじ
め用意していた期待値と一致するか否かが判断される（
ステップ３４）。出力バタンかあらかじめ用意していた
期待値と一致した場合は、論理シミュレーションは終了
し、出力バタンかあらかじめ用意していた期待値と一致
しない場合は、一致するまで回路図編集ツールによる回
路図作成（ステップ３１）、論理シミュレーション用回
路データの作成（ステップ３２）、及び論理シミュレー
ション（ステップ３３）を繰返す。Next, the circuit diagram created by the circuit diagram editing tool is input into the circuit data creation method for logic simulation according to an embodiment of the present invention, and circuit data for logic simulation is created and output (step 32). Furthermore, the output logic simulation circuit data is input to the logic simulation device to perform logic simulation (step 33). In logic simulation, an output button is calculated and output from an input button, and it is determined whether the output button matches an expected value prepared in advance (
Step 34). If the output button matches the expected value prepared in advance, the logic simulation ends; if the output button does not match the expected value prepared in advance, the circuit diagram is created using the circuit diagram editing tool ( Step 31), creation of logic simulation circuit data (step 32), and logic simulation (step 33) are repeated.
第１図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
第１図において、１は回路図作成日付管理手段、２は回
路データ選択手段、３は部分回路データ作成手段、４は
部分回路データ作成日付管理手段、５は部分回路間リン
ク手段である。In FIG. 1, 1 is circuit diagram creation date management means, 2 is circuit data selection means, 3 is partial circuit data creation means, 4 is partial circuit data creation date management means, and 5 is partial circuit linking means.
次に、動作を説明する。Next, the operation will be explained.
回路図作成日付管理手段１は、回路図編集ツールにより
作成された回路図２１を入力し、頁ごとに作成日付情報
を付加し、作成日付情報付回路図２２を出力する。出力
された作成日付情報付回路図２２を受信した回路データ
選択手段２は、部分回路データ作成日付管理手段４から
は作成日付情報付部分回路データ２５を読出し、作成日
付情報付回路図２２の作成日付情報と生成日付情報付部
分回路データ２５の作成日付情報とを比較し、部分回路
データか存在しない場合、または、部分回路データが存
在しても、作成日付情報付部分回路データ２５の作成日
付より作成日付情報付回路図２２のｆｊ成日付の方が新
しい場合に、その頁を選択して選択情報２３を出力する
。The circuit diagram creation date management means 1 inputs a circuit diagram 21 created by a circuit diagram editing tool, adds creation date information to each page, and outputs a circuit diagram 22 with creation date information. The circuit data selection means 2 which received the output circuit diagram 22 with creation date information reads out the partial circuit data 25 with creation date information from the partial circuit data creation date management means 4, and creates the circuit diagram 22 with creation date information. The date information is compared with the creation date information of the partial circuit data with creation date information 25, and if the partial circuit data does not exist, or even if the partial circuit data exists, the creation date of the partial circuit data with creation date information 25 is determined. If the fj creation date of the circuit diagram with creation date information 22 is newer, that page is selected and the selection information 23 is output.
部分回路データ作成手段３は、；に択情報２３を受信し
、作成日付情報付回路図２２の方が新しい頁のみ部分回
路データ２４を作成し出力する。部分回路データ作成日
付管理手段４は部分回路データ２４を入力し、頁ごとに
作成日付情報を付加して作成日付情報付部分回路データ
２５として出力する。部分回路間リンク手段５は、作成
日付情報付部分回路データ２５を受信し、各部分回路間
の参照関係を解決し、論理シミュレーション用回路デー
タ２６を出力する。The partial circuit data creation means 3 receives the selection information 23, and creates and outputs partial circuit data 24 only for pages in which the circuit diagram 22 with creation date information is newer. The partial circuit data creation date management means 4 inputs the partial circuit data 24, adds creation date information to each page, and outputs the partial circuit data 25 with creation date information. The partial circuit linking means 5 receives the partial circuit data 25 with creation date information, resolves the reference relationship between each partial circuit, and outputs logic simulation circuit data 26.
第２図は第１図の回路図作成日付管理手段１の詳細を示
すブロック図である。FIG. 2 is a block diagram showing details of the circuit diagram creation date management means 1 shown in FIG. 1.
第２図において、１１は第１の計算機内時刻管理手段、
１２は第１゜の時刻付加手段である。第１の計算機内時
刻管理手段１１は、計算機内部の時刻を管理しており、
時刻情報２７を出力する。第１の時刻付加手段１２は、
回路図２１と時刻情報２７とを入力し、回路図に作成日
付情報を付加し、作成日成端付情報付回路図２２力゛す
る。In FIG. 2, 11 is a first in-computer time management means;
12 is a first degree time adding means. The first internal computer time management means 11 manages the internal time of the computer,
Time information 27 is output. The first time adding means 12 is
The circuit diagram 21 and time information 27 are input, creation date information is added to the circuit diagram, and the circuit diagram with creation date and termination information 22 is output.
第３図は第１図の部分回路データ作成手段３の詳細を示
すブロック図である。FIG. 3 is a block diagram showing details of the partial circuit data creation means 3 of FIG. 1.
第３図において、１３はシミュレーションライブラリ、
１４はデータ変換手段である。シミュレーションライブ
ラリ１３はシミュレーション用ゲート及びメモリ等の基
本的なデータを保存し、部分回路データ作成時にライブ
ラリ情報２８を出力する。データ変換手段１４は、選択
情報２３とライブラリ情報２８とを受信し、部分回路デ
ータ２４を作成し出力する。In Fig. 3, 13 is a simulation library;
14 is a data conversion means. The simulation library 13 stores basic data such as gates and memories for simulation, and outputs library information 28 when creating partial circuit data. The data conversion means 14 receives the selection information 23 and the library information 28, creates and outputs partial circuit data 24.
第４図は第１図の部分回路データ作成日付管理手段４の
詳細を示すブロック図である。FIG. 4 is a block diagram showing details of the partial circuit data creation date management means 4 of FIG. 1.
第４図において、１５は第２の計算機内時刻管理手段、
１６は第２の時刻付加手段である。第２の計算機内時刻
管理手段１５は計算機内部の時刻を管理しており、時刻
情報２つを出力する。第２の時刻付加手段１６は、副分
回路データ２４と時刻情報２つとを入力し、部分回路デ
ータに作成日付情報を付加し、作成日付情報付部分回路
データ２５を出力する。In FIG. 4, 15 is a second computer time management means;
16 is a second time adding means. The second internal computer time management means 15 manages the internal time of the computer and outputs two pieces of time information. The second time addition means 16 inputs the sub circuit data 24 and two pieces of time information, adds creation date information to the partial circuit data, and outputs creation date information attached partial circuit data 25.
このように、回路図の頁ごとに、また、部分回路データ
ごとに作成日付を管理することにより、回路図の一部の
頁の回路を変更した場合、変更した頁の部分回路データ
を作成し、部分回路間リフ手段を作動させて変更した頁
だけの参照関係を解決し、論理シミュレーション用回路
データを作成すれはよく、再度、すべての頁間及び階層
間の参照関係を解決し直す必要がない。In this way, by managing the creation date for each page of the circuit diagram and for each partial circuit data, if the circuit on some pages of the circuit diagram is changed, the partial circuit data for the changed page can be created. , it is possible to activate the inter-partial circuit riffing means to resolve the reference relationships of only the changed pages and create circuit data for logic simulation, but it is necessary to resolve the reference relationships between all pages and layers again. do not have.
以上説明したように、本発明は、回路図の頁ごとに、ま
た、部分回路データごとに作成日付を管理しているため
、回路図の一部の頁の回路を変更した場合、変更した頁
のみ部分回路データをイヤ成し、部分回路間リフ手段を
作動させて変更した頁のみの参照関係を解決し、論理シ
ミュレーション用回路データを作成すればよく、処理時
間を短縮することができるという効果を有する。As explained above, the present invention manages the creation date for each page of the circuit diagram and for each partial circuit data, so when the circuit on some pages of the circuit diagram is changed, the changed page The effect is that it is only necessary to create circuit data for logic simulation by eliminating partial circuit data, activating the inter-partial circuit riffing means, resolving reference relationships only for changed pages, and creating circuit data for logic simulation. has.
第１図は本発明の一実施例のブロック図、第２図は第１
図の回路図作成日付管理手段の詳細を示すブロック図、
第３図は第１図の部分回路データ作成手段の詳細を示す
ブロック図、第４図は第１図の部分回路データ作成日付
管理手段の詳細を示すブロック図、第５図は本発明の一
実施例の論理シミュレーション用回路データ作成方式を
用いた論理シミュレーション処理の手順を示す流れ図で
ある。
１・・・回路図作成日付管理手段、２・・・回路データ
選択手段、３・・・部分回路データ作成手段、４・・・
部分回路データ作成日付管理手段、５・・・部分回路間
リンク手段、１１・・・第１の計算機内時刻管理手段、
１２・・第１の時刻付加手段、１３・・・シミュレーシ
ョンライブラリ、１４・・・データ変換手段、１５・・
・第２の計算機内時刻管理手段、１６・・・第２の時刻
付加手段。
代理人 弁理士 内 原 音
璃
凹FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
A block diagram showing details of the circuit diagram creation date management means in the figure,
3 is a block diagram showing details of the partial circuit data creation means shown in FIG. 1, FIG. 4 is a block diagram showing details of the partial circuit data creation date management means shown in FIG. 1, and FIG. 5 is a block diagram showing details of the partial circuit data creation date management means shown in FIG. It is a flowchart which shows the procedure of the logic simulation process using the circuit data creation method for logic simulation of an Example. 1... Circuit diagram creation date management means, 2... Circuit data selection means, 3... Partial circuit data creation means, 4...
Partial circuit data creation date management means, 5... Partial circuit linking means, 11... First computer time management means,
12...First time addition means, 13...Simulation library, 14...Data conversion means, 15...
- Second in-computer time management means, 16... second time addition means. Agent Patent Attorney Onriko Uchihara
Claims (2)
解決のまま、論理シミュレーション用の部分回路データ
を作成する部分回路データ作成手段と、 すべての頁の前記部分回路データの作成終了後、作成さ
れた前記部分回路データ間の参照関係を解決し、前記論
理シミュレーション用の回路データを作成する部分回路
間リンク手段とを備えたことを特徴とする論理シミュレ
ーション用回路データ作成方式。(1) Partial circuit data creation means for creating partial circuit data for logic simulation while leaving reference relationships between pages and layers unresolved for each page of a circuit diagram, and creating the partial circuit data for all pages. A method for creating circuit data for logic simulation, comprising: linking means between partial circuits that resolves reference relationships between the created partial circuit data and creates circuit data for logic simulation after completion of the logic simulation.
管理手段と、 部分回路データごとに作成日付を管理する部分回路デー
タ作成日付管理手段と、 論理シミュレーション用の回路データ作成時に、前記回
路図の作成日付と対応する前記部分回路データの作成日
付とを比較し、前記部分回路データが存在しないか、前
記回路図の作成日付の方が新しい頁についてのみ部分回
路データ作成手段を作動させる回路データ選択手段とを
備えた請求項（１）記載の論理シミュレーション用回路
データ作成方式。(2) A circuit diagram creation date management means for managing the creation date for each circuit diagram; a partial circuit data creation date management means for managing the creation date for each partial circuit data; A circuit that compares the creation date of a diagram with the creation date of the corresponding partial circuit data and operates the partial circuit data creation means only for pages where the partial circuit data does not exist or the circuit diagram creation date is newer. 2. The circuit data creation method for logic simulation according to claim 1, further comprising data selection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100467A JPH02278345A (en) | 1989-04-19 | 1989-04-19 | Preparation system for circuit data for logical simulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100467A JPH02278345A (en) | 1989-04-19 | 1989-04-19 | Preparation system for circuit data for logical simulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278345A true JPH02278345A (en) | 1990-11-14 |
Family
ID=14274714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100467A Pending JPH02278345A (en) | 1989-04-19 | 1989-04-19 | Preparation system for circuit data for logical simulation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278345A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068663A (en) * | 1996-04-25 | 2000-05-30 | Nec Corporation | Design support system with circuit designing data editing function |
-
1989
- 1989-04-19 JP JP1100467A patent/JPH02278345A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068663A (en) * | 1996-04-25 | 2000-05-30 | Nec Corporation | Design support system with circuit designing data editing function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (en) | Design capture system | |
| JP2862886B2 (en) | Computer-aided design system for ASIC | |
| US6298319B1 (en) | Incremental compilation of electronic design for work group | |
| US6697880B1 (en) | Methodology and graphical user interface for building logic synthesis command scripts using micro-templates | |
| JP3186117B2 (en) | Automatic program generation system using data-centric software components | |
| JPH02278345A (en) | Preparation system for circuit data for logical simulation | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| JPH0612468A (en) | Automatic circuit synthesizing method | |
| JP3234124B2 (en) | Logic synthesis method and device for engineering change | |
| JPS63132347A (en) | System for compiling logic circuit | |
| Hill et al. | Overview of the IDA system: A toolset for VLSI layout synthesis | |
| JP2666915B2 (en) | Automatic placement and routing equipment | |
| US20080141197A1 (en) | Semiconductor device design method, semiconductor device design system, and computer program | |
| JP2522096B2 (en) | Method for verifying layout design of semiconductor integrated circuit | |
| JP2581806B2 (en) | How to modify the path trace file | |
| JPH05283529A (en) | Database generating system for lsi design | |
| JPH032977A (en) | Logic synthesizing device | |
| JPH03157777A (en) | Circuit data generating system for logical simulation | |
| KR20030049921A (en) | Form Designing System Using a Network and Method for the Same | |
| Wimer et al. | HOPLA-PLA Optinization and Synthesis | |
| JP3247455B2 (en) | Verification device for integrated circuit mask pattern | |
| JPH04320575A (en) | Method and device for logic synthesis | |
| JPH06332972A (en) | Expected value data input device and work station | |
| JPH0421070A (en) | Circuit simulation system | |
| JPS6375973A (en) | Cad device with test data editing function |