JPH02272988A - 回線編集装置の通話路監視方式 - Google Patents
回線編集装置の通話路監視方式Info
- Publication number
- JPH02272988A JPH02272988A JP1093186A JP9318689A JPH02272988A JP H02272988 A JPH02272988 A JP H02272988A JP 1093186 A JP1093186 A JP 1093186A JP 9318689 A JP9318689 A JP 9318689A JP H02272988 A JPH02272988 A JP H02272988A
- Authority
- JP
- Japan
- Prior art keywords
- information
- edited
- memory
- test signal
- editing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000004891 communication Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 abstract 1
- 230000037431 insertion Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力信号の直列に到来する通話路情報を順次
にメモリへ蓄積し、メモリからの読み出しを所定賞位に
より行ない、通話路情報を所定厘位として編集し、編集
した通話路情報を直列に出力信号として送出する回線編
集装置において、メモリの誤シチェックを行なう通話路
監視方式に関するものである。
にメモリへ蓄積し、メモリからの読み出しを所定賞位に
より行ない、通話路情報を所定厘位として編集し、編集
した通話路情報を直列に出力信号として送出する回線編
集装置において、メモリの誤シチェックを行なう通話路
監視方式に関するものである。
か＼る回線編集装置は、伝送路および回線の効率的運用
を行なう目的上使用されておシ、第２図に従来例の機能
的ブロック図を示す構成が一般的に用いられている。
を行なう目的上使用されておシ、第２図に従来例の機能
的ブロック図を示す構成が一般的に用いられている。
すなわち、入力信号１の直列に到来する複数の通話路情
報（以下、情報）Ａ−ｏを、回線設定部２のシーケンシ
ャルカウンタ（以下、カウンタ）３からのカウント出力
４により、通話路メモリ（以下、メモリ）５の各アドレ
スへ情報Ａ−Ｄ毎にパリティビット６を付加して蓄積す
る一方、カラ／り３のカウント出力４によシ読串しアド
レスの指定される制御メモリの内容に応する所定順位に
よす、メモリ５の読み出しを行ない、これによって情報
入〜Ｄを所定順位として編集し、編集し次情報Ｄ−Ｃを
直列に出力信号Ｔとして送出するものとなっている。
報（以下、情報）Ａ−ｏを、回線設定部２のシーケンシ
ャルカウンタ（以下、カウンタ）３からのカウント出力
４により、通話路メモリ（以下、メモリ）５の各アドレ
スへ情報Ａ−Ｄ毎にパリティビット６を付加して蓄積す
る一方、カラ／り３のカウント出力４によシ読串しアド
レスの指定される制御メモリの内容に応する所定順位に
よす、メモリ５の読み出しを行ない、これによって情報
入〜Ｄを所定順位として編集し、編集し次情報Ｄ−Ｃを
直列に出力信号Ｔとして送出するものとなっている。
また、読み出した情報Ａ−Ｄのパリティビット６は、パ
リティチエツク回路９へ与えられ、こ＼においてパリテ
ィチエツクを行ない、これによシ情報Ａ−Ｄの蓄積およ
び読み出しく際し、メモリ５において誤りか生じたか否
かをチエツクしている。
リティチエツク回路９へ与えられ、こ＼においてパリテ
ィチエツクを行ない、これによシ情報Ａ−Ｄの蓄積およ
び読み出しく際し、メモリ５において誤りか生じたか否
かをチエツクしている。
しかし、パリティチエツクによる誤シの検出率は、一般
にパリティビット６のビット数に依存シておシ、誤ヤの
検出率を向上させるにはパリティビット６のビット数を
増加せねばならないが、この場合には、メモリ５の容量
も増加させねばならず、不経済であると共に、メモリ５
の構成が大規模となシ、返って信頼性が低下する等の欠
点を生ずる。
にパリティビット６のビット数に依存シておシ、誤ヤの
検出率を向上させるにはパリティビット６のビット数を
増加せねばならないが、この場合には、メモリ５の容量
も増加させねばならず、不経済であると共に、メモリ５
の構成が大規模となシ、返って信頼性が低下する等の欠
点を生ずる。
前述の課題を解決するため、本発明はつぎの手段によシ
構成するものとなっている。
構成するものとなっている。
すなわち、上述の回線編集装置において、到来する通話
路情報の入力信号を複数の情報パスへ分配し、各情報バ
ス毎に同一の編集を行ない、各編集出力中のいずれかを
選択して送出すると共に、選択の行なわれない編集出力
と対応する分配直後の情報パスへ試験信号を挿入し、試
験信号の検出を選択の行なわれない編集出力において行
ない、この検出結果によシメモリの誤シチェックを行な
うものとしている。
路情報の入力信号を複数の情報パスへ分配し、各情報バ
ス毎に同一の編集を行ない、各編集出力中のいずれかを
選択して送出すると共に、選択の行なわれない編集出力
と対応する分配直後の情報パスへ試験信号を挿入し、試
験信号の検出を選択の行なわれない編集出力において行
ない、この検出結果によシメモリの誤シチェックを行な
うものとしている。
したがって、複数の情報パス各々毎に同一の編集処理が
なされ、各編集出力のいずれを選択しても同一の出力信
号が得られると共に、選択されていない情報パスでは、
試験信号の挿入および検出によシメモリの誤シ有無がチ
子ツクされておシ、特にパリティビットのビット数を増
加させずとも、高信頼性の通話路監視が行なわれる。
なされ、各編集出力のいずれを選択しても同一の出力信
号が得られると共に、選択されていない情報パスでは、
試験信号の挿入および検出によシメモリの誤シ有無がチ
子ツクされておシ、特にパリティビットのビット数を増
加させずとも、高信頼性の通話路監視が行なわれる。
以下、実施例を示す第１図のブロック図によって本発明
の詳細な説明する。
の詳細な説明する。
同図においては、回線編集装置１１の受信インターフェ
イス（以下、ＲＩＦ）１２において、到来する入力信号
１を分岐して複数の情報パス１３゜１４へ分配し、各情
報バス１３．１４毎に設は九回線設定部１５．１６にお
いて第２図と同等の編集処理を各回−に行なったうえ、
各編集出力中のいずれかを送信インターフェイス（以下
、５ＩＦ）１７のセレクタ（以下、５ＥＬ）１８により
選択し、出力４言号８として送出するものとなっている
。
イス（以下、ＲＩＦ）１２において、到来する入力信号
１を分岐して複数の情報パス１３゜１４へ分配し、各情
報バス１３．１４毎に設は九回線設定部１５．１６にお
いて第２図と同等の編集処理を各回−に行なったうえ、
各編集出力中のいずれかを送信インターフェイス（以下
、５ＩＦ）１７のセレクタ（以下、５ＥＬ）１８により
選択し、出力４言号８として送出するものとなっている
。
ｔ７（、ＲＩＦ１２には、試験信号発生器（以下、ＴＳ
Ｇ）１９．２０が設けであると共に、８ＩＦ１７には、
試験信号検出器（以下、ＴＳＤ）２１．２２が設けてあ
シ、これらは５ＥＬ１８の選択状況に応じて動作状態と
なＦ）、５ＥＬ１８ Ｋよシ選択の行なわれていない編
集出力と対応する分配直後の情報パスへＴＳＧから試験
信号の挿入を行なう一方、５ＥＬ１８によシ選択の行な
われていない編集出力において、ＴＳＤにより試験信号
の検出を行なうものとなっている。
Ｇ）１９．２０が設けであると共に、８ＩＦ１７には、
試験信号検出器（以下、ＴＳＤ）２１．２２が設けてあ
シ、これらは５ＥＬ１８の選択状況に応じて動作状態と
なＦ）、５ＥＬ１８ Ｋよシ選択の行なわれていない編
集出力と対応する分配直後の情報パスへＴＳＧから試験
信号の挿入を行なう一方、５ＥＬ１８によシ選択の行な
われていない編集出力において、ＴＳＤにより試験信号
の検出を行なうものとなっている。
すなわち、例えば５ＥＬ１８が回線設定部１５の編集出
力を選択しているときには、ＴＳＧ２０によシ情報パス
１４の入力信号１へ試験信号の挿入がなされ、これが回
線設定部１６のメモリへ蓄積されたうえ読み出され、Ｔ
ＳＤ２２ による検出が行なわれ、これにより回線設定
部１６のメモリにおける誤り有無のチエツクがなされる
。
力を選択しているときには、ＴＳＧ２０によシ情報パス
１４の入力信号１へ試験信号の挿入がなされ、これが回
線設定部１６のメモリへ蓄積されたうえ読み出され、Ｔ
ＳＤ２２ による検出が行なわれ、これにより回線設定
部１６のメモリにおける誤り有無のチエツクがなされる
。
なお、ＴＳＤ ２２ による検出は、ＴＳＤ２Ｑの発
生する試験信号との対比により、一致していれば正常、
不一致となれば誤シ発生と判断すればよい。
生する試験信号との対比により、一致していれば正常、
不一致となれば誤シ発生と判断すればよい。
また、８１Ｌ１８による選択を交互に行ない、周期的に
、ＴＳＧ１９ とＴＳＤ２１１ｃよる検出と、Ｔ１２
０ とＴＳＤ２２による検出とを反復すれば、常時、
各通話路の監視を高信頼性によシ行なうことができる。
、ＴＳＧ１９ とＴＳＤ２１１ｃよる検出と、Ｔ１２
０ とＴＳＤ２２による検出とを反復すれば、常時、
各通話路の監視を高信頼性によシ行なうことができる。
以上の説明により明らかなとおυ本発明によれば、入力
信号を複数の情報パスへ分配し、各情報パス毎に同一の
編集を行ない、いずれかの編集出力を選択して送出する
と共に、選択されていない方の情報パスへ試！信号を挿
入し、これの編集出力において試＃信号の検出を行なり
ものとしたことによシ、パリティピットのビット数を増
加すること力く高信頼性の通話路監視が行なえ、回線編
集装置の通話監視において顕著な効果が得られる。
信号を複数の情報パスへ分配し、各情報パス毎に同一の
編集を行ない、いずれかの編集出力を選択して送出する
と共に、選択されていない方の情報パスへ試！信号を挿
入し、これの編集出力において試＃信号の検出を行なり
ものとしたことによシ、パリティピットのビット数を増
加すること力く高信頼性の通話路監視が行なえ、回線編
集装置の通話監視において顕著な効果が得られる。
Ｗ、１図は本発明の実施例を示すブロック図、第２図社
従来例の機能的ブロック図である。 １・・・・入力信号、８・・・・出力信号、１２−９−
・受信インターフェイス、１３．１４・・・・情報パス
、１５．１６・・・・回線設定部、１７・・・自送信イ
ンターフェイス、１９゜２０・・・・試験信号発生器、
２１．２２・・・―試験信号検出器。 特許出願人 日本−気株式会社 宮城日本電気株式会社
従来例の機能的ブロック図である。 １・・・・入力信号、８・・・・出力信号、１２−９−
・受信インターフェイス、１３．１４・・・・情報パス
、１５．１６・・・・回線設定部、１７・・・自送信イ
ンターフェイス、１９゜２０・・・・試験信号発生器、
２１．２２・・・―試験信号検出器。 特許出願人 日本−気株式会社 宮城日本電気株式会社
Claims (1)
- 直列に到来する通話路情報を順次にメモリへ蓄積し、該
メモリからの読み出しを所定順位により行ない前記通話
路情報を所定順位として編集し、該編集した通話路情報
を直列に送出する回線編集装置において、前記到来する
通話路情報の入力信号を複数の情報パスへ分配し、前記
各情報パス毎に同一の前記編集を行ない、該各編集出力
中のいずれかを選択して送出すると共に、前記選択の行
なわれない編集出力と対応する分配直後の情報パスへ試
験信号を挿入し、該試験信号の検出を前記選択の行なわ
れない編集出力において行ない、該検出結果により前記
メモリの誤りチエツクを行なうことを特徴とする回線編
集装置の通話路監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093186A JPH02272988A (ja) | 1989-04-14 | 1989-04-14 | 回線編集装置の通話路監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093186A JPH02272988A (ja) | 1989-04-14 | 1989-04-14 | 回線編集装置の通話路監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272988A true JPH02272988A (ja) | 1990-11-07 |
Family
ID=14075547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1093186A Pending JPH02272988A (ja) | 1989-04-14 | 1989-04-14 | 回線編集装置の通話路監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104630A (ja) * | 1990-08-24 | 1992-04-07 | Nec Eng Ltd | 回線編集装置およびその回線試験方法 |
-
1989
- 1989-04-14 JP JP1093186A patent/JPH02272988A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104630A (ja) * | 1990-08-24 | 1992-04-07 | Nec Eng Ltd | 回線編集装置およびその回線試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710777A (en) | Communication system | |
| KR900004031B1 (ko) | 다중 루우프 전송시스템을 위한 시스템 구조 인식방법 | |
| JPH02272988A (ja) | 回線編集装置の通話路監視方式 | |
| EP0725514A1 (en) | Port address resolution device | |
| JPS60260291A (ja) | タイムスロツト完全性回路 | |
| US5107495A (en) | Frame synchronization system | |
| EP0740435B1 (en) | Alignment of parity bits to eliminate errors in switching from an active to a standby processing circuit | |
| JPH11289359A (ja) | 信号解析方法 | |
| CA2240723A1 (en) | Routine testing parity maintenance | |
| JP2511050B2 (ja) | 多重伝送回路の加入者線終端装置 | |
| JP2746280B2 (ja) | 伝送装置の装置内監視方式 | |
| JPH0635733A (ja) | スタック検出方式 | |
| JP2510288B2 (ja) | 通信機器の試験処理方式 | |
| JP2954027B2 (ja) | 時分割多重化中継システム | |
| JP2531372B2 (ja) | 故障検出回路 | |
| JP2500609B2 (ja) | ケ―ブル誤接続監視方法 | |
| JPH05219084A (ja) | リングネットワークの監視方法 | |
| JP2689857B2 (ja) | 高速ディジタル専用回線の警報転送方式 | |
| JPS63245093A (ja) | 遠方監視装置 | |
| JPS59249A (ja) | 環状通信網の障害検出方式 | |
| JP2746144B2 (ja) | 選択系監視システム | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 | |
| JPH02146835A (ja) | 多重化回路 | |
| JPH0730617A (ja) | 装置内自己監視規制制御方式 | |
| JPS60192440A (ja) | 回線品質監視回路 |