JPH0226904B2 - - Google Patents
Info
- Publication number
- JPH0226904B2 JPH0226904B2 JP58107135A JP10713583A JPH0226904B2 JP H0226904 B2 JPH0226904 B2 JP H0226904B2 JP 58107135 A JP58107135 A JP 58107135A JP 10713583 A JP10713583 A JP 10713583A JP H0226904 B2 JPH0226904 B2 JP H0226904B2
- Authority
- JP
- Japan
- Prior art keywords
- polling
- bus
- communication control
- circuit
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 60
- 230000004044 response Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はマルチプロセツサシステムに係り、特
に共通バスを介して行われるプロセツサ相互間の
通信効率を向上するマルチプロセツサ間通信制御
方式に関す。
に共通バスを介して行われるプロセツサ相互間の
通信効率を向上するマルチプロセツサ間通信制御
方式に関す。
(b) 技術の背景
第１図は本発明の対象となるマルチプロセツサ
システムの一例を示す図である。第１図におい
て、本マルチプロセツサシステムは１個の管理プ
ロセツサMPRと、容量ｎ個の処理プロセツサ
CPRとから構成される。管理プロセツサMPRお
よび各処理プロセツサCPRは、それぞれ通信制
御装置CCUを介して共通バスBUSに接続され、
バス制御装置BCUの管理下で該共通バスBUSを
介して相互に通信を行う。バス制御装置BCUは、
所定の順序に従つて各通信制御装置CCUに共通
バスBUSを介する通信の要否を問合わせ（以後
ポーリングと称す）、所定期間内に通信を要求す
る応答信号が該当通信制御装置CCUから返送さ
れた場合には該通信制御装置CCUに共通バス
BUSの使用権を付与する。
システムの一例を示す図である。第１図におい
て、本マルチプロセツサシステムは１個の管理プ
ロセツサMPRと、容量ｎ個の処理プロセツサ
CPRとから構成される。管理プロセツサMPRお
よび各処理プロセツサCPRは、それぞれ通信制
御装置CCUを介して共通バスBUSに接続され、
バス制御装置BCUの管理下で該共通バスBUSを
介して相互に通信を行う。バス制御装置BCUは、
所定の順序に従つて各通信制御装置CCUに共通
バスBUSを介する通信の要否を問合わせ（以後
ポーリングと称す）、所定期間内に通信を要求す
る応答信号が該当通信制御装置CCUから返送さ
れた場合には該通信制御装置CCUに共通バス
BUSの使用権を付与する。
(c) 従来技術と問題点
第２図はこの種マルチプロセツサシステムにお
ける従来あるポーリング処理過程の一例を示す図
である。当該マルチプロセツサシステムは第１図
に示す如くｉ個（ｉ＜ｎ）の処理プロセツサ
CPRのみが通信制御装置CCUを介して共通バス
BUSに接続されているものとする。かかる場合
にも、従来あるバス制御装置BCUは全容量に相
当するｎ＋１個の通信制御装置CCUに対し、ポ
ーリングを行つていた。即ちバス制御装置BCU
は共通バスBUSに各通信制御装置CCUに付与さ
れている装置番号CN＝０乃至ｎを順次送出し、
所定期間ｔ内に通信を要求する応答信号が返送さ
れた場合には送出した装置番号CNを付与された
通信制御装置CCUに共通バスBUSの使用権を付
与し、該通信制御装置CCUが共通バスBUSを介
する通信を終了する迄、以後のポーリングを停止
する。また装置番号CNを送出した後所定期間ｔ
内に通信を要求する応答信号が返送されぬ場合に
は、送出した装置番号CNを付与された通信制御
装置CCUが通信を必要としないと判定し、次の
装置番号CNによるポーリングを開始する。本マ
ルチプロセツサシステムにおいては、装置番号
CN＝ｉ＋１乃至ｎを付与された通信制御装置
CCUは共通バスBUSに接続されていない為、通
信を要求する応答信号は当然返送されないにも拘
わらず、バス制御装置BCUはそれぞれ所定期間
ｔを費やしてポーリングを行つていた。
ける従来あるポーリング処理過程の一例を示す図
である。当該マルチプロセツサシステムは第１図
に示す如くｉ個（ｉ＜ｎ）の処理プロセツサ
CPRのみが通信制御装置CCUを介して共通バス
BUSに接続されているものとする。かかる場合
にも、従来あるバス制御装置BCUは全容量に相
当するｎ＋１個の通信制御装置CCUに対し、ポ
ーリングを行つていた。即ちバス制御装置BCU
は共通バスBUSに各通信制御装置CCUに付与さ
れている装置番号CN＝０乃至ｎを順次送出し、
所定期間ｔ内に通信を要求する応答信号が返送さ
れた場合には送出した装置番号CNを付与された
通信制御装置CCUに共通バスBUSの使用権を付
与し、該通信制御装置CCUが共通バスBUSを介
する通信を終了する迄、以後のポーリングを停止
する。また装置番号CNを送出した後所定期間ｔ
内に通信を要求する応答信号が返送されぬ場合に
は、送出した装置番号CNを付与された通信制御
装置CCUが通信を必要としないと判定し、次の
装置番号CNによるポーリングを開始する。本マ
ルチプロセツサシステムにおいては、装置番号
CN＝ｉ＋１乃至ｎを付与された通信制御装置
CCUは共通バスBUSに接続されていない為、通
信を要求する応答信号は当然返送されないにも拘
わらず、バス制御装置BCUはそれぞれ所定期間
ｔを費やしてポーリングを行つていた。
以上の説明から明らかな如く、従来あるマルチ
プロセツサ間通信制御方式においては、バス制御
装置BCUは通信制御装置CCUの共通バスBUSに
対する接続の有無に拘わらず、常に当該マルチプ
ロセツサシステムの容量に相当するｎ＋１個の通
信制御装置CCUに対してそれぞれ所定期間ｔ、
ポーリング周期Ｔ＝（ｎ＋１）ｔを費やしてポー
リングを行つており、共通バスBUSの使用効率
を低下させる欠点があつた。
プロセツサ間通信制御方式においては、バス制御
装置BCUは通信制御装置CCUの共通バスBUSに
対する接続の有無に拘わらず、常に当該マルチプ
ロセツサシステムの容量に相当するｎ＋１個の通
信制御装置CCUに対してそれぞれ所定期間ｔ、
ポーリング周期Ｔ＝（ｎ＋１）ｔを費やしてポー
リングを行つており、共通バスBUSの使用効率
を低下させる欠点があつた。
(d) 発明の目的
本発明の目的は、前述の如き従来あるマルチプ
ロセツサ間通信制御方式の欠点を除去し、かつバ
ス制御装置におけるポーリング制御機能に大幅な
改変を加えることなく共通バスに接続されている
プロセツサの数に応じてポーリング周期を合理化
し、共通バスの使用効率を向上させることに在
る。
ロセツサ間通信制御方式の欠点を除去し、かつバ
ス制御装置におけるポーリング制御機能に大幅な
改変を加えることなく共通バスに接続されている
プロセツサの数に応じてポーリング周期を合理化
し、共通バスの使用効率を向上させることに在
る。
(e) 発明の構成
この目的は本発明により一端にバス制御装置が
接続される共通バスには、複数個の処理プロセツ
サとこれら処理プロセツサの状態を管理する１個
の管理プロセツサが夫々通信制御装置を介して接
続可能で、共通バスを介する各プロセツサ間の通
信はバス制御装置より各通信制御装置に対するポ
ーリングの際所定時間内に応答信号を返送した通
信制御装置に対して与えられる共通バス使用権に
もとづいて行われるシステムにおいて、バス制御
装置にはポーリング制御回路、メモリ、選択回
路、ポーリング禁止回路が設けられ、メモリは管
理プロセツサより選択回路を介して与えられる各
通信制御装置の装置番号とポーリング要否情報と
を記憶し、ポーリングの際ポーリング制御回路よ
り共通バスに送出される装置番号は選択回路を介
してメモリにも与えられ、メモリは当該番号に対
応するポーリング要否情報をポーリング禁止回路
に与え、該回路はポーリング要情報の場合にはポ
ーリング制御回路のポーリング動作を継続させ、
ポーリング否情報の場合には当該装置番号に対す
るポーリング動作を直ちに中止させることによつ
て達成される。
接続される共通バスには、複数個の処理プロセツ
サとこれら処理プロセツサの状態を管理する１個
の管理プロセツサが夫々通信制御装置を介して接
続可能で、共通バスを介する各プロセツサ間の通
信はバス制御装置より各通信制御装置に対するポ
ーリングの際所定時間内に応答信号を返送した通
信制御装置に対して与えられる共通バス使用権に
もとづいて行われるシステムにおいて、バス制御
装置にはポーリング制御回路、メモリ、選択回
路、ポーリング禁止回路が設けられ、メモリは管
理プロセツサより選択回路を介して与えられる各
通信制御装置の装置番号とポーリング要否情報と
を記憶し、ポーリングの際ポーリング制御回路よ
り共通バスに送出される装置番号は選択回路を介
してメモリにも与えられ、メモリは当該番号に対
応するポーリング要否情報をポーリング禁止回路
に与え、該回路はポーリング要情報の場合にはポ
ーリング制御回路のポーリング動作を継続させ、
ポーリング否情報の場合には当該装置番号に対す
るポーリング動作を直ちに中止させることによつ
て達成される。
即ちポーリング制御回路は共通バスに接続され
る通信制御装置の最大接続予定数に合致して順次
ポーリングが可能なように設計されており、その
場合ポーリングに応答した通信制御装置がある場
合にはその装置に共通バスの使用権を与えそれが
通信を行なつている間は次のポーリングを中断す
るようにしており、このようにポーリング制御回
路はポーリング周期を変更する機能は予め有して
いる。しかしポーリングを間引いて行なうとか間
引かれる位置を変更するためにはポーリング制御
回路に大幅な変更を加えることが必要となる。
る通信制御装置の最大接続予定数に合致して順次
ポーリングが可能なように設計されており、その
場合ポーリングに応答した通信制御装置がある場
合にはその装置に共通バスの使用権を与えそれが
通信を行なつている間は次のポーリングを中断す
るようにしており、このようにポーリング制御回
路はポーリング周期を変更する機能は予め有して
いる。しかしポーリングを間引いて行なうとか間
引かれる位置を変更するためにはポーリング制御
回路に大幅な変更を加えることが必要となる。
しかしながら本発明によればバス制御装置には
メモリ、選択回路及びポーリング禁止回路を付加
し、ポーリング制御回路には従来有しているポー
リング周期変更機能にわずかの改変をするのみで
予定された総べてのポーリングを継続し、しかも
いまだ接続されていないか、または機能中断中の
通信制御装置に対してもポーリングを行なうが途
中で中止させることによつて共通バスに接続され
ているプロセツサの数に応じてポーリング周期を
合理化し、これによつて無駄なポーリング時間は
短縮され共通バスの使用効率は著るしく高められ
ることになる。
メモリ、選択回路及びポーリング禁止回路を付加
し、ポーリング制御回路には従来有しているポー
リング周期変更機能にわずかの改変をするのみで
予定された総べてのポーリングを継続し、しかも
いまだ接続されていないか、または機能中断中の
通信制御装置に対してもポーリングを行なうが途
中で中止させることによつて共通バスに接続され
ているプロセツサの数に応じてポーリング周期を
合理化し、これによつて無駄なポーリング時間は
短縮され共通バスの使用効率は著るしく高められ
ることになる。
(f) 発明の実施例
以下、本発明の一実施例を図面により説明す
る。第３図は本発明の一実施例によるバス制御装
置を示す図であり、第４図は本発明の一実施例に
よるポーリング処理過程を示す図である。なお、
全図を通じて同一符号は同一対象物を示す。また
対象とするマルチプロセツサシステムの構成は第
１図の通りとする。第３図において、バス制御装
置BCUは従来あるポーリング制御回路PCおよび
ドライバDV・レシーバRVの他に、各通信制御
装置CCUに対するポーリングの要否を示すポー
リング要否情報IDが装置番号CNに対応して格納
されるメモリＭと、メモリＭから出力されるポー
リング要否情報IDに対応してポーリングの中止
を制御するポーリング禁止回路JCとが設けられ
ている。管理プロセツサMPRはプロセツサ間通
信に先立ち、共通バスBUSに接続中の通信制御
装置CCU（０）乃至CCU(i)に対応するポーリング
要否情報IDは論理値０に設定し、共通バスBUS
に接続されていない通信制御装置CCU（ｉ＋１）
乃至CCU（ｎ）に対応するポーリング要否情報ID
は論理値１に設定し、バス制御装置BCU内の選
択回路SELを介してメモリＭに予め格納する。か
かる状態でポーリング制御回路PCは、最初に装
置番号CN＝０および同期信号SYNをドライバ
DVを介して共通バスBUSに送出する。なお装置
番号CNは選択回路SELを介してメモリＭにも伝
達される。メモリＭは伝達された装置番号CN＝
０に対応して格納されている論理値０のポーリン
グ要否情報IDを出力し、ポーリング禁止回路JC
に伝達する。論理値０のポーリング要否情報ID
を受信したポーリング禁止回路JCは、ポーリン
グ制御回路PCに対しポーリング中止信号IHを伝
達しない。その結果ポーリング制御回路PCは通
信制御装置CCU（０）から通信要求を示す論理値
１に設定された応答信号ASが返送されぬ侭所定
期間ｔ経過すると通信制御装置CCU（０）に対す
るポーリングを終了し、装置番号CN＝１および
同期信号SYNを共通バスBUSに送出し、通信制
御装置CCU(1)に対するポーリングを開始する。
今回も装置番号CN＝１を伝達されたメモリＭは
論理値０に設定されたポーリング要否情報IDを
ポーリング禁止回路JCに伝達し、ポーリング禁
止回路JCはポーリング中止信号IHをポーリング
制御回路PCに伝達しない。以下同様にしてポー
リング制御回路PCが通信制御装置CCU(i)に対す
るポーリングを終了した後、装置番号CN＝ｉ＋
１および同期信号SYNを共通バスBUSに送出し
て通信制御装置CCU（ｉ＋１）に対するポーリン
グを開始すると、メモリＭからは論理値１に設定
されたポーリング要否情報IDが出力され、ポー
リング禁止回路JCに伝達される。論理値１のポ
ーリング要否情報IDを受信したポーリング禁止
回路JCは、ポーリング中止信号IHをポーリング
制御回路PCに伝達する。該ポーリング中止信号
IHを受信したポーリング制御回路PCは、所定期
間ｔの経過を待たずに直ちに通信制御装置CCU
（ｉ＋１）に対するポーリングを中止し、装置番
号CN＝ｉ＋２および同期番号SYNを共通バス
BUSに送出して通信制御装置CCU（ｉ＋２）に対
するポーリングに移行する。今回もメモリＭから
は論理値１のポーリング要否情報IDが出力され、
ポーリング禁止回路JCからポーリング制御回路
PCにはポーリング中止信号IHが伝達される為、
ポーリング制御回路PCは直ちに通信制御装置
CCU（ｉ＋３）に対するポーリングに移行する。
その結果第４図に示される如く、共通バスBUS
に接続中の通信制御装置CCU（０）乃至CCU(i)に
対しては第２図におけると同様にそれぞれ所定期
間ｔを費やしてポーリングを行い、共通バス
BUSに未接続の通信制御装置CCU（ｉ＋１）乃至
CCU（ｎ）に対しては短期間t′の間にポーリング
を中止し、全ポーリング周期Ｔは第２図における
より遥かに短縮される。
る。第３図は本発明の一実施例によるバス制御装
置を示す図であり、第４図は本発明の一実施例に
よるポーリング処理過程を示す図である。なお、
全図を通じて同一符号は同一対象物を示す。また
対象とするマルチプロセツサシステムの構成は第
１図の通りとする。第３図において、バス制御装
置BCUは従来あるポーリング制御回路PCおよび
ドライバDV・レシーバRVの他に、各通信制御
装置CCUに対するポーリングの要否を示すポー
リング要否情報IDが装置番号CNに対応して格納
されるメモリＭと、メモリＭから出力されるポー
リング要否情報IDに対応してポーリングの中止
を制御するポーリング禁止回路JCとが設けられ
ている。管理プロセツサMPRはプロセツサ間通
信に先立ち、共通バスBUSに接続中の通信制御
装置CCU（０）乃至CCU(i)に対応するポーリング
要否情報IDは論理値０に設定し、共通バスBUS
に接続されていない通信制御装置CCU（ｉ＋１）
乃至CCU（ｎ）に対応するポーリング要否情報ID
は論理値１に設定し、バス制御装置BCU内の選
択回路SELを介してメモリＭに予め格納する。か
かる状態でポーリング制御回路PCは、最初に装
置番号CN＝０および同期信号SYNをドライバ
DVを介して共通バスBUSに送出する。なお装置
番号CNは選択回路SELを介してメモリＭにも伝
達される。メモリＭは伝達された装置番号CN＝
０に対応して格納されている論理値０のポーリン
グ要否情報IDを出力し、ポーリング禁止回路JC
に伝達する。論理値０のポーリング要否情報ID
を受信したポーリング禁止回路JCは、ポーリン
グ制御回路PCに対しポーリング中止信号IHを伝
達しない。その結果ポーリング制御回路PCは通
信制御装置CCU（０）から通信要求を示す論理値
１に設定された応答信号ASが返送されぬ侭所定
期間ｔ経過すると通信制御装置CCU（０）に対す
るポーリングを終了し、装置番号CN＝１および
同期信号SYNを共通バスBUSに送出し、通信制
御装置CCU(1)に対するポーリングを開始する。
今回も装置番号CN＝１を伝達されたメモリＭは
論理値０に設定されたポーリング要否情報IDを
ポーリング禁止回路JCに伝達し、ポーリング禁
止回路JCはポーリング中止信号IHをポーリング
制御回路PCに伝達しない。以下同様にしてポー
リング制御回路PCが通信制御装置CCU(i)に対す
るポーリングを終了した後、装置番号CN＝ｉ＋
１および同期信号SYNを共通バスBUSに送出し
て通信制御装置CCU（ｉ＋１）に対するポーリン
グを開始すると、メモリＭからは論理値１に設定
されたポーリング要否情報IDが出力され、ポー
リング禁止回路JCに伝達される。論理値１のポ
ーリング要否情報IDを受信したポーリング禁止
回路JCは、ポーリング中止信号IHをポーリング
制御回路PCに伝達する。該ポーリング中止信号
IHを受信したポーリング制御回路PCは、所定期
間ｔの経過を待たずに直ちに通信制御装置CCU
（ｉ＋１）に対するポーリングを中止し、装置番
号CN＝ｉ＋２および同期番号SYNを共通バス
BUSに送出して通信制御装置CCU（ｉ＋２）に対
するポーリングに移行する。今回もメモリＭから
は論理値１のポーリング要否情報IDが出力され、
ポーリング禁止回路JCからポーリング制御回路
PCにはポーリング中止信号IHが伝達される為、
ポーリング制御回路PCは直ちに通信制御装置
CCU（ｉ＋３）に対するポーリングに移行する。
その結果第４図に示される如く、共通バスBUS
に接続中の通信制御装置CCU（０）乃至CCU(i)に
対しては第２図におけると同様にそれぞれ所定期
間ｔを費やしてポーリングを行い、共通バス
BUSに未接続の通信制御装置CCU（ｉ＋１）乃至
CCU（ｎ）に対しては短期間t′の間にポーリング
を中止し、全ポーリング周期Ｔは第２図における
より遥かに短縮される。
以上の説明から明らかな如く、本実施例によれ
ば、バス制御装置BCUは、共通バスBUSに接続
中の通信制御装置CCU（０）乃至CCU(i)に対して
のみそれぞれ所定期間ｔを費やしてポーリングを
行い、共通バスBUSに未接続の通信制御装置
CCU（ｉ＋１）乃至CCU（ｎ）に対しては短期間
t′の間にポーリングを中止する為、ポーリング周
期Ｔは共通バスBUSに接続中の通信制御装置
CCU数に対応して最適に設定され、特に接続中
の通信制御装置CCUが少数の場合に大幅に短縮
される。
ば、バス制御装置BCUは、共通バスBUSに接続
中の通信制御装置CCU（０）乃至CCU(i)に対して
のみそれぞれ所定期間ｔを費やしてポーリングを
行い、共通バスBUSに未接続の通信制御装置
CCU（ｉ＋１）乃至CCU（ｎ）に対しては短期間
t′の間にポーリングを中止する為、ポーリング周
期Ｔは共通バスBUSに接続中の通信制御装置
CCU数に対応して最適に設定され、特に接続中
の通信制御装置CCUが少数の場合に大幅に短縮
される。
なお、第１図、第３図および第４図はあく迄本
発明の一実施例に過ぎず、例えば共通バスBUS
に対する通信制御装置CCUの接続状態は図示さ
れるものに限定されることは無く、管理プロセツ
サMPRが異常を検出した処理プロセツサCPRを
共通バスBUSから切離す場合にポーリング要否
情報IDを論理値１に設定する等、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。
発明の一実施例に過ぎず、例えば共通バスBUS
に対する通信制御装置CCUの接続状態は図示さ
れるものに限定されることは無く、管理プロセツ
サMPRが異常を検出した処理プロセツサCPRを
共通バスBUSから切離す場合にポーリング要否
情報IDを論理値１に設定する等、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。
(g) 発明の効果
以上、本発明によれば、共通バスに接続されて
いるプロセツサの数に応じて通信要否の間合わせ
周期を合理化し、共通バスの使用効率を向上させ
ることが可能となる。
いるプロセツサの数に応じて通信要否の間合わせ
周期を合理化し、共通バスの使用効率を向上させ
ることが可能となる。
第１図は本発明の対象となるマルチプロセツサ
システムの一例を示す図、第２図は従来あるポー
リング処理過程の一例を示す図、第３図は本発明
の一実施例によるバス制御装置を示す図であり、
第４図は本発明の一実施例によるポーリング処理
過程を示す図である。 図において、ASは応答信号、BCUはバス制御
装置、BUSは共通バス、CCUは通信制御装置、
CNは装置番号、CPRは処理プロセツサ、DVは
ドライバ、IDはポーリング要否情報、IHはポー
リング中止信号、JCはポーリング禁止回路、Ｍ
はメモリ、MPRは管理プロセツサ、PCはポーリ
ング制御回路、RVはレシーバ、SELは選択回
路、SYNは同期信号、Ｔは周期、ｔは期間、を
示す。
システムの一例を示す図、第２図は従来あるポー
リング処理過程の一例を示す図、第３図は本発明
の一実施例によるバス制御装置を示す図であり、
第４図は本発明の一実施例によるポーリング処理
過程を示す図である。 図において、ASは応答信号、BCUはバス制御
装置、BUSは共通バス、CCUは通信制御装置、
CNは装置番号、CPRは処理プロセツサ、DVは
ドライバ、IDはポーリング要否情報、IHはポー
リング中止信号、JCはポーリング禁止回路、Ｍ
はメモリ、MPRは管理プロセツサ、PCはポーリ
ング制御回路、RVはレシーバ、SELは選択回
路、SYNは同期信号、Ｔは周期、ｔは期間、を
示す。
Claims (1)
- １ 一端にバス制御装置が接続される共通バスに
は、複数個の処理プロセツサとこれら処理プロセ
ツサの状態を管理する１個の管理プロセツサが
夫々通信制御装置を介して接続可能で、共通バス
を介する各プロセツサ間の通信はバス制御装置よ
り各通信制御装置に対するポーリングの際所定時
間内に応答信号を返送した通信制御装置に対して
与えられる共通バス使用権にもとづいて行われる
システムにおいて、バス制御装置にはポーリング
制御回路、メモリ、選択回路、ポーリング禁止回
路が設けられ、メモリは管理プロセツサより選択
回路を介して与えられる各通信制御装置の装置番
号とポーリング要否情報とを記憶し、ポーリング
の際ポーリング制御回路より共通バスに送出され
る装置番号は選択回路を介してメモリにも与えら
れ、メモリは当該番号に対応するポーリング要否
情報をポーリング禁止回路に与え、該回路はポー
リング要情報の場合にはポーリング制御回路のポ
ーリング動作を継続させ、ポーリング否情報の場
合には当該装置番号に対するポーリング動作を直
ちに中止させることを特徴とするマルチプロセツ
サ間通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107135A JPS59231952A (ja) | 1983-06-15 | 1983-06-15 | マルチプロセツサ間通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107135A JPS59231952A (ja) | 1983-06-15 | 1983-06-15 | マルチプロセツサ間通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59231952A JPS59231952A (ja) | 1984-12-26 |
| JPH0226904B2 true JPH0226904B2 (ja) | 1990-06-13 |
Family
ID=14451389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107135A Granted JPS59231952A (ja) | 1983-06-15 | 1983-06-15 | マルチプロセツサ間通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231952A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502310B2 (ja) * | 1987-05-21 | 1996-05-29 | 日本電装株式会社 | 通信機能を有する制御装置 |
| JPS63289664A (ja) * | 1987-05-21 | 1988-11-28 | Matsushita Electric Ind Co Ltd | マルチｃｐｕ装置 |
| JP2501879B2 (ja) * | 1988-08-31 | 1996-05-29 | 富士通株式会社 | チャネルアクセス方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336115A (en) * | 1976-09-16 | 1978-04-04 | Fujitsu Ltd | Polling control system |
| JPS5652949A (en) * | 1979-10-05 | 1981-05-12 | Hitachi Ltd | Interruption control method |
-
1983
- 1983-06-15 JP JP58107135A patent/JPS59231952A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336115A (en) * | 1976-09-16 | 1978-04-04 | Fujitsu Ltd | Polling control system |
| JPS5652949A (en) * | 1979-10-05 | 1981-05-12 | Hitachi Ltd | Interruption control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59231952A (ja) | 1984-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888728A (en) | Multipoint link data-transmission control system | |
| JPH0475700B2 (ja) | ||
| JPH07210500A (ja) | データ転送制御装置 | |
| EP0886412B1 (en) | Device for monitoring periodicity of messages sent over a multiplexed transmission network with a CAN-type formation | |
| JPH0226904B2 (ja) | ||
| JP2632906B2 (ja) | 多重プロセッサシステム用のプロセッサモジュール自動判定システム | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPS63155249A (ja) | 装置間通信方式 | |
| JPH064465A (ja) | 共通バス制御方法 | |
| JPH04156741A (ja) | ループ・バス転送方式 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPH0628357B2 (ja) | デ−タ同報方法 | |
| JPH05324540A (ja) | 共通バス使用要求方式 | |
| JPS594053B2 (ja) | 障害通知方式 | |
| JPH0666807B2 (ja) | ループ通信システム | |
| JPH027240B2 (ja) | ||
| JPS61210463A (ja) | デ−タ転送制御方式 | |
| JPS61246859A (ja) | バス制御方式 | |
| JPH0523451B2 (ja) | ||
| JPS60177748A (ja) | 回線制御方式 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPS6354265B2 (ja) | ||
| JPS6188351A (ja) | プログラムロ−ド方式 | |
| JPH0142014B2 (ja) | ||
| JPS62171064A (ja) | バツフア回路 |