JPH02266605A - 低周波電力増幅回路 - Google Patents
低周波電力増幅回路Info
- Publication number
- JPH02266605A JPH02266605A JP8778389A JP8778389A JPH02266605A JP H02266605 A JPH02266605 A JP H02266605A JP 8778389 A JP8778389 A JP 8778389A JP 8778389 A JP8778389 A JP 8778389A JP H02266605 A JPH02266605 A JP H02266605A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- class
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 210000003899 penis Anatomy 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、低周波電力増幅回路に関するものである。
トランジスタ式低周波電力増幅回路は通常シングルエン
ドプッシュプル(以下5EPPという)回路、特に相補
正トランジスタを用いたダーリントン接続によるコンプ
リメンタリ5EPP回路が多用されている。これらの出
力段は1!源容量、トランジスタのコレクタ損失、放熱
板等の点で経済的に有利なり級又はそれに準じたAB級
で動作させるのが一般的であるが、クロスオーバ歪、ノ
ツチング歪等トランジスタのスイッチングに起因する歪
を伴う事が知られている。クロスオーバ歪についてはト
ランジスタにバイアス電流を多く流すことにより避けら
れ、ノツチング歪についてはトランジスタのスイッチン
グに起因するものでありプッシュプル回路ではA級動作
を採用しない限り避けがたいものである。
ドプッシュプル(以下5EPPという)回路、特に相補
正トランジスタを用いたダーリントン接続によるコンプ
リメンタリ5EPP回路が多用されている。これらの出
力段は1!源容量、トランジスタのコレクタ損失、放熱
板等の点で経済的に有利なり級又はそれに準じたAB級
で動作させるのが一般的であるが、クロスオーバ歪、ノ
ツチング歪等トランジスタのスイッチングに起因する歪
を伴う事が知られている。クロスオーバ歪についてはト
ランジスタにバイアス電流を多く流すことにより避けら
れ、ノツチング歪についてはトランジスタのスイッチン
グに起因するものでありプッシュプル回路ではA級動作
を採用しない限り避けがたいものである。
(問題を解決するための手段〕
本発明は上記の点に鑑み、トランジスタをA級動作させ
るとともに後続のトランジスタをB級に準じた準ABで
動作させ、信号が加えられた時正負いずれの半サイクル
においてもトランジスタをカットオフさせずバイアス電
流を流し続けるよう活力したものである。
るとともに後続のトランジスタをB級に準じた準ABで
動作させ、信号が加えられた時正負いずれの半サイクル
においてもトランジスタをカットオフさせずバイアス電
流を流し続けるよう活力したものである。
その回路補力は以下のごとくである。
各々電極々性の異なる二種のトランジスタの内第1のト
ランジスタのエミッタと第3のトランジスタのコレクタ
間を第1のダイオードにより接続し、第1及び第3のト
ランジスタと各々相補正の電極々性を有する第4のトラ
ンジスタのエミッタと第6のトランジスタのコレクタ間
を第2のダイオードで接続しこれら二種のトランジスタ
を各々異極性ダーリントン接続となし、これら二組のト
ランジスタ間において第1及び第4のトランジスタのエ
ミッタ・エミッタ間を抵抗で、ベース・ベース間をバイ
アス回路でそれぞれ接続し、第3及び第6のトランジス
タの両コレクタをそれぞれ抵抗を介して負荷に接続し、
第3のトランジスタと同極性を有する第2のトランジス
タのベースを第1のトランジスタのコレクタに第2のト
ランジスタのエミッタを第3のトランジスタのベースに
第2のトランジスタのコレクタを負荷に接続し、第6の
トランジスタと同極性を有する第5のトランジスタのベ
ースを第4のトランジスタのコレクタに第5のトランジ
スタのエミッタを第6のトランジスタのベースに第5の
トランジスタのコレクタを負荷に接続した低周波電力増
幅回路である。
ランジスタのエミッタと第3のトランジスタのコレクタ
間を第1のダイオードにより接続し、第1及び第3のト
ランジスタと各々相補正の電極々性を有する第4のトラ
ンジスタのエミッタと第6のトランジスタのコレクタ間
を第2のダイオードで接続しこれら二種のトランジスタ
を各々異極性ダーリントン接続となし、これら二組のト
ランジスタ間において第1及び第4のトランジスタのエ
ミッタ・エミッタ間を抵抗で、ベース・ベース間をバイ
アス回路でそれぞれ接続し、第3及び第6のトランジス
タの両コレクタをそれぞれ抵抗を介して負荷に接続し、
第3のトランジスタと同極性を有する第2のトランジス
タのベースを第1のトランジスタのコレクタに第2のト
ランジスタのエミッタを第3のトランジスタのベースに
第2のトランジスタのコレクタを負荷に接続し、第6の
トランジスタと同極性を有する第5のトランジスタのベ
ースを第4のトランジスタのコレクタに第5のトランジ
スタのエミッタを第6のトランジスタのベースに第5の
トランジスタのコレクタを負荷に接続した低周波電力増
幅回路である。
第1図は1本発明の一実施例の結線図である。
いま入力信号が加わり正の半サイクルにおいては、通常
ベース・エミッタ間電圧の変動分よりコレクタ電流の増
大による抵抗R3の電圧降下の方がより大きいから第2
のダイオードD2は順方向バイアス電圧に達せず開路す
る。従って抵抗R7の端子電圧変動分は微少にとどまり
、又抵抗R7と同一の電流が流れている第4のトランジ
スタQ4のエミッタ電流も無信号時におけるバイアス電
流からの減少分を微少にとどめることができる。
ベース・エミッタ間電圧の変動分よりコレクタ電流の増
大による抵抗R3の電圧降下の方がより大きいから第2
のダイオードD2は順方向バイアス電圧に達せず開路す
る。従って抵抗R7の端子電圧変動分は微少にとどまり
、又抵抗R7と同一の電流が流れている第4のトランジ
スタQ4のエミッタ電流も無信号時におけるバイアス電
流からの減少分を微少にとどめることができる。
負の半サイクルにおいても同様に第1のダイオードD1
が開略し、第1のトランジスタQ1をカットオフさせる
事なくバイアス電流を流し続ける。
が開略し、第1のトランジスタQ1をカットオフさせる
事なくバイアス電流を流し続ける。
これにより第2第3第5第6のトランジスタQ2゜Q3
、Q5、Q6のバイアス電流は、入力信号の正負に係ら
ずカットされることなく流し続けられる。
、Q5、Q6のバイアス電流は、入力信号の正負に係ら
ずカットされることなく流し続けられる。
第1のトランジスタ(NPN型)Qlはそのエミッタを
第1のダイオードD1を通じて第3のトランジスタ(P
NP型)Q3のコレクタに接続し。
第1のダイオードD1を通じて第3のトランジスタ(P
NP型)Q3のコレクタに接続し。
又コレクタを抵抗R1を介して電源1に接続するととも
に第2のトランジスタ(PNP型)Q2のベースに接続
する。第2のトランジスタQ2は。
に第2のトランジスタ(PNP型)Q2のベースに接続
する。第2のトランジスタQ2は。
エミッタを抵抗R2を介してN、源1に接続するととも
に第3のトランジスタQ3のベースに接続し。
に第3のトランジスタQ3のベースに接続し。
コレクタを負荷RLに接続し、負荷に正の半サイクルの
電流を供給する。第3のトランジスタQ3はエミッタを
電源1に、コクレクタを抵抗R3を介して負荷RLに接
続し、負荷に正の半サイクルの電流を供給する。第4の
トランジスタ(PNP型)Q4も同様にそのエミッタを
第2のダイオードD2を通じて第6のトランジスタ(N
PN型)Q6のコレクタに接続し、又コレクタを抵抗R
4を介して電源2に接続するとともに第5のトランジス
タ(NPN型)Q5のベースに接続する。第5のトラン
ジスタQ5は、エミッタを抵抗R5を介して電源2に接
続するとともに第6のトランジスタQ6のペニスに接続
し、コレクタを負荷RLに接続し、負荷に負の半サイク
ルの電流を供給する。第6のトランジスタQ6はエミッ
タを電源2に、コクレクタを抵抗R6を介して負荷RL
に接続し5負荷に負の半サイクルの電流を供給する。
電流を供給する。第3のトランジスタQ3はエミッタを
電源1に、コクレクタを抵抗R3を介して負荷RLに接
続し、負荷に正の半サイクルの電流を供給する。第4の
トランジスタ(PNP型)Q4も同様にそのエミッタを
第2のダイオードD2を通じて第6のトランジスタ(N
PN型)Q6のコレクタに接続し、又コレクタを抵抗R
4を介して電源2に接続するとともに第5のトランジス
タ(NPN型)Q5のベースに接続する。第5のトラン
ジスタQ5は、エミッタを抵抗R5を介して電源2に接
続するとともに第6のトランジスタQ6のペニスに接続
し、コレクタを負荷RLに接続し、負荷に負の半サイク
ルの電流を供給する。第6のトランジスタQ6はエミッ
タを電源2に、コクレクタを抵抗R6を介して負荷RL
に接続し5負荷に負の半サイクルの電流を供給する。
第1のトランジスタQ1と第4のトランジスタQ4のベ
ース・ベース間にバイアス回路3を挿入し。
ース・ベース間にバイアス回路3を挿入し。
無信号時トランジスタにバイアス電流を与える作用と、
エミッタ・エミッタ間に設けられた抵抗R7、第1第2
のダイオードD1、D2と共動し。
エミッタ・エミッタ間に設けられた抵抗R7、第1第2
のダイオードD1、D2と共動し。
正負いずれの半サイクルにおいてもトランジスタをカン
トオフさせない役割を持つ。
トオフさせない役割を持つ。
次に本発明の詳細な説明する。
第2図は、本実施例の動作を説明するための電圧分布を
示したものである。
示したものである。
無人力状態における各部の電圧分布は第1第2第3第4
第5第6のトランジスタQ1、Q2、Q3、Q4.Q5
.Q6のベース・エミッタ間電圧をVbe1.Vbe2
、Vbe3.Vbe4、Vbe5.Vbe6、第1第2
のダイオードD1゜D2の順方向電圧降下をVd1.V
d2.抵抗R7の端子電圧をVr、[抗R3,R6の端
子電圧は無信号時無視しえるから零、バイアス回路3の
端子電圧をvbとすれば、 V b −V b e 1− V b e 4 = V
r=Vd l+Vd 2 入力信号が加わり正の半サイクルにおいて負荷に供給す
る電流がI、第1第4のトランジスタQ1、Q4の動作
点の電圧変動分を+α、−βとすれば(Vb−(Vbe
1+(り−(Vbe4−β))=Vb−Vb e 1
−Vb e4− (a−β) =Vr−(α−β)
〔通常 V r > (α−β)〕通常ベース・エ
ミッタ間電圧の変動分よりコレクタ電流の増大による抵
抗R3の電圧降下の方がより大きいから (α−β)(I−R3 よって (Vr=(α−β)) <Vdl+Vd2+l−R3
よって第2のダイオードD2は順方向バイアス電圧に達
せず開路する。従って抵抗R7の端子電圧変動分は微少
にとどまり、又抵抗R7と同一の電流が流れている第4
のトランジスタQ4のエミッタ電流も無信号時における
バイアス電流からの減少分を微少にとどめることができ
る。負の半サイクルにおいても同様に第1のダイオード
D1が開路し、第1のトランジスタQ1をカットオフさ
せる事なくバイアス電流を流し続ける。
第5第6のトランジスタQ1、Q2、Q3、Q4.Q5
.Q6のベース・エミッタ間電圧をVbe1.Vbe2
、Vbe3.Vbe4、Vbe5.Vbe6、第1第2
のダイオードD1゜D2の順方向電圧降下をVd1.V
d2.抵抗R7の端子電圧をVr、[抗R3,R6の端
子電圧は無信号時無視しえるから零、バイアス回路3の
端子電圧をvbとすれば、 V b −V b e 1− V b e 4 = V
r=Vd l+Vd 2 入力信号が加わり正の半サイクルにおいて負荷に供給す
る電流がI、第1第4のトランジスタQ1、Q4の動作
点の電圧変動分を+α、−βとすれば(Vb−(Vbe
1+(り−(Vbe4−β))=Vb−Vb e 1
−Vb e4− (a−β) =Vr−(α−β)
〔通常 V r > (α−β)〕通常ベース・エ
ミッタ間電圧の変動分よりコレクタ電流の増大による抵
抗R3の電圧降下の方がより大きいから (α−β)(I−R3 よって (Vr=(α−β)) <Vdl+Vd2+l−R3
よって第2のダイオードD2は順方向バイアス電圧に達
せず開路する。従って抵抗R7の端子電圧変動分は微少
にとどまり、又抵抗R7と同一の電流が流れている第4
のトランジスタQ4のエミッタ電流も無信号時における
バイアス電流からの減少分を微少にとどめることができ
る。負の半サイクルにおいても同様に第1のダイオード
D1が開路し、第1のトランジスタQ1をカットオフさ
せる事なくバイアス電流を流し続ける。
無人力状態時に抵抗R7に流れるバイアス電流をIrと
すれば I r= (Vb−(Vb e 1+Vb e4))/
R7抵抗抵抗、R4を R1’; (Vbe2+Vbe3)/I rR44(V
b e 5+Vb e 6) / I rに設定する。
すれば I r= (Vb−(Vb e 1+Vb e4))/
R7抵抗抵抗、R4を R1’; (Vbe2+Vbe3)/I rR44(V
b e 5+Vb e 6) / I rに設定する。
このように設定すれば、第3第6のトランジスタQ3.
Q6のバイアス電流は、カットオフされることなく流し
続けることができる。
Q6のバイアス電流は、カットオフされることなく流し
続けることができる。
又、無人力状態時に第2第5のトランジスタQ2゜Q5
のエミッタに流れるバイアス電流をIq2、Iq5とす
れば I q 2 ’= V b e 3 / R2I q
5弁Vb e 6/R5 第3第6の1ヘランジスタQ3、Q6がカットオフされ
ないので、第3第6のトランジスタQ3、Q6のベース
・エミッタ間電圧Vbe3.Vbe6の変動分はわずか
である。従って、第2第5のトランジスタQ2、Q5を
A級動作させることができる。
のエミッタに流れるバイアス電流をIq2、Iq5とす
れば I q 2 ’= V b e 3 / R2I q
5弁Vb e 6/R5 第3第6の1ヘランジスタQ3、Q6がカットオフされ
ないので、第3第6のトランジスタQ3、Q6のベース
・エミッタ間電圧Vbe3.Vbe6の変動分はわずか
である。従って、第2第5のトランジスタQ2、Q5を
A級動作させることができる。
又、第3第6のトランジスタQ3、Q6をB級に準じた
準A級で動作させることができる。
準A級で動作させることができる。
なお、第3第6のトランジスタQ3.Q6のエミッタ電
源間に抵抗を挿入してもよい。
源間に抵抗を挿入してもよい。
以上説明したように第1のトランジスタQ1のバイアス
電流は信号の如何にかかわりなく、抵抗R7を通じて第
4のトランジスタQ4のエミッタに流入し、入力信号に
よって増大した電流は一方のダイオードを通じて負荷に
流し、他方のダイオードにより抵抗R7の端子電圧が変
動するのを阻止し、第1のトランジスタ及び第4のトラ
ンジスタがカットオフされるのを防ぐことができる。従
って、第2第3第5第6のトランジスタQ2、Q3、Q
5.Q6のバイアス電流は、カットオフされることなく
流し続けることができる。これにより、第2第5のトラ
ンジスタQ2、Q5をAR動作させることができ、かつ
第3第6のトランジスタQ3.Q6をB級に準じた動作
点を設定してもトランジスタのスイッチングに基ずくノ
ツチング歪を発生させることはない。
電流は信号の如何にかかわりなく、抵抗R7を通じて第
4のトランジスタQ4のエミッタに流入し、入力信号に
よって増大した電流は一方のダイオードを通じて負荷に
流し、他方のダイオードにより抵抗R7の端子電圧が変
動するのを阻止し、第1のトランジスタ及び第4のトラ
ンジスタがカットオフされるのを防ぐことができる。従
って、第2第3第5第6のトランジスタQ2、Q3、Q
5.Q6のバイアス電流は、カットオフされることなく
流し続けることができる。これにより、第2第5のトラ
ンジスタQ2、Q5をAR動作させることができ、かつ
第3第6のトランジスタQ3.Q6をB級に準じた動作
点を設定してもトランジスタのスイッチングに基ずくノ
ツチング歪を発生させることはない。
第1図は、本発明の一実施例の結線図である。
第2図は1本実施例の動作を説明するための電圧分布を
示したものである。 Ql、 Q2. Q3、 Q4. Q5、 Q6
・ ・ ・ ・第1第2第3第4第5第6のトランジス
タD1、D2・・・・第1第2のダイオード3・・・・
バイアス回路 R3、R4・・・・抵抗 RL・・・・負荷 第1図 特許B!J願人
示したものである。 Ql、 Q2. Q3、 Q4. Q5、 Q6
・ ・ ・ ・第1第2第3第4第5第6のトランジス
タD1、D2・・・・第1第2のダイオード3・・・・
バイアス回路 R3、R4・・・・抵抗 RL・・・・負荷 第1図 特許B!J願人
Claims (1)
- 各々電極々性の異なる二種のトランジスタの内第1のト
ランジスタのエミッタと第3のトランジスタのコレクタ
間を第1のダイオードにより接続し、第1及び第3のト
ランジスタと各々相補正の電極々性を有する第4のトラ
ンジスタのエミッタと第6のトランジスタのコレクタ間
を第2のダイオードで接続しこれら二種のトランジスタ
を各々異極性ダーリントン接続となし、これら二組のト
ランジスタ間において第1及び第4のトランジスタのエ
ミッタ・エミッタ間を抵抗で、ベース・ベース間をバイ
アス回路でそれぞれ接続し、第3及び第6のトランジス
タの両コレクタをそれぞれ抵抗を介して負荷に接続し、
第3のトランジスタと同極性を有する第2のトランジス
タのベースを第1のトランジスタのコレクタにエミッタ
を第3のトランジスタのベースにコレクタを負荷にそれ
ぞれ接続し、第6のトランジスタと同極性を有する第5
のトランジスタのベースを第4のトランジスタのコレク
タにエミッタを第6のトランジスタのベースにコレクタ
を負荷にそれぞれ接続したことを特徴とする低周波電力
増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8778389A JPH02266605A (ja) | 1989-04-06 | 1989-04-06 | 低周波電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8778389A JPH02266605A (ja) | 1989-04-06 | 1989-04-06 | 低周波電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02266605A true JPH02266605A (ja) | 1990-10-31 |
Family
ID=13924576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8778389A Pending JPH02266605A (ja) | 1989-04-06 | 1989-04-06 | 低周波電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02266605A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5030449A (ja) * | 1973-07-19 | 1975-03-26 |
-
1989
- 1989-04-06 JP JP8778389A patent/JPH02266605A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5030449A (ja) * | 1973-07-19 | 1975-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
JPS606131B2 (ja) | 電力増幅器 | |
JPH02266605A (ja) | 低周波電力増幅回路 | |
JPH077337A (ja) | 両極性電圧/電流変換回路 | |
JPH04189007A (ja) | 差動アンプ回路 | |
JP2783797B2 (ja) | 差動出力コンパレータ | |
JPH067377Y2 (ja) | 電流源装置 | |
US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
JPS6114174Y2 (ja) | ||
JPH0535613Y2 (ja) | ||
JPS5814610A (ja) | プツシユプル増幅器 | |
JPS6244574Y2 (ja) | ||
JPH0441612Y2 (ja) | ||
JPS6119546Y2 (ja) | ||
JP3116595B2 (ja) | 演算増幅回路 | |
JPH024503Y2 (ja) | ||
JPH03744Y2 (ja) | ||
JP2569810B2 (ja) | アナログスイッチ | |
JPS6119547Y2 (ja) | ||
JPH01115205A (ja) | 最大値出力回路 | |
EP0731921A1 (en) | Extreme level circuit | |
JPS6029247B2 (ja) | プツシユプル増幅器 | |
JPH04208709A (ja) | 電圧比較用半導体装置 | |
JPS62101108A (ja) | ボルテ−ジ・フオロワ | |
JPS58213510A (ja) | 増幅回路 |