JPH02266605A - 低周波電力増幅回路 - Google Patents
低周波電力増幅回路Info
- Publication number
- JPH02266605A JPH02266605A JP8778389A JP8778389A JPH02266605A JP H02266605 A JPH02266605 A JP H02266605A JP 8778389 A JP8778389 A JP 8778389A JP 8778389 A JP8778389 A JP 8778389A JP H02266605 A JPH02266605 A JP H02266605A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- class
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 210000003899 penis Anatomy 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、低周波電力増幅回路に関するものである。
トランジスタ式低周波電力増幅回路は通常シングルエン
ドプッシュプル（以下５ＥＰＰという）回路、特に相補
正トランジスタを用いたダーリントン接続によるコンプ
リメンタリ５ＥＰＰ回路が多用されている。これらの出
力段は１！源容量、トランジスタのコレクタ損失、放熱
板等の点で経済的に有利なり級又はそれに準じたＡＢ級
で動作させるのが一般的であるが、クロスオーバ歪、ノ
ツチング歪等トランジスタのスイッチングに起因する歪
を伴う事が知られている。クロスオーバ歪についてはト
ランジスタにバイアス電流を多く流すことにより避けら
れ、ノツチング歪についてはトランジスタのスイッチン
グに起因するものでありプッシュプル回路ではＡ級動作
を採用しない限り避けがたいものである。
ドプッシュプル（以下５ＥＰＰという）回路、特に相補
正トランジスタを用いたダーリントン接続によるコンプ
リメンタリ５ＥＰＰ回路が多用されている。これらの出
力段は１！源容量、トランジスタのコレクタ損失、放熱
板等の点で経済的に有利なり級又はそれに準じたＡＢ級
で動作させるのが一般的であるが、クロスオーバ歪、ノ
ツチング歪等トランジスタのスイッチングに起因する歪
を伴う事が知られている。クロスオーバ歪についてはト
ランジスタにバイアス電流を多く流すことにより避けら
れ、ノツチング歪についてはトランジスタのスイッチン
グに起因するものでありプッシュプル回路ではＡ級動作
を採用しない限り避けがたいものである。
（問題を解決するための手段〕
本発明は上記の点に鑑み、トランジスタをＡ級動作させ
るとともに後続のトランジスタをＢ級に準じた準ＡＢで
動作させ、信号が加えられた時正負いずれの半サイクル
においてもトランジスタをカットオフさせずバイアス電
流を流し続けるよう活力したものである。
るとともに後続のトランジスタをＢ級に準じた準ＡＢで
動作させ、信号が加えられた時正負いずれの半サイクル
においてもトランジスタをカットオフさせずバイアス電
流を流し続けるよう活力したものである。
その回路補力は以下のごとくである。
各々電極々性の異なる二種のトランジスタの内第１のト
ランジスタのエミッタと第３のトランジスタのコレクタ
間を第１のダイオードにより接続し、第１及び第３のト
ランジスタと各々相補正の電極々性を有する第４のトラ
ンジスタのエミッタと第６のトランジスタのコレクタ間
を第２のダイオードで接続しこれら二種のトランジスタ
を各々異極性ダーリントン接続となし、これら二組のト
ランジスタ間において第１及び第４のトランジスタのエ
ミッタ・エミッタ間を抵抗で、ベース・ベース間をバイ
アス回路でそれぞれ接続し、第３及び第６のトランジス
タの両コレクタをそれぞれ抵抗を介して負荷に接続し、
第３のトランジスタと同極性を有する第２のトランジス
タのベースを第１のトランジスタのコレクタに第２のト
ランジスタのエミッタを第３のトランジスタのベースに
第２のトランジスタのコレクタを負荷に接続し、第６の
トランジスタと同極性を有する第５のトランジスタのベ
ースを第４のトランジスタのコレクタに第５のトランジ
スタのエミッタを第６のトランジスタのベースに第５の
トランジスタのコレクタを負荷に接続した低周波電力増
幅回路である。
ランジスタのエミッタと第３のトランジスタのコレクタ
間を第１のダイオードにより接続し、第１及び第３のト
ランジスタと各々相補正の電極々性を有する第４のトラ
ンジスタのエミッタと第６のトランジスタのコレクタ間
を第２のダイオードで接続しこれら二種のトランジスタ
を各々異極性ダーリントン接続となし、これら二組のト
ランジスタ間において第１及び第４のトランジスタのエ
ミッタ・エミッタ間を抵抗で、ベース・ベース間をバイ
アス回路でそれぞれ接続し、第３及び第６のトランジス
タの両コレクタをそれぞれ抵抗を介して負荷に接続し、
第３のトランジスタと同極性を有する第２のトランジス
タのベースを第１のトランジスタのコレクタに第２のト
ランジスタのエミッタを第３のトランジスタのベースに
第２のトランジスタのコレクタを負荷に接続し、第６の
トランジスタと同極性を有する第５のトランジスタのベ
ースを第４のトランジスタのコレクタに第５のトランジ
スタのエミッタを第６のトランジスタのベースに第５の
トランジスタのコレクタを負荷に接続した低周波電力増
幅回路である。
第１図は１本発明の一実施例の結線図である。
いま入力信号が加わり正の半サイクルにおいては、通常
ベース・エミッタ間電圧の変動分よりコレクタ電流の増
大による抵抗Ｒ３の電圧降下の方がより大きいから第２
のダイオードＤ２は順方向バイアス電圧に達せず開路す
る。従って抵抗Ｒ７の端子電圧変動分は微少にとどまり
、又抵抗Ｒ７と同一の電流が流れている第４のトランジ
スタＱ４のエミッタ電流も無信号時におけるバイアス電
流からの減少分を微少にとどめることができる。
ベース・エミッタ間電圧の変動分よりコレクタ電流の増
大による抵抗Ｒ３の電圧降下の方がより大きいから第２
のダイオードＤ２は順方向バイアス電圧に達せず開路す
る。従って抵抗Ｒ７の端子電圧変動分は微少にとどまり
、又抵抗Ｒ７と同一の電流が流れている第４のトランジ
スタＱ４のエミッタ電流も無信号時におけるバイアス電
流からの減少分を微少にとどめることができる。
負の半サイクルにおいても同様に第１のダイオードＤ１
が開略し、第１のトランジスタＱ１をカットオフさせる
事なくバイアス電流を流し続ける。
が開略し、第１のトランジスタＱ１をカットオフさせる
事なくバイアス電流を流し続ける。
これにより第２第３第５第６のトランジスタＱ２゜Ｑ３
、Ｑ５、Ｑ６のバイアス電流は、入力信号の正負に係ら
ずカットされることなく流し続けられる。
、Ｑ５、Ｑ６のバイアス電流は、入力信号の正負に係ら
ずカットされることなく流し続けられる。
第１のトランジスタ（ＮＰＮ型）Ｑｌはそのエミッタを
第１のダイオードＤ１を通じて第３のトランジスタ（Ｐ
ＮＰ型）Ｑ３のコレクタに接続し。
第１のダイオードＤ１を通じて第３のトランジスタ（Ｐ
ＮＰ型）Ｑ３のコレクタに接続し。
又コレクタを抵抗Ｒ１を介して電源１に接続するととも
に第２のトランジスタ（ＰＮＰ型）Ｑ２のベースに接続
する。第２のトランジスタＱ２は。
に第２のトランジスタ（ＰＮＰ型）Ｑ２のベースに接続
する。第２のトランジスタＱ２は。
エミッタを抵抗Ｒ２を介してＮ、源１に接続するととも
に第３のトランジスタＱ３のベースに接続し。
に第３のトランジスタＱ３のベースに接続し。
コレクタを負荷ＲＬに接続し、負荷に正の半サイクルの
電流を供給する。第３のトランジスタＱ３はエミッタを
電源１に、コクレクタを抵抗Ｒ３を介して負荷ＲＬに接
続し、負荷に正の半サイクルの電流を供給する。第４の
トランジスタ（ＰＮＰ型）Ｑ４も同様にそのエミッタを
第２のダイオードＤ２を通じて第６のトランジスタ（Ｎ
ＰＮ型）Ｑ６のコレクタに接続し、又コレクタを抵抗Ｒ
４を介して電源２に接続するとともに第５のトランジス
タ（ＮＰＮ型）Ｑ５のベースに接続する。第５のトラン
ジスタＱ５は、エミッタを抵抗Ｒ５を介して電源２に接
続するとともに第６のトランジスタＱ６のペニスに接続
し、コレクタを負荷ＲＬに接続し、負荷に負の半サイク
ルの電流を供給する。第６のトランジスタＱ６はエミッ
タを電源２に、コクレクタを抵抗Ｒ６を介して負荷ＲＬ
に接続し５負荷に負の半サイクルの電流を供給する。
電流を供給する。第３のトランジスタＱ３はエミッタを
電源１に、コクレクタを抵抗Ｒ３を介して負荷ＲＬに接
続し、負荷に正の半サイクルの電流を供給する。第４の
トランジスタ（ＰＮＰ型）Ｑ４も同様にそのエミッタを
第２のダイオードＤ２を通じて第６のトランジスタ（Ｎ
ＰＮ型）Ｑ６のコレクタに接続し、又コレクタを抵抗Ｒ
４を介して電源２に接続するとともに第５のトランジス
タ（ＮＰＮ型）Ｑ５のベースに接続する。第５のトラン
ジスタＱ５は、エミッタを抵抗Ｒ５を介して電源２に接
続するとともに第６のトランジスタＱ６のペニスに接続
し、コレクタを負荷ＲＬに接続し、負荷に負の半サイク
ルの電流を供給する。第６のトランジスタＱ６はエミッ
タを電源２に、コクレクタを抵抗Ｒ６を介して負荷ＲＬ
に接続し５負荷に負の半サイクルの電流を供給する。
第１のトランジスタＱ１と第４のトランジスタＱ４のベ
ース・ベース間にバイアス回路３を挿入し。
ース・ベース間にバイアス回路３を挿入し。
無信号時トランジスタにバイアス電流を与える作用と、
エミッタ・エミッタ間に設けられた抵抗Ｒ７、第１第２
のダイオードＤ１、Ｄ２と共動し。
エミッタ・エミッタ間に設けられた抵抗Ｒ７、第１第２
のダイオードＤ１、Ｄ２と共動し。
正負いずれの半サイクルにおいてもトランジスタをカン
トオフさせない役割を持つ。
トオフさせない役割を持つ。
次に本発明の詳細な説明する。
第２図は、本実施例の動作を説明するための電圧分布を
示したものである。
示したものである。
無人力状態における各部の電圧分布は第１第２第３第４
第５第６のトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４．Ｑ５
．Ｑ６のベース・エミッタ間電圧をＶｂｅ１．Ｖｂｅ２
、Ｖｂｅ３．Ｖｂｅ４、Ｖｂｅ５．Ｖｂｅ６、第１第２
のダイオードＤ１゜Ｄ２の順方向電圧降下をＶｄ１．Ｖ
ｄ２．抵抗Ｒ７の端子電圧をＶｒ、［抗Ｒ３，Ｒ６の端
子電圧は無信号時無視しえるから零、バイアス回路３の
端子電圧をｖｂとすれば、 Ｖ ｂ −Ｖ ｂ ｅ １− Ｖ ｂ ｅ ４ ＝ Ｖ
ｒ＝Ｖｄ ｌ＋Ｖｄ ２ 入力信号が加わり正の半サイクルにおいて負荷に供給す
る電流がＩ、第１第４のトランジスタＱ１、Ｑ４の動作
点の電圧変動分を＋α、−βとすれば（Ｖｂ−（Ｖｂｅ
１＋（り−（Ｖｂｅ４−β））＝Ｖｂ−Ｖｂ ｅ １
−Ｖｂ ｅ４− （ａ−β） ＝Ｖｒ−（α−β）
〔通常 Ｖ ｒ ＞ （α−β）〕通常ベース・エ
ミッタ間電圧の変動分よりコレクタ電流の増大による抵
抗Ｒ３の電圧降下の方がより大きいから （α−β）（Ｉ−Ｒ３ よって （Ｖｒ＝（α−β）） ＜Ｖｄｌ＋Ｖｄ２＋ｌ−Ｒ３
よって第２のダイオードＤ２は順方向バイアス電圧に達
せず開路する。従って抵抗Ｒ７の端子電圧変動分は微少
にとどまり、又抵抗Ｒ７と同一の電流が流れている第４
のトランジスタＱ４のエミッタ電流も無信号時における
バイアス電流からの減少分を微少にとどめることができ
る。負の半サイクルにおいても同様に第１のダイオード
Ｄ１が開路し、第１のトランジスタＱ１をカットオフさ
せる事なくバイアス電流を流し続ける。
第５第６のトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４．Ｑ５
．Ｑ６のベース・エミッタ間電圧をＶｂｅ１．Ｖｂｅ２
、Ｖｂｅ３．Ｖｂｅ４、Ｖｂｅ５．Ｖｂｅ６、第１第２
のダイオードＤ１゜Ｄ２の順方向電圧降下をＶｄ１．Ｖ
ｄ２．抵抗Ｒ７の端子電圧をＶｒ、［抗Ｒ３，Ｒ６の端
子電圧は無信号時無視しえるから零、バイアス回路３の
端子電圧をｖｂとすれば、 Ｖ ｂ −Ｖ ｂ ｅ １− Ｖ ｂ ｅ ４ ＝ Ｖ
ｒ＝Ｖｄ ｌ＋Ｖｄ ２ 入力信号が加わり正の半サイクルにおいて負荷に供給す
る電流がＩ、第１第４のトランジスタＱ１、Ｑ４の動作
点の電圧変動分を＋α、−βとすれば（Ｖｂ−（Ｖｂｅ
１＋（り−（Ｖｂｅ４−β））＝Ｖｂ−Ｖｂ ｅ １
−Ｖｂ ｅ４− （ａ−β） ＝Ｖｒ−（α−β）
〔通常 Ｖ ｒ ＞ （α−β）〕通常ベース・エ
ミッタ間電圧の変動分よりコレクタ電流の増大による抵
抗Ｒ３の電圧降下の方がより大きいから （α−β）（Ｉ−Ｒ３ よって （Ｖｒ＝（α−β）） ＜Ｖｄｌ＋Ｖｄ２＋ｌ−Ｒ３
よって第２のダイオードＤ２は順方向バイアス電圧に達
せず開路する。従って抵抗Ｒ７の端子電圧変動分は微少
にとどまり、又抵抗Ｒ７と同一の電流が流れている第４
のトランジスタＱ４のエミッタ電流も無信号時における
バイアス電流からの減少分を微少にとどめることができ
る。負の半サイクルにおいても同様に第１のダイオード
Ｄ１が開路し、第１のトランジスタＱ１をカットオフさ
せる事なくバイアス電流を流し続ける。
無人力状態時に抵抗Ｒ７に流れるバイアス電流をＩｒと
すれば Ｉ ｒ＝ （Ｖｂ−（Ｖｂ ｅ １＋Ｖｂ ｅ４））／
Ｒ７抵抗抵抗、Ｒ４を Ｒ１’； （Ｖｂｅ２＋Ｖｂｅ３）／Ｉ ｒＲ４４（Ｖ
ｂ ｅ ５＋Ｖｂ ｅ ６） ／ Ｉ ｒに設定する。
すれば Ｉ ｒ＝ （Ｖｂ−（Ｖｂ ｅ １＋Ｖｂ ｅ４））／
Ｒ７抵抗抵抗、Ｒ４を Ｒ１’； （Ｖｂｅ２＋Ｖｂｅ３）／Ｉ ｒＲ４４（Ｖ
ｂ ｅ ５＋Ｖｂ ｅ ６） ／ Ｉ ｒに設定する。
このように設定すれば、第３第６のトランジスタＱ３．
Ｑ６のバイアス電流は、カットオフされることなく流し
続けることができる。
Ｑ６のバイアス電流は、カットオフされることなく流し
続けることができる。
又、無人力状態時に第２第５のトランジスタＱ２゜Ｑ５
のエミッタに流れるバイアス電流をＩｑ２、Ｉｑ５とす
れば Ｉ ｑ ２ ’＝ Ｖ ｂ ｅ ３ ／ Ｒ２Ｉ ｑ
５弁Ｖｂ ｅ ６／Ｒ５ 第３第６の１ヘランジスタＱ３、Ｑ６がカットオフされ
ないので、第３第６のトランジスタＱ３、Ｑ６のベース
・エミッタ間電圧Ｖｂｅ３．Ｖｂｅ６の変動分はわずか
である。従って、第２第５のトランジスタＱ２、Ｑ５を
Ａ級動作させることができる。
のエミッタに流れるバイアス電流をＩｑ２、Ｉｑ５とす
れば Ｉ ｑ ２ ’＝ Ｖ ｂ ｅ ３ ／ Ｒ２Ｉ ｑ
５弁Ｖｂ ｅ ６／Ｒ５ 第３第６の１ヘランジスタＱ３、Ｑ６がカットオフされ
ないので、第３第６のトランジスタＱ３、Ｑ６のベース
・エミッタ間電圧Ｖｂｅ３．Ｖｂｅ６の変動分はわずか
である。従って、第２第５のトランジスタＱ２、Ｑ５を
Ａ級動作させることができる。
又、第３第６のトランジスタＱ３、Ｑ６をＢ級に準じた
準Ａ級で動作させることができる。
準Ａ級で動作させることができる。
なお、第３第６のトランジスタＱ３．Ｑ６のエミッタ電
源間に抵抗を挿入してもよい。
源間に抵抗を挿入してもよい。
以上説明したように第１のトランジスタＱ１のバイアス
電流は信号の如何にかかわりなく、抵抗Ｒ７を通じて第
４のトランジスタＱ４のエミッタに流入し、入力信号に
よって増大した電流は一方のダイオードを通じて負荷に
流し、他方のダイオードにより抵抗Ｒ７の端子電圧が変
動するのを阻止し、第１のトランジスタ及び第４のトラ
ンジスタがカットオフされるのを防ぐことができる。従
って、第２第３第５第６のトランジスタＱ２、Ｑ３、Ｑ
５．Ｑ６のバイアス電流は、カットオフされることなく
流し続けることができる。これにより、第２第５のトラ
ンジスタＱ２、Ｑ５をＡＲ動作させることができ、かつ
第３第６のトランジスタＱ３．Ｑ６をＢ級に準じた動作
点を設定してもトランジスタのスイッチングに基ずくノ
ツチング歪を発生させることはない。
電流は信号の如何にかかわりなく、抵抗Ｒ７を通じて第
４のトランジスタＱ４のエミッタに流入し、入力信号に
よって増大した電流は一方のダイオードを通じて負荷に
流し、他方のダイオードにより抵抗Ｒ７の端子電圧が変
動するのを阻止し、第１のトランジスタ及び第４のトラ
ンジスタがカットオフされるのを防ぐことができる。従
って、第２第３第５第６のトランジスタＱ２、Ｑ３、Ｑ
５．Ｑ６のバイアス電流は、カットオフされることなく
流し続けることができる。これにより、第２第５のトラ
ンジスタＱ２、Ｑ５をＡＲ動作させることができ、かつ
第３第６のトランジスタＱ３．Ｑ６をＢ級に準じた動作
点を設定してもトランジスタのスイッチングに基ずくノ
ツチング歪を発生させることはない。
第１図は、本発明の一実施例の結線図である。
第２図は１本実施例の動作を説明するための電圧分布を
示したものである。 Ｑｌ、 Ｑ２． Ｑ３、 Ｑ４． Ｑ５、 Ｑ６
・ ・ ・ ・第１第２第３第４第５第６のトランジス
タＤ１、Ｄ２・・・・第１第２のダイオード３・・・・
バイアス回路 Ｒ３、Ｒ４・・・・抵抗 ＲＬ・・・・負荷 第１図 特許Ｂ！Ｊ願人
示したものである。 Ｑｌ、 Ｑ２． Ｑ３、 Ｑ４． Ｑ５、 Ｑ６
・ ・ ・ ・第１第２第３第４第５第６のトランジス
タＤ１、Ｄ２・・・・第１第２のダイオード３・・・・
バイアス回路 Ｒ３、Ｒ４・・・・抵抗 ＲＬ・・・・負荷 第１図 特許Ｂ！Ｊ願人
Claims (1)
- 各々電極々性の異なる二種のトランジスタの内第１のト
ランジスタのエミッタと第３のトランジスタのコレクタ
間を第１のダイオードにより接続し、第１及び第３のト
ランジスタと各々相補正の電極々性を有する第４のトラ
ンジスタのエミッタと第６のトランジスタのコレクタ間
を第２のダイオードで接続しこれら二種のトランジスタ
を各々異極性ダーリントン接続となし、これら二組のト
ランジスタ間において第１及び第４のトランジスタのエ
ミッタ・エミッタ間を抵抗で、ベース・ベース間をバイ
アス回路でそれぞれ接続し、第３及び第６のトランジス
タの両コレクタをそれぞれ抵抗を介して負荷に接続し、
第３のトランジスタと同極性を有する第２のトランジス
タのベースを第１のトランジスタのコレクタにエミッタ
を第３のトランジスタのベースにコレクタを負荷にそれ
ぞれ接続し、第６のトランジスタと同極性を有する第５
のトランジスタのベースを第４のトランジスタのコレク
タにエミッタを第６のトランジスタのベースにコレクタ
を負荷にそれぞれ接続したことを特徴とする低周波電力
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8778389A JPH02266605A (ja) | 1989-04-06 | 1989-04-06 | 低周波電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8778389A JPH02266605A (ja) | 1989-04-06 | 1989-04-06 | 低周波電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02266605A true JPH02266605A (ja) | 1990-10-31 |
Family
ID=13924576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8778389A Pending JPH02266605A (ja) | 1989-04-06 | 1989-04-06 | 低周波電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02266605A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030449A (ja) * | 1973-07-19 | 1975-03-26 |
-
1989
- 1989-04-06 JP JP8778389A patent/JPH02266605A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030449A (ja) * | 1973-07-19 | 1975-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPS606131B2 (ja) | 電力増幅器 | |
| JPH02266605A (ja) | 低周波電力増幅回路 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| JPH067377Y2 (ja) | 電流源装置 | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JPS6114174Y2 (ja) | ||
| JPH0535613Y2 (ja) | ||
| JPS5814610A (ja) | プツシユプル増幅器 | |
| JPS6244574Y2 (ja) | ||
| JPH0441612Y2 (ja) | ||
| JPS6119546Y2 (ja) | ||
| JP3116595B2 (ja) | 演算増幅回路 | |
| JPH024503Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JP2569810B2 (ja) | アナログスイッチ | |
| JPS6119547Y2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| EP0731921A1 (en) | Extreme level circuit | |
| JPS6029247B2 (ja) | プツシユプル増幅器 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS62101108A (ja) | ボルテ−ジ・フオロワ | |
| JPS58213510A (ja) | 増幅回路 |