JPH0226080A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH0226080A
JPH0226080A JP63175675A JP17567588A JPH0226080A JP H0226080 A JPH0226080 A JP H0226080A JP 63175675 A JP63175675 A JP 63175675A JP 17567588 A JP17567588 A JP 17567588A JP H0226080 A JPH0226080 A JP H0226080A
Authority
JP
Japan
Prior art keywords
solid
state image
transparent substrate
control
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63175675A
Other languages
English (en)
Inventor
Yoshiro Nishimura
芳郎 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP63175675A priority Critical patent/JPH0226080A/ja
Publication of JPH0226080A publication Critical patent/JPH0226080A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、光学的な画像情報を電気的な信号に変換する
固体撮像素子を組み込んだ半導体素子に関するものであ
る。
[従来の技術] 近年、撮像管に代わる電子の眼として光学的な画像情報
を電気的な信号に変換する固体撮像素子が注目されてい
る。
この固体撮像素子を構成する光電変換デバイスとして自
己走査フォトダイオード、CODフォトセンサ、COD
とフォトダイオードアレイ。
BBD、MOSフォトトランジスタ等があり、これをラ
イン状またはマトリックス状に配列し受光部を形成して
いる。この受光部に走査回路や各画素を選択切換するス
イッチング回路等の受光部ICを組み込んで固定撮像素
子が構成されている。
従来、この固体撮像素子を組み込んだ半導体素子として
第11図に示すように、基板101上に受光部102a
を透明基板1・03で保護した固体撮像素子102と、
制御用IC104を隣接させてタイボンドし、基板10
1の配線パターン105に固体撮像素子102の電極バ
ッド106および制御用IC104の電極パッド107
をワイヤー108,109で接続し、固体撮像素子10
2と制御用IC104を樹脂110,111で封止した
ものがある。
上記制御用IC104には、インターフェイス回路や信
号処理回路、さらにマイコンの制御回路、マイコン基準
電圧発生回路等が含まれる。
[発明が解決しようとする課題] ところが、上述の従来技術にあっては、基板101上に
固定撮像素子102と制御用lClO4を平面的に実装
するため、実装スペースが大きくなり半導体素子の小形
化を図ることができなかった。
本発明は、上記の問題点に着目してなされたもので、固
体撮像素子と制御用ICの実装スペースを小さくし容易
に小形化を図り得る半導体素子を提供することを目的と
する。
[課題を解決するための手段および作用]本発明は、固
体撮像素子の受光部に対応する透明基板の透孔窓の周囲
に制御用ICを形成したことを特徴とする。また、透明
基板に一体に形成された裏面照射型固体撮像素子の下方
に制御用ICを配設したことを特徴とする。このような
構成によれば、固体撮像素子と同一の場所に制御用IC
を実装することができる。
[実施例] 以下、本発明の一実施例を図面に従い説明する。第1図
、第2図において1は、光電変換デバイスをライン状ま
たはマトリックス状に配列して受光部を形成した固体撮
像素子で、この固体撮像素子1には走査回路や各画素を
選択切換するスイッチング回路等の受光部ICが組み込
まれている。この固体撮像素子1を基板2の凹部2aに
グイボンドし、固体撮像素子1の電極パッド3と基板2
の配線パターン4をワイヤー5で接続する。
このワイヤーボンドは後述する樹脂封止の前に行なうこ
ともできる。上記固体撮像素子1の受光面上に制御用I
C付き透明基板6を配設する。
制御用IC付き透明基板6は、例えばサファイア基板や
ガラス板等の透明基板7にエピタキシャル成長装置でS
i層を形成し、固体撮像素子1の受光部と対応する領域
の周囲に酸化、拡散。
フォトリソ等を繰返し行なって制御用IC8を作り込む
。制御用IC8は上記l!!l!造方法に限られるもの
ではなく、他の製造方法により作ることもできる。肢漫
に、第3図に示すように固体撮像素子1の受光部と対応
する領域内のSi層をエツチングして透孔窓9を形成し
である。この制御用IC8には、例えばインターフェイ
ス回路や信号処理回路、さらにマイコンの制御回路、マ
イコン基準電圧発生回路が含まれる。
上記、制御用IC8側に形成されたAI配線10に、固
体撮像素子1と電気的に接続する接続用バッド11が設
けられ、湿気等の影響を受けないように例えば酸化シリ
コン被膜、窒化シリコン被膜等のパシベーション12が
施されている。
この接続用バッド11もしくは固体撮像素子1の電極パ
ッド13に予めバンプ14を形成しておき、固体撮像素
子1の上に制御用IC付き透明基板6をバンブ14を介
して接続する0ML後に、透明樹脂15で封止し、さら
に制御用IC付き透明基板6の周囲を遮光用樹脂16で
封止する。この場合、全体を透明樹脂で封止してもく、
また封止方法は樹脂封止に限らずキャップ等による気密
封止であってもよい。
したがって、このような構成によれば、固体撮像素子1
と同一の場所に制御用IC8を実装することができるた
め、従来技術に述べたように固体撮像素子と制御用IC
を平面的に実装したものに比べて実装スペースを著しく
小さくでき、半導体素子の小形化を容易に図り得る。
次に、本発明の他の実施例を説明する。
第4図は、本発明の第2実施例を示すものである。この
第2実施例では、基板2の開口部に制御用IC付き透明
基板6をダイボンドし、制御用IC8側に形成された接
続用パッド11と基板2の配線パターン4をワイヤー5
で接続し、制御用IC付き透明基板6にバンプ14を介
して固体撮1象素子1を接続している。f&後に、透明
樹脂15、M光用樹脂16で封止することにより、第4
図に示す半導体素子が完成する。
このような構成によれば、第1実施例と同様に実装スペ
ースを小さくでき、半導体素子の小形化を図ることがで
きる。しかも、基板2の配線パターン4との接続用パッ
ド11を制御用IC側に形成することにより、固体撮像
素子1のA1配線を少なくできるので、固体撮1象素子
の製造を簡略化することができる。
第5図は、本発明の第3実施例を示すものである。この
第3実施例では、基板2に第1の凹部2bを形成し、そ
の中央部に第2の凹部2cを形成する。この第2の凹部
2cに固体撮像素子1をダイボンドし、固体撮像素子1
の電極パッド13と第1の凹部2bの底面に形成した配
線パターン4をワイヤー5で接続する。固体撮像素子1
の上方には制御用IC付き透明基板6を配設し、上記配
線パターン4にバンプ14を介して制御用IC付き透明
基板6を接続する。最後に、制御用IC付き基板6の周
囲を遮光用樹脂16で封止することにより、第5図に示
す半導体素子が完成する。
このような構成によれば、第1実施例と同様に実装スペ
ースを小さくでき、半導体素子の小形化を容易に図るこ
とができる。しかも、配線パターン4に固体撮像素子1
と制御用IC付き透明基板6を間接的に接続でき、かつ
必要な箇所だけを導通させることにより、固体撮像素子
1および制御用IC付き透明基板6の実装を簡略化でき
る。
第6図は、本発明の第4実施例を示ずらのである。この
第4実施例は、制御用IC付き透明基板6に裏面照射型
固体撮像素子21をダイボンドし、裏面照射型固体撮像
素子21の電極バッド23、制御用IC付き透明基板6
の接続用パッド11および基板2の配線パターン4の接
続を全てワイヤーボンド5で接続したもので、他の構成
は第2実施例と同様であるので説明を省略する。
このような構成によれば、第1実論例と同様に実装スペ
ースを小さくでき、半導体素子の小形化を容易に図るこ
とができる。しかも、バンプを用いずに全ての接続をワ
イヤ二ボンドで行なうことができるため、固体撮像素子
21および制御用IC付き透明基板6の実装を簡略化す
ることができる。
第7図は、本発明の第5実施例を示すものである。この
第5実施例は、制御用IC付き透明基板 を構成する透
明基板7をレンズ状に形成したもので、他の構成は上記
第1実施例と同様であるので説明を省略する。
このような構成によれば、第1実施例と同様に実装スペ
ースを小さくでき、半導体素子の小形化を容易に図るこ
とができる。しかも、透明基板7をレンズとして兼用す
ることにより、ビデオカメラや内視鏡(電子スコープ)
等に組み込まれる光学系のレンズを削減し、もしくは不
要になるため、ビデオカメラや内視鏡の小形化を図るこ
とができる。
第8図は、本発明の第6実施例を示すものである。この
第6実施例は、第3図に示す制御用IC付き基板6の透
孔窓9内に、例えばカラーフィルター(無機、有機どち
らでもよい)、赤外線カットフィルター等のフィルター
31を形成したもので、池の構成は第3図に示す制御用
IC付き透明基板6と同じであるので説明を省略する。
なお、上記フィルター31に代えて一層もしくは多層か
らなる反射防止膜を形成することができる。
かつ、上述のフィルター、反射防止膜は透明基板7の両
面に設けることができるとともに、両者を組合わせるこ
ともできる。
このような構成によれば、透明基板7にフィルター、反
射防止膜を一体に形成することにより、フィルターまた
は反射防止膜を形成した透明基板を別に設ける必要がな
く、ビデオカメラ等の光学系を簡略化することができる
第9図は、本発明の第7実施例を示すものである。この
第7実施例は、第3図に示す制御用IC付き透明基板6
の透孔窓9の周囲に遮光膜41を形成したもので、池の
構成は第3図に示す制御用IC付き透明基板6と同じで
あるので説明を省略する。
このような構成によれば、制御用IC8に入射する光を
遮光膜41で遮光することができるため、光の影響によ
るご動作を防止することができる。
第10図は、本発明の第8実施例を示すものである。こ
の第8実施例は、基板2の凹部2aに制御用IC51を
ダイホントし、その上に透明基板7の一方の面に一体に
形成した裏面照射型固体撮1象素子52をバンプ14を
介して接続し、制御用IC51の接続用パッド11と基
板2の配線パターン4をワイヤー5で接続し、透明基板
7の周囲を遮光用樹脂16で封止したものである。
このような構成によれば、裏面照射型固体撮像素子52
と同一の場所に制御用IC51を立体的に実装すること
ができるため、従来のものに比べて実装スペースを著し
く小さくでき、半導体素子の小形化を容易に図ることが
できる。また、制御用TC51を大きくできるため、第
1実施例で述べた回路以外の回路を容易に組み込むこと
ができる。さらに、普通の裏面照射型固体機f象素子に
おいては、裏面から光が入り易くするなめに薄く削って
いたが、本実施例のように透明基板7に裏面照射型固体
撮1象素子52を形成することにより、裏面に透明基板
7が形成されるので裏面照射型固体撮像素子52を薄く
削る工程か不要になり製造を簡略化するこことができる
なお、本発明は上記実施例に限定されるものではなく、
要旨を変更しない範囲において種々変形して実施するこ
とがでる。
[発明の効果コ 本発明によれは、固体撮像素子と同一の場所に制御用I
Cを実装し固体撮像素子と制御用ICの実装スペースを
小さくすることで、半導体素子の小形化を容易に図り得
る。
【図面の簡単な説明】
第1図は本発明を適用した半導体素子の第1実施例を示
す平面図、第2図は第1図のA−A線部分で切断した断
面図、第3図は同実施例の要部である制御用IC付き透
明基板の概略的構成を示す断面図、第4図ないし第10
図は本発明のそれぞれ異なる他の実施例を示す断面図、
第11図は従来の半導体素子の概略的構成を示す断面図
である。 ■・・・固体撮像素子   2・・・基板2a・・・凹
部      2b・・・第1の四部2c・・・第2の
凹部   3・・・電極パッド4・・・配線パターン 
  5・・・ワイヤー6・・・制御用IC付き透明基板 7・・・透明基板     8・・・制御用IC9・・
・透孔窓      10・・・A1配線11・・・接
続用パッド  12・・・パシベーション13・・・Z
 [iバッド   14・・・バンプ15・・・透明樹
脂    16・・・遮光用樹脂21・・・裏面照射型
固体撮像素子 23・・・電極パッド   31・・・フィルター41
・・・遮光膜     51・・・制御用IC52・・
・裏面照射型固体撮像素子 互 第1図 第2図 第4 図 /    1 第 ア 図

Claims (6)

    【特許請求の範囲】
  1. (1)固体撮像素子の受光面上に透明基板を配設し、こ
    の透明基板の上記固体撮像素子の受光部に対応する透孔
    窓の周囲に制御用ICを形成したことを特徴とする半導
    体素子。
  2. (2)上記透明基板の透孔窓にフィルターまたは反射防
    止膜を形成したことを特徴とする請求項1記載の半導体
    素子。
  3. (3)上記透明基板の透孔窓の周囲に遮光体を設けたこ
    とを特徴とする請求項1記載の半導体素子。
  4. (4)透明基板の一方の面に裏面照射型固体撮像素子を
    一体に形成し、この固体撮像素子の下方に制御用ICを
    配設したことを特徴とする半導体素子。
  5. (5)上記透明基板としてサファイア基板、ガラス板等
    を用いたことを特徴とする請求項1〜4記載の半導体素
    子。
  6. (6)上記透明基板をレンズ状に形成したことを特徴と
    する請求項1〜5記載の半導体素子。
JP63175675A 1988-07-14 1988-07-14 半導体素子 Pending JPH0226080A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63175675A JPH0226080A (ja) 1988-07-14 1988-07-14 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63175675A JPH0226080A (ja) 1988-07-14 1988-07-14 半導体素子

Publications (1)

Publication Number Publication Date
JPH0226080A true JPH0226080A (ja) 1990-01-29

Family

ID=16000271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63175675A Pending JPH0226080A (ja) 1988-07-14 1988-07-14 半導体素子

Country Status (1)

Country Link
JP (1) JPH0226080A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US6172417B1 (en) * 1993-06-25 2001-01-09 Lucent Technologies Inc. Integrated semiconductor devices
JP2004241752A (ja) * 2002-05-14 2004-08-26 Canon Inc 指紋入力装置及びその製造方法
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2007311386A (ja) * 2006-05-16 2007-11-29 Nec Electronics Corp 固体撮像装置
JP2007311552A (ja) * 2006-05-18 2007-11-29 Hamamatsu Photonics Kk 光送受信デバイス
JP2009111089A (ja) * 2007-10-29 2009-05-21 Hamamatsu Photonics Kk 光検出装置
JP2009111090A (ja) * 2007-10-29 2009-05-21 Hamamatsu Photonics Kk 光検出装置
JP2010283380A (ja) * 2003-10-01 2010-12-16 Optopac Inc 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
WO2021111715A1 (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745270A (en) * 1980-08-29 1982-03-15 Fujitsu Ltd Semiconductor device
JPS6018941A (ja) * 1983-07-12 1985-01-31 Seiko Epson Corp 半導体装置
JPS61134186A (ja) * 1984-12-04 1986-06-21 Toshiba Corp 固体撮像デバイス
JPS62230046A (ja) * 1986-03-31 1987-10-08 Seiko Epson Corp イメ−ジセンサ
JPS6329973A (ja) * 1986-07-23 1988-02-08 Nec Corp 電子写真複写装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745270A (en) * 1980-08-29 1982-03-15 Fujitsu Ltd Semiconductor device
JPS6018941A (ja) * 1983-07-12 1985-01-31 Seiko Epson Corp 半導体装置
JPS61134186A (ja) * 1984-12-04 1986-06-21 Toshiba Corp 固体撮像デバイス
JPS62230046A (ja) * 1986-03-31 1987-10-08 Seiko Epson Corp イメ−ジセンサ
JPS6329973A (ja) * 1986-07-23 1988-02-08 Nec Corp 電子写真複写装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172417B1 (en) * 1993-06-25 2001-01-09 Lucent Technologies Inc. Integrated semiconductor devices
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2004241752A (ja) * 2002-05-14 2004-08-26 Canon Inc 指紋入力装置及びその製造方法
JP2010283380A (ja) * 2003-10-01 2010-12-16 Optopac Inc 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
JP2007311386A (ja) * 2006-05-16 2007-11-29 Nec Electronics Corp 固体撮像装置
US8508007B2 (en) 2006-05-16 2013-08-13 Renesas Electronics Corporation Solid-state image sensing device
US20070279504A1 (en) * 2006-05-16 2007-12-06 Nec Electronics Corporation Solid-state image sensing device
WO2007135897A1 (ja) * 2006-05-18 2007-11-29 Hamamatsu Photonics K.K. 光送受信デバイス
US7826695B2 (en) 2006-05-18 2010-11-02 Hamamatsu Photonics K.K. Light transmitting/receiving device
TWI392249B (zh) * 2006-05-18 2013-04-01 Hamamatsu Photonics Kk Optical transceiver device
JP2007311552A (ja) * 2006-05-18 2007-11-29 Hamamatsu Photonics Kk 光送受信デバイス
JP2009111090A (ja) * 2007-10-29 2009-05-21 Hamamatsu Photonics Kk 光検出装置
JP2009111089A (ja) * 2007-10-29 2009-05-21 Hamamatsu Photonics Kk 光検出装置
WO2021111715A1 (ja) * 2019-12-04 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法

Similar Documents

Publication Publication Date Title
JP5105695B2 (ja) 固体イメージセンサおよびその製造方法
US8786739B2 (en) Photoelectric conversion device and imaging system
US7329856B2 (en) Image sensor having integrated infrared-filtering optical device and related method
US7518206B2 (en) Semiconductor device with a photoelectric converting portion and a light-shading means
JP4378394B2 (ja) 半導体装置およびそれを備えた光学装置用モジュール
US7884434B2 (en) Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
US11637147B2 (en) Imaging device
US20040256687A1 (en) Optical module, method of manufacturing the same, and electronic instrument
TW200803449A (en) Image sensing device and package method therefor
US20210005656A1 (en) Imaging element and method of manufacturing imaging element
JPH0226080A (ja) 半導体素子
JP2000323692A (ja) 固体撮像装置
JP4174247B2 (ja) 固体撮像素子の製造方法
US6172351B1 (en) Photoelectric integrated circuit device
JPS61134187A (ja) 固体撮像デバイス
US10672811B2 (en) Image sensing device
JP4503452B2 (ja) 固体撮像装置の製造方法
US20050189624A1 (en) Chip on photosensitive device package structure and electrical connection thereof
JP3399495B2 (ja) 固体撮像装置とその製造方法
JP2002222935A (ja) 固体撮像装置およびその製造方法、固体撮像システム
JP3817859B2 (ja) 撮像装置
JP2009111130A (ja) 撮像装置及びその製造方法
JPH0223782A (ja) 固体撮像装置
JPH098261A (ja) 固体撮像装置
JP3047535B2 (ja) 電荷転送装置及びその製造方法