JPH02254833A - 多重信号伝送に於けるアドレス異常検出方法及びこの方法を用いた多重信号伝送用中継器、多重信号伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野コ 本発明は、多重信号伝送に於けるアドレス異常検出方法
及びこの方法を用いた多重信号伝送用中継器、多重信号
伝送システムに間する。

［従来の技術］ 従来の多重信号伝送用中継器では、各中！Ｉ器に設けら
れたアドレス設定用のデイツブスイッチなどにより当該
中Ｉｌ器固有のアドレスを設定し、受信機側から多重信
号によって各中継器をボーリングすることにより、中継
器個別の情報の伝送が行なわれる構成とされている。

第７図は、このような中継器の動作を示すフローチャー
トであり、中継器に電源が通電された場合や中継器内部
のＣＰＵがリセット動作された場合に、まず初期設定が
行なわれる（ステップ１０００）、そして、中継器は受
信機側からポーリングによって伝送されるアドレス信号
の付された多重信号を常時監視しくステップ１００１）
、アドレス信号が伝送されて来た場合には、当該中継器
で設定されたデイツプスイッチの設定アドレスと比較し
くステップ１００２）、同一アドレスである場合には定
められた信号処理動作を行なうようになされている（ス
テップ１００３）。

しかしながら、このような構成の中継器では、アドレス
設定部が人為的に破壊された場合や、中継器の取付けら
れた場所における温度、湿度などの環境要因によってア
ドレス設定部のデイツプスイッチなどが腐食して設定ア
ドレスが変動した場合に、当該中継器で設定されたアド
レスが他の中継器の設定アドレスと重複するような場合
が生じる。

このような原因で、一つの中継器のアドレスが他の中継
器のアドレスと重複して設定されると、受信機側でこれ
ら二つの中継器を識別することができなくなり、二つの
中継器の制御が重複して誤った中継器で制御が行なわれ
ることになるばかりでなく、制御の終了にともなって中
継器から受信機に返送される多重信号が混信することに
なり、正常な中継器による制御が妨害されることになる
。

従って、このようなアドレス設定部の設定アドレスが変
動した場合にも誤動作を生じることのない多重伝送用中
継器の開発が待たれている。

［発明が解決しようとする課Ｈ］ 上記問題点を解決するために提案される本発明は、アド
レス設定部で設定されたアドレスとメモリに記憶された
アドレスとの一致を定期的に判別し、これらのアドレス
が不一致であれば異常信号を出力することにより、設定
されたアドレスの異常を早期に検出する方法を提供する
ことを目的としており、 同時に提案される本発明は、上記アドレス異常検出方法
を使用することにより、信頼性の向上した多重信号伝送
用中継器を提供することを目的としており、 更に、同時に提案される本発明は、上記多重信号伝送用
中継器を使用することにより、信頼性の向上した多重信
号伝送システムを提供することを目的としている。

ＣｒｌｊＪを解決するための手段］ 上記目的を達成するために提案される請求項１に記載の
本発明のアドレス異常検出方法は、多重信号線を介して
受信機に接続された複数の中継器の各々には、中ｗＡ器
固有のアドレスを設定するアドレス設定部と、該アドレ
ス設定部で設定されたアドレスを記憶するメモリとを備
えた構成と成し、上記各中継器の通電時あるいはリセッ
ト時には、各中継器において上記アドレス設定部で設定
されたアドレスを上記メモリに記憶し、その後、定期的
に、上記各中継器において上記アドレス設定部で設定さ
れたアドレスと上記メモリに記憶されたアドレスとの一
致を判別し、不一致であるときにはアドレス異常信号を
出力するようにしており、請求項２に記載の本発明の多
重信号伝送用中継器は、受信機との間で多重信号を送受
する多重信号伝送回路部と、上記多重信号の処理を行な
うＣＰＵと、上記ＣＰＵで処理した信号に応じて、端末
機器へ制御信号を出力するとともに該端末機器からの信
号をＣＰＵに返送するＩ／Ｏポートと、多重信号の伝送
に使用される固有のアドレスを設定するアドレス設定部
と、予め定められた所定の時間だけタイマー信号を出力
した後にタイムアツプするタイマー回路と、電源の通電
時あるいは上記ＣＰｔＪのリセット時に、上記アドレス
設定部で設定されたアドレスを上記Ｉ／Ｏポート及び上
記ＣＰＵを介して記憶するメモリとを備えた、多重信号
伝送用中継器により、上記タイマー回路からタイマー信
号が出力されている期間は、上記多重信号伝送回路部に
入力される多重信号のアドレスと上記メモリに記憶され
たアドレスとの一致を上記ＣＰＵによって判別し、これ
らのアドレスが−致したときには、該ＣＰＵて上記多重
信号に応じた必要な信号処理を行って上記端末機器へ制
御信号の出力を行なうとともに、該端末機器からの信号
を上記ＣＰＵて信号処理して上記多重伝送回路に伝送し
、上記タイマー回路がタイムアツプしたときには、上記
アドレス設定部で設定されたアドレスを上記Ｉ／Ｏポー
トを介して上記ＣＰＵに取り込んで、上記メモリに記憶
されたアドレスとの一致を判別し、これらのアドレスが
一致した場合には、上記タイマー回路を再起動する一方
、これらのアドレスが不一致である場合には上記ＣＰＵ
の信号処理動作を停止する構成とされており、請求項３
に記載の本発明は、上記請求項２に記載した上記アドレ
ス設定部のアドレスと上記メモリに記憶されたアドレス
との不一致によって上記ＣＰＵの信号処理動作が停止し
た場合に、該ＣＰＵから上記Ｉ／Ｏポートを介してアド
レス異常信号を出力する構成とされており、 請求項４に記載の本発明の多重信号伝送システムは、受
信機と中Ｉ！器とを多重信号線で接続して、多重信号に
よって該中継器に接続された端末機器の制御を行なうよ
うにした多重信号伝送システムにおいて、上記中継器は
、受信器との間で多重信号を送受する多重信号伝送回路
部と、上記多重信号の処理を行なうＣＰＵと、上記ＣＰ
Ｕで処理した信号に応じて、端末機器へ制御信号を出力
するとともに該端末機器からの信号をＣＰＵに返送する
Ｉ／Ｏポートと、多重信号の伝送に使用される固有のア
ドレスを設定するアドレス設定部と、電源の通電時ある
いは上記ＣＰＵのリセット時に、上記アドレス設定部で
設定されたアドレスを上記Ｉ／Ｏポート及び上記ＣＰＵ
を介して記憶するメモリとを備えるとともに、上記受信
機は、上記中継器に定期的にアドレス照合信号を送出す
るアドレス照合信号送出回路を備えており、上記受信機
から多重信号が上記中継器に伝送された場合には、該多
重信号のアドレスと上記メモリに記憶されたアドレスと
の一致を上記ＣＰＵによフて判別し、これらのアドレス
が一致したときには、該ＣＰＵで上記多重信号に応じた
必要な信号処理を行って上記端末機器へ制御信号の出力
を行なうとともに、該端末機器からの信号を上記ＣＰＵ
で信号処理して上記多重伝送回路を介して上記受信機に
返信する一方、上記受信機のアドレス照合信号送出回路
からアドレス照合信号が伝送された場合には、上記アド
レス設定部で設定されたアドレスを上記■／Ｏポートを
介して上記ＣＰＵに取り込んで、上記メモリに記憶され
たアドレスとの一致を判別し、これらのアドレスが不一
致である場合には、上記ＣＰＵの信号処理動作を停止す
る構成とされており、 請求項５にに！載の本発明は、上記請求項４に記載の上
記中継器が、上記アドレス設定部のアドレスと上記メモ
リに記憶されたアドレスとの不一致によって上記ＣＰＵ
の信号処理動作が停止した場合に、該ＣＰＵから上記Ｉ
／Ｏポートを介してアドレス異常１８号を出力する構成
とされており、請求項６に記載の本発明は、上記請求項
４に記載の上記受信機が更にアドレス異常表示部を備え
ており、上記中継器が、上記アドレス設定部のアドレス
と上記メモリに記憶されたアドレスとの不一致によって
上記ＣＰＵの信号処理動作が停止した場合に、該ＣＰＵ
から上記多重信号伝送回路部を介して上記受信機にアド
レス異常信号を出力し、該受信機のアドレス異常表示部
で表示する構成とされている。

［作用コ 請求項１に記載の本発明では、受信機に多重信号線を介
して接続された各中継器の通電時あるいはリセット時に
、各中継器においてアドレス設定部で設定されたアドレ
スを上記メモリに記憶し、その後、定期的に、各中継器
においてアドレス設定部で設定されたアドレスとメモリ
に記憶されたアドレスとの一致を判別する。そして、そ
の判別の結果これらのアドレスが不一致であるときには
アドレス異常信号を特徴する 請求項２に記載の本発明では、電源の通電時あるいは上
記ＣＰＵのリセット時に、アドレス設定部で設定された
アドレスを上記Ｉ／Ｏポート及び上記ＣＰＵを介してメ
モリに記憶するとともに、タイマー回路を起動する。

このタイマー回ｙδからタイマー信号が出力されている
肋間は、多重信号伝送回路部に入力される多重信号のア
ドレスとメモリに記憶されたアドレスとの一致をＣＰＵ
によって判別し、これらのアドレスが一致した場合には
、ＣＰＵで上記多重信号に応じた必要な信号処理を行っ
て端末機器へ信号の出力を行なうとともに、端末機器か
らの信号をＣＰＵで信号処理して多重伝送回路に伝送す
る。

そしてタイマー回路がタイムアツプしたときには、アド
レス設定部で設定されたアドレスをＩ／Ｏポートを介し
てＣＰＵに取り込んで、メモリに記憶されているアドレ
スとの比較を行い、これらのアドレスが異なる場合には
ＣＰＵの信号処理動作を特徴する 請求項３に記載の本発明では、アドレス設定部の設定ア
ドレスがメモリに記憶されたアドレスとの不一致によっ
てＣＰＵの信号処理動作が停止した場合に、ＣＰＵから
上記Ｉ／Ｏポートを介してアドレス異常表示灯などを駆
動するためのアドレス異常信号を特徴する 請求項４に記載の本発明では、中継器のｆｌｌＲの通電
時あるいはＣＰＵのリセット時に、アドレス設定部で設
定されたアドレスをＩ／Ｏポート及びＣＰＵを介してメ
モリに記憶する。そして、受信機から多重信号が中継器
に伝送された場合には、多重信号のアドレスとメモリに
記憶されたアドレスとの一致をＣＰＵによって判別し、
これらのアドレスが一致したときには、該ＣＰＵで多重
信号に応した必要な信号処理を行って端末機器へ制御信
号の出力を行なうとともに、該端末機器からの信号をＣ
ＰＵで信号処理して多重伝送回路を介して受信機に返信
する。

一方、受信機のアドレス照合信号送出回路からアドレス
照合信号が伝送された場合には、アドレス設定部で設定
されたアドレスをＩ／Ｏポートを介してＣＰＵに取り込
み、メモリに記憶されたアドレスとの一致を判別する。

そして、これらのアドレスが不一致である場合には、Ｃ
ＰＵの信号処理動作を特徴する 請求項５に記載の本発明では、上記請求項４に記載の中
継器のアドレス設定部のアドレスとメモリに記憶された
アドレスとの不一致によってＣＰＵのイ８号処理動作が
停止した場合に、該ＣＰ　Ｕ　ｂ）らＩ／Ｏポートを介
してアドレス異常信号を出力する。

また、請求項６に記載の本発明では、上記請求項４に記
載の中ｗＩ器のアドレス設定部のアドレスとメモリに記
憶されたアドレスとの不一致によってＣＰＵの信号処理
動作が停止した場合に、該ＣＰＵから多重信号伝送回路
部を介して受信機にアドレス異常信号を出力し、該受信
機のアドレス異常表示灯を点灯させる。

［実施例］ 以下に、図面を参照して本発明の詳細な説明する。

第１図は、請求項１に記載の本発明のアドレス異常構出
方法を説明するフローチャートである０図に従って説明
すると、中継器の通電時あるいはリセット時にはステッ
プ１００で初朋設定が行なゎれ、ステップ１０１でアド
レス設定部で設定されたアドレスをメモリに記憶する。

そしてこれらのアドレスの一致を判別するための時間を
規定するタイマーを起動しくステップ１０２）、ステッ
プ１０４で受信機からのアドレス信号の付された多重信
号の有季を監視している。そして、アドレス信号があれ
ばメモリに記憶されたアドレスと照合しくステップ１０
５）、アドレスが同一であればステップ１０６で必要な
信号処理を行なう、一方、ステップ１０３でタイマーが
タイムアツプすると、ステップ１０７に進んでアドレス
設定部のアドレスの読込を行い、ステップ１０８ではメ
モリに記憶されたアドレスとアドレス設定部のアドレス
との一致を判別する。そして、これらのアドレスが一致
しておれば、ステップ１０２に戻って再びタイマーを起
動するが、ステップ１０Ｂでアドレスが不一致であれば
ステップ１０９に進んでアドレス異常信号を出力する。

尚、上記説明では、定期的にアドレス設定部で設定され
たアドレスとメモリに記憶されたアドレスとの一致を判
別するためにタイマーを用いている。

次に、第２図は請求項２．３に記載した本発明の多重信
号伝送用中継器の構成をブロック図で示したものであり
、第３図はその動作を示すフローチャートである。

まず請求項２に記載した中継器について、その構成を説
明すると、中継器１には受信機との間で端子ＴＩに接続
された多重信号線（不図示）を介して多重信号を送受す
る多重信号伝送回路部１ａと、この多１１ｉ（８号の処
理を行なうＣＰＵ１ｂと、ＣＰＵ１ｂで処理した信号に
応じて、端子Ｔ２に接続された端末機器（不図示）へ制
御信号を出力するとともに該端末機器からの信号をＣＰ
Ｕ１ｂに返送するＩ１０ボー）ＩＣと、多重信号の伝送
に使用される中継器ｌ固有のアドレスを設定するデイツ
プスイッチで構成されたアドレス設定部１ｄと、予め定
められた所定の時間だけタイマー信号を出力した後にタ
イムアツプするタイマー回路１ｅと、電源の通電時ある
いはＣＰＵ１ｂがリセットされたときにアドレス設定部
１ｄで設定されたアドレスをＩ／Ｏポート１ｃ及びＣＰ
Ｕ　１　ｂを介して記憶するメモリＩｆとを備えた構成
とされている。

この中継器１の動作を第３図のフローチャートに従って
説明すると、まず、中継器１に電源が通電された場合あ
るいはＣＰＵ１ｂがリセットされた場合に、各部の初期
設定が行なわれ（ステップ２００）、ステップ２０１で
はアドレス設定部１ｄのデイツプスイッチで設定された
アドレスが、／ＯポートｌｃとＣＰＵ１ｂとを通じてメ
モリ１ｆｌこシ己憶される。

そして、ステップ２０２でタイマー回路１ｅが起動され
た後、ステップ２０３と２０４でタイマー回路１ｅのタ
イムアツプと受信機（不図示）からのアドレス信号の１
７された多ｒｆＬ信号の有無を監視している。

多重信号が伝送されたときには、伝送されたアドレス信
号とメモリＩｆに記憶されたアドレスとの照合がＣＰＵ
１ｂで行なわれ、これらのアドレスが同一であればステ
ップ２０６で必要な信号処理が行なわれるが、これらの
アドレスが同一でなければ、ステップ２０５からステッ
プ２０３に戻って再びタイマー回路１ｅのタイムアツプ
と多重信号の有無を監視する。

そして、タイマー回路１ｅがタイムアツプするとステッ
プ２０７に進んでアドレス設定部１ｄのデイツプスイッ
チで設定されたアドレスをＩ１０ボー）ｌｃを介してＣ
ＰｔＪｌｂに取り込み、ＣＰＵ１ｂでこのアドレスとメ
モリ１ｆに記憶されているアドレスとの一致が判別され
る（ステップ２０８）。これらのアドレスが一致してい
る場合には、ステップ２０２に戻って再びタイマー回Ｎ
　Ｉ　ｅが起動されるが、これらのアドレスが不一致で
あるときは、ＣＰＵ１ｂの信号処理動作を停止する。

従って、このような構成の中継器１では、アドレス設定
部１ｄのデイツプスイッチが人為的に破壊された場合や
、周囲の環境要因でデイツプスイッチが腐食して設定さ
れたアドレスが異常になった場合にはＣＰＵ１ｂの動作
が停止されるので、他の正常な中ｉ器の動作を妨害する
ことを防止できる。

次に、請求項３に記載の多重信号伝送用中！！器の構成
は、上記第２図に示した中１１１１のＩ／Ｏポートｌｃ
に、更に、アドレス異常信号を出力するためのアドレス
異常信号出力端子Ｔ３を段けに構成とされており、第３
図のフローチャートにおいて、ステップ２０８でアドレ
ス設定部１ｄのデイツプスイッチで設定されたアドレス
とメモリ１ｆに記憶されているアドレスとの一致が判別
されて、これらのアドレスが不一致であればステップ２
０９で、　Ｉ／Ｏポートｌｃからアドレス異常信号をア
ドレス異常信号出力端子Ｔ３に出力する。

従って、アドレス異常信号出力端子Ｔ３に異常表示灯を
接続しておくことにより、信号処理動作の停止した中継
器ｌを直ちに知ることができる。尚、この構成では、ア
ドレス異常信号を中！！器１の外部に出力するものとし
ているが、このような構成に限らず、中ｗ！Ａ器内部に
設けた異常表示灯を点灯させる構成も可能である。

第４図は、請求項４に記載した本発明の多重信号伝送シ
ステムの構成を示す図であり、図において受信８１３は
従来の受信機部３ａに、定期的にアドレス照合信号を多
重信号線に出力するアドレス照合信号送出回路３ｂを付
加した構成とされている。そして、この受信機３の多重
信号は多重信号線ｌ及び分岐器４・・を介して各中継器
２・・に配線接続され、各中継器２には端末機器である
感知器あるいはセンサーＳが取り付けられている。

また、第４ａ図は、このシステムに使用される中！！器
２の構成を示したブロック図である。この中Ｉ！器２に
は受信機との間で端子Ｔ３に接続された多重信号線（不
図示）を介して多重信号を送受する多重信号伝送回路部
２ａと、この多重信号の処理を行なうＣＰＵ２ｂと、Ｃ
ＰＵ２ｂで処理した信号に応じて、端子Ｔ４に接続され
た端末機器（不図示）へ制御信号を出力するとともに該
端末機器からの信号をＣＰＵ２ｂに返送する［１０ボー
）２Ｃと、多重信号の伝送に使用される中１！１２固有
のアドレスを設定するデイツプスイッチで構成されたア
ドレス設定部２ｄと、電源の通電時あるいはＣＰＵ２ｂ
がリセットされたときにアドレス設定部２ｄて設定され
たアドレスをＩ１０ボー）２ｃ及びＣＰＵ２ｂを介して
記憶するメモリ２ｅとを備えた構成とされている。

この多重信号伝送システムＡでは、受信機３のアドレス
照合信号送出回路３ｂから定期的に伝送されるアドレス
照合信号によって各中継器２がアドレス照合動作を行な
う点が上記請求項２．３に記載した多重信号伝送用中継
器ｌと異なっており、これにともなって、中！！器２に
はタイマー回路が不要となっている。

このシステムの動作を説明すると、中継器２では電源の
通電時あるいはＣＰＵ２ｂのリセット時に、アドレス設
定部２ｄで設定されたアドレスをＩ／Ｏポート２ｃ及び
ＣＰＵ２ｂを介してメモリ２ｅに記憶する。

そして、受信機３からアドレスの付された多重信号が中
継′器２に伝送された場合には、多重信号のアドレスと
中＄１！！２のメモリ２ｅに記憶されたアドレスとをＣ
ＰＵ２ｂで照合し、これらのアドレスが同一であれば、
ＣＰＵ２ｂで多重１ｇ号に応じた必要な信号処理を行い
、端子Ｔ４に接続された端末機器（不図示）へ制御信号
の出力を行なうとともに、該端末機器からの信号をＣＰ
Ｕ２ｂで信号処理して多重伝送回路２ａを介して受信機
３に返信する。

ところが、受信機３のアドレス照合信号送出回路３ｂか
らアドレス照合信号が送出された場合には、中継器２の
アドレス設定部２ｄで設定されたアドレスをＩ／Ｏポー
ト２ｃを介してＣＰＵ２ｂに取り込んで、メモリ２ｅに
記憶されたアドレスとの一致を判別し、これらのアドレ
スが一致しているときは他の中継器２・・のアドレス照
合操作に移るが、これらのアドレスが不一致である場合
には、ＣＰＵ２ｂの信号処理動作を停止する。つまり、
中継器２のアドレス設定部２ｄで設定されたアドレスと
メモリ２ｅに記憶されたアドレスとが一致しない中継器
２は、ＣＰＵ２ｂの信号処理動作が停止するので、他の
正常な中継器２・・に対する信号伝送を妨害することが
なくなる。

次に、第５図及び第５ａ図は、請求項５に記載した多重
信号伝送システムＢの構成図及び中継器２の構成図であ
り、中継器２に更にアドレス異常信号出力端子Ｔ５を設
けた点が、上記請求項４に記載したシステム八と異なっ
ており、他の部分は同一であるので同一の符号を付して
その説明を省略する。このシステムＢでは、受信機３か
ら伝送されるアドレス照合信号によって、中継器２でア
ドレスの一致の判別を行った結果、不一致であればＣＰ
Ｕ２ｂの信号処理動作が停止するとともに、Ｉ／Ｏポー
ト２ｃからアドレス異常信号をアドレス異常信号出力端
子Ｔ５に出力する。従って、このアドレス異常信号出力
端子Ｔ５に異常表示灯などを接続することにより、アド
レス異常の発生した中継器２を容易に識別できることに
なる。

次に、第６図及び第６ａ図は、請求項６に記載した多重
信号伝送システムＣの構成図及び中継器２の構成図であ
り、受信機３にアドレス異常表示部３Ｃを更に設けた点
が、上記請求項４に記載したシステムＡと異なっており
、他の部分は同一であるので同一の符号を付してその説
明を省略している。このシステムＣでは、受ｆｓｓ３か
ら伝送されるアドレス照合信号によって、中継器２てア
ドレスの一致の判別を行った結果、不一致であればＣＰ
Ｕ２ｂの信号処理動作が停止するとともに、ＣＰＵ２ｂ
から多重信号伝送回路部２ａを通じ、多重信号線ｌを介
してアドレス異常信号を受信機３に伝送し、受信機３の
アドレス異常表示部３Ｃでアドレスの異常を表示する構
成とされている。

従って、本システムＣでは、アドレス異常の発生した中
継器２を受信機３側で容易に知ることが可能となる。

［発明の効果］ 請求項】に記載の本発明によれば、中継器のアドレス設
定部の異常を容易に判別することの可能な多１信号伝送
に於けるアドレス異常検出方法を提供することができる
。

請求項２に記載の本発明によれば、請求項１に記載した
アドレス異常検出方法を使用することにより、信頼性の
向上した多重信号伝送用中継器を提供することができる
。

請求項３に記載の本発明によれば、請求項２に記載した
中継器に更に異常表示灯を設けることにより、アドレス
異常の発生した中継器を容易に知ることのできる多重信
号伝送用中継器を提供できる。

請求項４に記載の本発明によれば、受信機からの信号に
よって中継器のアドレス異常の検出を行なうので、中継
器の構成を簡略化し信頼性の向上した多重信号伝送シス
テムを提供できる。

請求項５に記載の本発明によれば、請求項４に記載のシ
ステムの中継器に、更にアドレス異常表示灯を設けるこ
とが可能であり、アドレス異常の発生した中！Ｉ器を容
易に知ることのできるので、信頼性の向上した多重信号
伝送システムを提供できる。

また、請求項６に記載の本発明によれば、受信機に設け
たアドレス異常表示部により、アドレス異常の発生した
中ｌ！器を受信機側で容易に知ることのできるので、信
頼性の向上した多重信号伝送システムが提供できる。

４、　　［！！ｆｆ面の簡単な説明 第１図は請求項１に記載の本発明の詳細な説明するフロ
ーチャート、第２２は請求項２に記載の多重信号伝送用
中継器の構成を示したブロック図、第３図はその動作を
説明するフローチャート、第４図及び第４ａ図は請求項
４に記載の多重信号伝送システムの構成図及びその中継
器の構成を示すブロック図、第５図及び第５ａ図は請求
項５に記載の多重信号伝送システムの構成図及びその中
継器の構成を示すブロック図、第６図及び第６ａ図は請
求項６に記載の多重信号伝送システムの構成図及びその
中継器の構成を示すブロック図、第７図は従来の多重信
号伝送に於ける信号処理動作を説明するフローチャート
である。

［符号の説明］ １ａ＋２ａ・・・多重信号伝送回路部 ｌｂ、２ｂ・・・ＣＰＵ １ｃ、　　２ｃ　・・・Ｉ／Ｏポート ｌｄ、２ｄ・・・アドレス設定部 １ｅ・・・タイマー回路 Ｉｆ、２ １、　２　− ３　・　・　ψ ３　ｂ　・　・ ｃ　　１ ｅ・・・メモリ ・・多重信号伝送用中継器 受信機 ・アドレス照合信号送出回路 ・アドレス異常表示部

Claims (6)

【特許請求の範囲】
1. （１）多重信号線を介して受信機に接続された複数の中
   継器の各々には、中継器固有のアドレスを設定するアド
   レス設定部と、該アドレス設定部で設定されたアドレス
   を記憶するメモリとを備えた構成と成し、 上記各中継器の通電時あるいはリセット時には、各中継
   器において上記アドレス設定部で設定されたアドレスを
   上記メモリに記憶し、 その後、定期的に、上記各中継器において上記アドレス
   設定部で設定されたアドレスと上記メモリに記憶された
   アドレスとの一致を判別し、 不一致であるときにはアドレス異常信号を出力するよう
   にしたことを特徴とする、多重信号伝送に於けるアドレ
   ス異常検出方法。
2. （２）受信機との間で多重信号を送受する多重信号伝送
   回路部と、 上記多重信号の処理を行なうＣＰＵと、 上記ＣＰＵで処理した信号に応じて、端末機器へ制御信
   号を出力するとともに該端末機器からの信号をＣＰＵに
   返送するＩ／Ｏポートと、 多重信号の伝送に使用される固有のアドレスを設定する
   アドレス設定部と、 予め定められた所定の時間だけタイマー信号を出力した
   後にタイムアップするタイマー回路と、電源の通電時あ
   るいは上記ＣＰＵのリセット時に、上記アドレス設定部
   で設定されたアドレスを上記Ｉ／Ｏポート及び上記ＣＰ
   Ｕを介して記憶するメモリとを備えた、多重信号伝送用
   中継器であって、上記タイマー回路からタイマー信号が
   出力されている期間は、上記多重信号伝送回路部に入力
   される多重信号のアドレスと上記メモリに記憶されたア
   ドレスとの一致を上記ＣＰＵによって判別し、これらの
   アドレスが一致したときには、該ＣＰＵで上記多重信号
   に応じた必要な信号処理を行って上記端末機器へ制御信
   号の出力を行なうとともに、該端末機器からの信号を上
   記ＣＰＵで信号処理して上記多重伝送回路に伝送し、 上記タイマー回路がタイムアップしたときには、上記ア
   ドレス設定部で設定されたアドレスを上記Ｉ／Ｏポート
   を介して上記ＣＰＵに取り込んで、上記メモリに記憶さ
   れたアドレスとの一致を判別し、これらのアドレスが一
   致した場合には、上記タイマー回路を再起動する一方、 これらのアドレスが不一致である場合には上記ＣＰＵの
   信号処理動作を停止する構成にしたことを特徴とする、
   多重信号伝送用中継器。
3. （３）上記アドレス設定部のアドレスと上記メモリに記
   憶されたアドレスとの不一致によって上記ＣＰＵの信号
   処理動作が停止した場合に、該ＣＰＵから上記Ｉ／Ｏポ
   ートを介してアドレス異常信号を出力する構成にしたこ
   とを特徴とする、請求項２に記載の多重信号伝送用中継
   器。
4. （４）受信機と中継器とを多重信号線で接続して、多重
   信号によって該中継器に接続された端末機器の制御を行
   なうようにした多重信号伝送システムにおいて、 上記中継器は、 受信器との間で多重信号を送受する多重信号伝送回路部
   と、上記多重信号の処理を行なうＣＰＵと、上記ＣＰＵ
   で処理した信号に応じて、端末機器へ制御信号を出力す
   るとともに該端末機器からの信号をＣＰＵに返送するＩ
   ／Ｏポートと、多重信号の伝送に使用される固有のアド
   レスを設定するアドレス設定部と、電源の通電時あるい
   は上記ＣＰＵのリセット時に、上記アドレス設定部で設
   定されたアドレスを上記Ｉ／Ｏポート及び上記ＣＰＵを
   介して記憶するメモリとを備えるとともに、上記受信機
   は、上記中継器に定期的にアドレス照合信号を送出する
   アドレス照合信号送出回路を備えており、 上記受信機から多重信号が上記中継器に伝送された場合
   には、該多重信号のアドレスと上記メモリに記憶された
   アドレスとの一致を上記ＣＰＵによって判別し、これら
   のアドレスが一致したときには、該ＣＰＵで上記多重信
   号に応じた必要な信号処理を行って上記端末機器へ制御
   信号の出力を行なうとともに、該端末機器からの信号を
   上記ＣＰＵで信号処理して上記多重伝送回路を介して上
   記受信機に返信する一方、 上記受信機のアドレス照合信号送出回路からアドレス照
   合信号が伝送された場合には、上記アドレス設定部で設
   定されたアドレスを上記Ｉ／Ｏポートを介して上記ＣＰ
   Ｕに取り込んで、上記メモリに記憶されたアドレスとの
   一致を判別し、これらのアドレスが不一致である場合に
   は、上記ＣＰＵの信号処理動作を停止する構成にしたこ
   とを特徴とする、多重信号伝送システム。
5. （５）上記中継器が、上記アドレス設定部のアドレスと
   上記メモリに記憶されたアドレスとの不一致によって上
   記ＣＰＵの信号処理動作が停止した場合に、該ＣＰＵか
   ら上記Ｉ／Ｏポートを介してアドレス異常信号を出力す
   る構成にしたことを特徴とする、請求項４に記載の多重
   信号伝送システム。
6. （６）上記受信機が更にアドレス異常表示部を備えてお
   り、 上記中継器が、上記アドレス設定部のアドレスと上記メ
   モリに記憶されたアドレスとの不一致によって上記ＣＰ
   Ｕの信号処理動作が停止した場合に、該ＣＰＵから上記
   多重信号伝送回路部を介して上記受信機にアドレス異常
   信号を出力し、該受信機のアドレス異常表示部で表示さ
   せる構成にしたことを特徴とする、請求項４に記載の多
   重信号伝送システム。