JPH022519A - 液晶表示素子の製造方法 - Google Patents

液晶表示素子の製造方法

Info

Publication number
JPH022519A
JPH022519A JP14905188A JP14905188A JPH022519A JP H022519 A JPH022519 A JP H022519A JP 14905188 A JP14905188 A JP 14905188A JP 14905188 A JP14905188 A JP 14905188A JP H022519 A JPH022519 A JP H022519A
Authority
JP
Japan
Prior art keywords
film
pattern
soln
transparent conductive
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14905188A
Other languages
English (en)
Inventor
Shinji Kato
加藤 紳司
Toku Nakajima
徳 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14905188A priority Critical patent/JPH022519A/ja
Publication of JPH022519A publication Critical patent/JPH022519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、液晶表示素子の製造方法に関し、特に透明
導電膜と金属補助電極膜を積層した電極パターンを形成
するフォトプロセスに関するものである。
〈従来の技術〉 心ノ 近年、ドツトマトリックス型液晶表示素子よる大容量の
フラット型情報表示装置が注目されている。ドットマ)
 IJフックス絵素数の増加に伴い、各ドラトラ構成す
る電極ストライプの抵抗値が問題になってきている。ガ
ラス基板上に構成されるI To (I n203 +
 S n02)等の透明導電膜の抵抗値(液晶表示素子
に用いる場合、およそ10Ω〜300Ω/口の値である
)を小さくするだめこの透明導電膜の上に細い金属の補
助電顆膜を積層して電極ストライプの抵抗値を下げる技
術が用いられるようになってきた。
第3図、第4図および第5図は、それぞ几従来の液晶表
示素子に用いらnる積層電画の製造方法を説明する工程
図である。
第3図(A)でガラス基板11の上に金属薄膜12を形
成し、同(B)に示″′rtlUJ<この上にフォトレ
ジスト+i 14 fjr:塗布しフォトマスク15を
用いて露光・現像する。同(C)は金属膜をパターンエ
ツチングし金属薄膜M線の補助電層パターン12′ 全
形成する工程全示す。同(D)はパターンの形成された
基板上に透明導電膜13を形成する工程を示す。同(E
)はフォトプロセス工程で、フォトレジスト++u 1
6 @コートし、フォトマスク17′fr:用いて露光
・現像する。同(F)は透明導電膜13のパもターン1
3′全形成する工程を示す。この場合、透明導電膜13
のパターン13′は金属細線の補助電極パターン12′
をオーバーコートする構成となっている。
第4肉は同様なプロセスでガラス/透明電擺/金属■1
線電樺から成る構成の電極パターンを作るものである。
第4図(A)はガラス基板11の上に透明導電膜13を
形成する工程であり、同(B)はこの上にフォトレジス
ト膜14を塗布しフォトマスク17全用いて露光・現象
する工程である。同(C)は透明導7は膜をパターンエ
ツチングし透明電極パターン13′を形成する工程であ
る。同(D)はその基板上に金属薄膜12を形成する工
程である。同(E)はフォトプロセス工程で、フォトレ
ジスト膜16をコートし、フォトマスク15を用いて露
光・現像する。同(F)は金属薄膜の補助電極パターン
12′を形成する工程を示す。この場合、金属細線の補
助重版パターン12′は透明導電膜の上に積層された1
1″4成となっている。
第5図は、第4図と同じく、ガラス/透明@極/金属薄
膜の積層構造を有する電極パターンを作るものである。
第5図(A)でガラス基板11の上に透明導電膜13お
よび金属薄膜12を形成し、同(B)でこの上にフォト
レジスト膜14を塗布しフォトマスク15に用いて1回
目の露光・現像をする。次に同(C)で金属薄膜12全
パターンエツチングし金属補助電極パターン12′ を
形成する。
同(D)はこの上に再度フォトレジスト1漢14を塗布
しフォトマスク17を用いて2回目の露光・現象をする
工程を示す。同(E)は透明導電膜をパターンエツチン
グし透明電極パターン13”e形成する工程を示す。こ
の場合、金属#I線の補助重鎖パターン12′は透明導
電膜の電極パターン13′の上に積層された構成となっ
ており2回のフォトプロセスが必要となる。
〈発明が解決しようとする課題〉 前述の製造工程において、ガラス基板上の透明導電膜と
金属薄膜のパターン形状が同一の場合であっでも2回の
フォトプロセスが用いられ、tた高い精度を必要としな
い液晶表示素子の非表示部分のパターン形状の場合であ
っても2回のフォトプロセスが用いられていた。その結
果、ハターン精度を向上させることが困難である。
く課題全解決するだめの手段〉 本発明は上述のような点に鑑みてなされたもので、透明
導電膜と金属補助電顕のフォトリングラフィを1回のプ
ロセスで行い、2層に積層された宙曙膜の位置ずれ金な
くシ、精度の高いかつ生産性の優れた液晶表示素子の製
造プロセスを提供することを目的とするものである。
即ち、本発明は液晶用ガラス基板上に形成される透明導
電膜電極/金属薄1模補助電極の2層溝造のパターン形
状の形成プロセスにおいて、金属薄j漠のエツチング溶
液にリン酸−酢酸−硝酸を主体とするエンチング液を採
用し、さらにフォトレジスト膜の処理方法を改良するこ
とにより、1回のフォトレジス!−11jillの塗布
で、2回の露光・現像処理音引き続いて行なう製造方法
である。
〈作 用〉 上述の工程プロセスにより、1回のフォトプロセスで、
精度が高くかつ生産性の高い2層の積層型パターン形状
が得られる。
〈実施例〉 以下図面に従って本発明の一実施例を説明する。
第1図は、本発明の一実施例による液晶表示素子のガラ
スパターン基板の製造プロセスを示す図である。g1図
(A)は透明導電、1模および金属膜の形成、同(B)
はフォトプロセス、同(C)は透明導電1摸のパターン
形成、同CD)はフォトプロセス、同(E)は金属膜の
パターン形成の各工程を示す。
以下各工程の手順について詳細に説明する。
「A工程」:洗浄したガラス基板1の上に酸化インジウ
ム(In20:+)95%、酸化スズ(Sn02 )5
形の混合酸化物のターゲラトラ用い、スパッター法によ
り膜厚約100OAの薄膜全堆積させ、シート抵抗約3
0Ω/口の透明導電膜(ITO)2全形成する。次にこ
の禮明導電嘆2の上にモリブデン(Mo)のターゲット
を用い、スパッター法により膜厚的300OA、シート
抵抗値約0.5Ω/口のモリブデン金属薄膜を形成する
「B工程」:形成された2層の導電膜上にポジ型フォト
レジスト(−例として東京応化(株)の商品名0FPR
−800)膜0.5〜4.0μ霞厚をコーティングし、
100℃30分のボストベークを行い、レジスト@ヲ強
くする。次に線幅100μm。
線間距離10μmのフォトマスクパターン5を介して露
光する。
[C工程J:0.1〜1.5%の苛性カリKOH溶液で
数分間現像処理する。(苛性ソーダ溶液を用いる場合も
ある。)現像後、モリブデン膜のエツチング液として[
濃リン酸(60〜100%)硝酸(0,1〜5%)−酢
酸(1〜15%)−界面活性剤(場合により添加する)
の混合溶液を用い、透明導電膜(ITO)のエツチング
液として濃臭化水素酸(HBr)溶液を用いてそれぞれ
約3分間づつ室温で浸漬エツチングを行う。
「D工程」:水洗洗浄の後、非表示部がマスクされ、か
つ表示部のみ線幅的10μm、線間距離的iooμmで
形成されているフォトマスクパターン(第2図参照)全
用い、再度露光現像処理およびモリブデン膜のエツチン
グ液として「濃リン酸(60〜100Φ)−硝酸(0,
1〜5%)−酢酸(1〜15%)−界面活性剤(場合に
より添加する)の混合溶液を用いてモリブデン膜のエツ
チングを行う。
「E工程」:その後、1〜10%の苛性カリ(KOH)
水溶液でレジスト摸4を剥離すると、表示部はITOの
線幅的100 μm (6)、Moの線幅的10μrr
L(7)、非表示部はITO層(8)とMo層(9)と
が積層さnた線間距離的10μmαのの液晶表示素子用
の電極パターンが形成される。
これ全第2図に示す。非表示部の幅は約8mmである。
1回のフォトリソグラフィーによるパターン誤差をΔX
とすると、従来の方法による2回のフォトリソグラフィ
ーによるパターン誤差は加算されて2・ΔXとなり、パ
ターン間隔の誤差Δy≧2・ΔXとなる。本実施例によ
る1回のフォトリングラフイーでは、Δy≧ΔXとなり
、パターン間隔の誤差を半分(1/2 )にすることが
でき、また1回のフィトレジスト塗布に2回のパターン
露光を用いることができ、プロセスの簡素化と製造工程
での材料使用量の低減が可能となった。また透明導電膜
と金属薄膜電極との位置ずれ全減少でき、この金属薄膜
補助電極を設計通りの位置に形成することができ、その
結果として、液晶表示素子の表示品位を向上させること
ができた。
〈発明の効果〉 以上のように本発明によルば、液晶表示用の電極パター
ンの形成プロセスを簡略化でき、かつ精度の高いパター
ン形成方法が提供できる。
【図面の簡単な説明】
第1図(A)〜(E)は本発明の一実施例を示す工程プ
ロセスの断面図、第2図は本発明の一実施例により作製
さnた液晶表示素子用電極パターンの平面図、第3図(
A)〜(F)、第4図(A)〜(F)および第5図(A
)〜(E)は従来例による液晶表示素子用電極パターン
の工程プロセスを示す断面図である。 1・・ガラス基板、 2・・・透明導電膜、 2′・・
・透明導電膜電極パターン、 3・・・モリブデン金属
薄膜、 3′・・・金属膜電極パターン、 4・・・レ
ジスト膜、 5・・・フォトマスク 代理人 弁理士  杉 山 毅 至(他1名)彰べ (A) 第1 図 嘉3図 、l2 (8,q ス2図 (A) φナナ ψψ11 ノぐ7−ン彬A (C) 第4 図

Claims (1)

    【特許請求の範囲】
  1. 1、ガラス基板上に表示用透明導電膜の電極とその上に
    積層して形成される補助用金属薄膜電極との2層構造で
    電極パターンが構成される液晶表示素子の製造方法にお
    いて、前記電極パターンの形成を同一の感光性フォトレ
    ジストによってフォトリソグラフィーで作製することを
    特徴とする液晶表示素子の製造方法。
JP14905188A 1988-06-15 1988-06-15 液晶表示素子の製造方法 Pending JPH022519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14905188A JPH022519A (ja) 1988-06-15 1988-06-15 液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14905188A JPH022519A (ja) 1988-06-15 1988-06-15 液晶表示素子の製造方法

Publications (1)

Publication Number Publication Date
JPH022519A true JPH022519A (ja) 1990-01-08

Family

ID=15466581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14905188A Pending JPH022519A (ja) 1988-06-15 1988-06-15 液晶表示素子の製造方法

Country Status (1)

Country Link
JP (1) JPH022519A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124743A (en) * 1990-09-12 1992-06-23 Fuji Photo Film Co., Ltd. Photographic printer with apparatus for straightening curl of developed photographic film
US5149168A (en) * 1990-06-25 1992-09-22 Tokai Kogyo Co. Ltd. Window molding for automobile
EP0660381A1 (en) * 1993-12-21 1995-06-28 Koninklijke Philips Electronics N.V. Method of manufacturing a transparent conductor pattern and a liquid crystal display device
US6850307B2 (en) 2000-02-18 2005-02-01 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment
JP2012169335A (ja) * 2011-02-10 2012-09-06 Shin Etsu Polymer Co Ltd 導電パターン形成基板の製造方法
WO2014084126A1 (ja) * 2012-11-30 2014-06-05 株式会社Jvcケンウッド 表示素子、及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149168A (en) * 1990-06-25 1992-09-22 Tokai Kogyo Co. Ltd. Window molding for automobile
US5124743A (en) * 1990-09-12 1992-06-23 Fuji Photo Film Co., Ltd. Photographic printer with apparatus for straightening curl of developed photographic film
EP0660381A1 (en) * 1993-12-21 1995-06-28 Koninklijke Philips Electronics N.V. Method of manufacturing a transparent conductor pattern and a liquid crystal display device
US6850307B2 (en) 2000-02-18 2005-02-01 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment
US6922225B2 (en) 2000-02-18 2005-07-26 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal device, and electronic equipment
US6924867B2 (en) 2000-02-18 2005-08-02 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal device, and electronic equipment
JP2012169335A (ja) * 2011-02-10 2012-09-06 Shin Etsu Polymer Co Ltd 導電パターン形成基板の製造方法
WO2014084126A1 (ja) * 2012-11-30 2014-06-05 株式会社Jvcケンウッド 表示素子、及びその製造方法

Similar Documents

Publication Publication Date Title
US6198051B1 (en) Display substrate electrodes with auxiliary metal layers for enhanced conductivity
TWI242048B (en) Method for producing mask for evaporation and the mask for evaporation
JP4246298B2 (ja) 液晶ディスプレイパネルの製造方法
JP5741992B2 (ja) Tft−lcdアレイ基板及びその製造方法
JPS6019608B2 (ja) 電極パタ−ン形成方法
US4451554A (en) Method of forming thin-film pattern
JPH022519A (ja) 液晶表示素子の製造方法
JPH08160457A (ja) 薄膜トランジスタ基板及びその製造方法
US20190058165A1 (en) Manufacturing method of thin film transistor array substrate
JPH1062799A (ja) 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP2664128B2 (ja) 金属メッキマスクパターン
JPS6325356B2 (ja)
JP2907318B2 (ja) 電極埋設基板及びその製造方法
JPH0361931B2 (ja)
JPH07287114A (ja) カラーフィルタ及びカラーフィルタの製造方法
JPS6280655A (ja) フオトマスクブランクおよびフオトマスク
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
JPS6146520Y2 (ja)
JPH03167525A (ja) 電極基板の製造方法
JPH04109223A (ja) 液晶表示素子の製造方法
JPS5963612A (ja) 電極パタ−ン形成方法
JPS5927408A (ja) 表示用電極の形成方法
JPH09185074A (ja) 液晶素子及びその製造方法
JPH02204717A (ja) 液晶表示装置およびその製造法
RU2019864C1 (ru) Способ изготовления элементов управления матричного жк-экрана (его варианты)